一種集成電路銅互連結構及其製備方法
2023-07-22 11:42:11 1
一種集成電路銅互連結構及其製備方法
【專利摘要】本發明屬於微電子【技術領域】，具體為集成電路銅互連結構及其製備方法。本發明採用Ru-N-Ti結構代替傳統的TaN/Ta結構作為擴散阻擋層/粘附層/仔晶層。使用原子層沉積鍍膜（ALD）方法製備出Rux(TiN)y薄膜，x,y的取值範圍是0.05-0.95，x與y之和為1。通過調節Ru與TiN兩者的比例，可以得到對Cu優秀的粘附能力和擴散阻擋能力。本發明可在高縱橫比結構上生長出均勻非晶薄膜，獲得的Ru-N-Ti結構可同時作為Cu的擴散阻擋層/粘附層/籽晶層，減少工藝步驟與薄膜器件的整體厚度，改善對Cu的擴散阻擋與粘附性能，提高銅互連的導電性能。
【專利說明】一種集成電路銅互連結構及其製備方法
【技術領域】
[0001]本發明屬於微電子【技術領域】，具體涉及一種新型基於原子層沉積鍍膜(ALD)技術的集成電路銅互連結構及其製備方法。
【背景技術】
[0002]隨著超大規模集成電路和特大規模集成電路的發展，器件集成度不斷提高，器件特徵尺寸都將隨之減小，互連線延遲取代器件門延遲成為制約IC速度進一步提高的主要因素，這是由於增加的互連線電阻R和寄生電容C使互連線的時間常數RC大幅度提高，從而引起器件性能的下降。晶片互連成為影響晶片性能的關鍵因素。銅(Cu)具有比鋁(Al)Cu具有比Al低35%的電阻率，比Al高2個數量級的抗電遷徙性能和更高的熱傳導係數，已廣泛應用於集成電路互連工藝中。
[0003]但是Cu在低溫下(<200°C)就極易矽(Si)和氧化物中快速擴散，一旦進入矽器件中就會生成Cu、Si化合物，成為深能級受主雜質，使器件性能退化。為了解決這個問題，必須在二者之間增加一層阻擋層來阻擋Cu的擴散，並增加Cu與電介質之間的粘附性。目前TaN/Ta雙層結構被廣泛用於Cu的擴散阻擋層、粘附層與籽晶層。Ru是一種有前景的Cu阻擋層材料，與Ta和TaN相比，具有更低的電阻率，而且Ru與Cu的粘附性極好，可以在Ru上直接生長Cu互聯結構，所以其可以同時作為擴散阻擋層/粘附層/籽晶層材料。但是，有實驗表明Ru單層在退火後會出現阻擋失效的情形，所以單層Ru並不適合作為擴散阻擋層。而TiN具有良好的熱穩定性、接觸電阻小並且穩定、表面應力小等優點，是一種良好的擴散阻擋層材料。而且如果把TiN與Ru做成疊層材料，因為TiN具有較強的鍵合能，所以N原子也可以與Ru形成穩定的RuN結構，RuN也是一種理想的擴散阻擋層材料，並且不容易結晶出現阻擋失效的情況。
[0004]隨著集成電路特徵尺寸持續減小，為了使Cu能夠有良好的填充特性和可靠性，要求Cu的擴散阻擋層/粘附層/籽晶層具有較薄的厚度。在22nm技術節點，擴散阻擋層厚度要求在2.6nm左右,在15nm節點,減小至1.3nm左右。因此尋找超薄的既有良好的Cu擴散阻擋能力，又有良好的粘附性能的材料是目前研究的熱點。複合結構的擴散阻擋層/粘附層材料具有非常大的研究潛力。
[0005]目前,工業界主要採用磁控派射(Magnetron Sputtering)技術製備擴散阻擋層和Cu的籽晶層，然而，隨著特徵尺寸進一步縮小，介電層的厚度不會隨之等比例縮小，導致特徵縱橫比增大。在填充縱橫比大於4的孔洞和溝槽時就難以保證薄膜的均勻性與厚度可控性，目前原子層澱積技術(Atomic Layer Deposition,ALD)可以完美解決這個問題。ALD生長方法可以對薄膜厚度與材料中不同物質原子比例進行精確控制，由於其自限的表面反應，可在高縱橫比(可高達10以上)的表面形成均勻覆蓋，同時製得的薄膜為非晶態，不容易形成晶界結構，非常適合生長擴散阻擋層薄膜。
【發明內容】
[0006]本發明的目的是提供一種能夠提高Cu擴散阻擋能力與粘附能力，改善銅互連的導電性能的新型的集成電路銅互連結構及其製備方法。
[0007]本發明提供的集成電路銅互連結構，是使用ALD技術生長TiN與Ru原子層形成Ru-N-Ti的交疊結構代替傳統的TaN/Ta結構作為Cu擴散阻擋層/粘附層/籽晶層；其表達式為Rux (TaN)y，其中X，y的取值範圍是0.05-0.95，X與y之和為I。
[0008]本發明提出的集成電路銅互連結構的製備方法，具體步驟為:
(1)採用RCA標準工藝清洗矽基襯底，然後在矽襯底上依次生成刻蝕阻擋層與絕緣介質層，使用光刻、離子刻蝕工藝，定位互連位置，形成金屬溝槽、接觸孔或通孔；
(2)使用ALD方法生長nl層TiN與n2層Ru的交疊結構薄膜，不斷重複上述過程，最終形成Ru-N-Ti薄膜，其中nl、n2為大於等於I的整數；
(3)在Ru-N-Ti結構表面使用電鍍法或ALD等方法生長Cu，獲得銅互連結構；
(4)使用化學機械拋光工藝得到平整的晶片表面。
[0009]本發明所述的製備方法，Ru-N-Ti的厚度可低至lnm，填入溝槽的深寬比可高達10以上。
[0010]按照本發明所述方法，在22 nm節點後，由於特徵尺寸已極小，可使用ALD方法直接進行銅的填充互連而不再需要電鍍銅工藝。
[0011]按照本發明所述的方法，通過調節X與y的值可得到較好的Cu擴散阻擋能力與粘附能力，並改善銅互連的導電性能。
[0012]本發明所述的方法，需要使用等離子助原子層沉積(PEALD)技術來沉積薄膜。
[0013]按照本發明所述的製備方法，所需反應鈦源為四(二甲基氨基)鈦(TDMAT)或四(二乙基氨基)鈦(TDEAT)或四(乙基甲基氨基)鈦(TEMAT)，氣氛為氨氣(NH3)或氫氣(H2)或氮氫混合氣(N2/H2)等離子體,Ru源為Ru(Cp)2或Ru(EtCp)2或Ru(OD)3,氣氛為氧氣(O2)或臭氧(O3)或氧氣等離子體。
[0014]本發明所述的製備方法，沉積過程中Ti源溫度應為7(T160 °C，Ru源溫度應為60?140 0C ;反應腔溫度應保持在100?300 °C。
[0015]有益效果 本發明具有以下優點:
(1)利用TiN與Ru良好的Cu擴散阻擋作用以及Ru優秀的粘附能力，以單一的Ru-N-Ti複合結構同時作為Cu擴散阻擋層/粘附層/籽晶層，可減少工藝步驟；
(2)因為只需要一種薄膜結構就可以實現工藝要求，可以大大降低薄膜的厚度；
(3)與傳統TaN/Ta結構相比，可大大降低電阻率，與Cu的粘附性更好；
(4)可在縱橫比很大的表面形成膜厚精確可控的均勻薄膜。
【專利附圖】
【附圖說明】
[0016]圖1為在完成上層互連的Si襯底上依次完成沉積低介電常數介質層、刻蝕阻擋層、光阻層形成的互連溝槽示意圖。
[0017]圖2為在襯底上應用本發明沉積Ru-N-Ti擴散阻擋/粘附層/籽晶層的示意圖。
[0018]圖3為本發明沉積Ru-N-Ti擴散阻擋/粘附層/籽晶層的局部放大圖。
[0019]圖4為在採用本發明的方法在Ru-N-Ti薄膜上沉積Cu的示意圖。[0020]圖5為化學機械拋光去除多餘的Cu、阻擋層和籽晶層的示意圖。
【具體實施方式】
[0021]下面結合附圖和實施實例對本發明作進一步說明。其中相同的附圖標記表示相同的組件，不再作重複說明。
[0022]本發明的基本思想是使用ALD方法生長TiN與Ru原子層交疊結構形成Ru-N-Ti複合結構代替傳統的TaN/Ta作為Cu擴散阻擋層/粘附層/籽晶層。
[0023]參照圖1，使用標準清洗SC-l、SC-2溶液、1:20稀釋的氫氟酸及去離子水分別依序清洗Si襯底，去除雜質和自然氧化層，用高純N2吹乾。在清洗好的Si襯底(101)上，依序沉積刻蝕阻擋層氮化矽(102)、用於層間絕緣的介質層Si02(103)。利用標準光刻和刻蝕工藝形成互連結構用的溝槽或通孔。
[0024]參照圖2，在溝槽上使用PEALD技術生長Ru-N-Ti薄膜(104)。其中TiN生長源為TDEAT與NH3氣等離子體、Ru生長源為Ru(Cp)2和O2等離子體。其中TDEAT源溫為90 0C,Ru (Cp) 2源溫為90 0C,反應腔溫度為220°C，反應基壓為?2Torr。
[0025]參照圖3，首先生長2層TiN和3層Ru，不斷重複此過程以形成Ru-N-Ti薄膜。一個TiN的生長周期包括:往反應腔通入TDEAT，脈衝時間為1.5 S，用高純N2吹掃6s，然後通入NH3等離子體，脈衝時間為3s，用高純氮氣吹掃6s。一個Ru的生長周期包括往反應腔通入Ru (Cp)2,脈衝時間為1.5 s,用高純N2吹掃6s,然後通入O2等離子體,脈衝時間為3s,用高純氮氣吹掃6s。通過改變TiN與Ru的層數nl、n2可以優化Ru-N-Ti薄膜的Cu阻擋能力、粘附性與導電性能。
[0026]參照圖4，在採用本發明方法沉積後的襯底上沉積銅(105)。
[0027]參照圖5，化學機械拋光除去多餘的銅、阻擋層和籽晶層，形成圖樣所示的器件結構。
[0028]以上結合附圖對本發明的【具體實施方式】作了說明，但是這些說明不能被理解為限制了本發明的範圍，本發明的保護範圍由隨附的權利要求書限定，任何在本發明權利要求基礎上的改動都是本發明的保護範圍。
【權利要求】
1.一種集成電路銅互連結構，其特徵是利用ALD技術生長TiN與Ru交替疊層結構形成的Ru-N-Ti薄膜代替傳統的TaN/Ta結構，作為Cu的擴散阻擋層/粘附層/籽晶層；薄膜結構的表達式為Rux(TiN)y，其中X，y的取值範圍是0.05-0.95，X與y之和為I。
2.一種如權利要求1所述的集成電路銅互連結構的製備方法，其特徵在於具體步驟為: (1)採用RCA工藝清洗矽基襯底，然後在矽襯底上依次生成刻蝕阻擋層與絕緣介質層，使用光刻、離子刻蝕工藝，定位互連位置，形成金屬溝槽、接觸孔或通孔； (2)使用ALD方法沉積nl層TiN與n2層Ru的交疊結構薄膜，不斷重複上述過程，最終形成Ru-N-Ti薄膜，其中nl、n2為大於等於I的整數； (3)使用ALD或電鍍方法在Ru-N-Ti結構表面生長Cu，獲得銅互連結構； (4)使用化學機械拋光工藝得到平整的晶片表面。
3.根據權利要求2所述的製備方法，其特徵在於，Ru-N-Ti的厚度低至lnm。
4.根據權利要求2所述的製備方法，其特徵在於，Ru-N-Ti填入溝槽的縱橫比高達10以上。
5.根據權利要求2所述的製備方法，其特徵在於，在22nm節點後，由於電晶體特徵尺寸已極小，可使用ALD方法進行銅互連的填充而不需要使用電鍍銅工藝。
6.根據權利要求2所述的製備方法，其特徵在於，反應鈦源為四(二甲基氨基)鈦、四(二乙基氨基)鈦、四(乙基甲基氨基)鈦中的一種，氣氛為氨氣、氫氣或氮氫混合氣等離子體，Ru源為Ru (Cp) 2、Ru (EtCp) 2或Ru (OD) 3,氣氛為氧氣、臭氧或氧氣等離子體。
7.根據權利要求2所述的製備方法，其特徵在於，沉積過程中鈦源溫度應為7(T1600C,Ru源溫度應為60?140 0C ;反應腔溫度為100?300 °C。
【文檔編號】H01L23/532GK103745971SQ201310701169
【公開日】2014年4月23日 申請日期:2013年12月19日 優先權日:2013年12月19日
【發明者】盧紅亮, 張遠, 耿陽, 朱尚斌, 孫清清, 張衛 申請人:復旦大學