半導體襯底結構、半導體封裝及其製造方法與流程

2023-07-13 05:42:46 1

本發明涉及一種半導體襯底結構、半導體封裝及其製造方法，且更確切地說，涉及一種包含光敏樹脂的半導體襯底結構、包含所述半導體襯底結構的半導體封裝以及其製造方法。

背景技術：

半導體工業中的設計趨勢包含半導體產品的重量減少以及小型化。然而，重量減輕以及小型化的技術可導致製造問題。舉例來說，具有一個嵌入導電跡線層的薄半導體襯底可導致製造期間的低良率，這是因為可能難以處置薄半導體襯底結構。

因此，需要提供一種改良的半導體襯底結構、半導體封裝及其製造方法。

技術實現要素：

本發明的一個方面涉及一種半導體襯底結構。在一個實施例中，所述半導體襯底結構包括導電結構和電介質結構。導電結構具有第一導電錶面和與第一導電錶面相對的第二導電錶面。電介質結構遮蓋導電結構的至少一部分，且具有第一電介質表面和與第一電介質表面相對的第二電介質表面。第一導電錶面並非自第一電介質表面突出，且第二導電錶面自第二電介質表面凹進。電介質結構包含固化光敏樹脂或由其形成，且電介質結構界定第二電介質表面中的電介質開口以暴露第二導電錶面的一部分。

本發明的另一方面涉及一種半導體封裝。在一個實施例中，所述半導體封裝包括半導體襯底結構、半導體裸片以及模塑料。半導體襯底結構包括導電結構和電介質結構。導電結構具有第一導電錶面和與第一導電錶面相對的第二導電錶面。電介質結構遮蓋導電結構的至少一部分，且具有第一電介質表面和與第一電介質表面相對的第二電介質表面。第一導電錶面並非自第一電介質表面突出，且第二導電錶面自第二電介質表面凹進。電介質結構包含固化光敏樹脂或由其形成，且電介質結構界定第二電介質表面中的電介質開口以暴露第二導電錶面的一部分。半導體裸片電連接到第一導電錶面。模塑料遮蓋半導體裸片和半導體襯底結構的一部分。

本發明的另一方面涉及一種用於製造半導體襯底結構的方法。在一個實施例中，所述方法包括：(a)提供第一載體；(b)在第一載體上形成導電結構，其中導電結構具有第一導電錶面和與第一導電錶面相對的第二導電錶面，且第一導電錶面安置於第一載體上；(c)形成電介質結構以遮蓋導電結構，其中電介質結構具有第一電介質表面和與第一電介質表面相對的第二電介質表面，電介質結構包含光敏樹脂，且第一導電錶面實質上與第一電介質表面共面；(d)在電介質結構的第二電介質表面中形成電介質開口以暴露第二導電錶面的一部分；(e)去除第一載體，其中第一導電錶面從第一電介質表面暴露；以及(f)在第二電介質表面上提供第二載體。

附圖說明

圖1說明根據本發明的實施例的半導體襯底結構的橫截面圖。

圖1A說明圖1的半導體襯底結構的區域A的部分放大視圖。

圖2說明根據本發明的另一實施例的半導體襯底結構的橫截面圖。

圖3說明根據本發明的另一實施例的半導體襯底結構的橫截面圖。

圖4說明根據本發明的另一實施例的半導體襯底結構的橫截面圖。

圖5說明根據本發明的另一實施例的半導體襯底結構的橫截面圖。

圖6說明根據本發明的另一實施例的半導體襯底結構的橫截面圖。

圖7說明根據本發明的另一實施例的半導體襯底結構的橫截面圖。

圖8說明根據本發明的另一實施例的半導體襯底結構的橫截面圖。

圖9說明根據本發明的另一實施例的半導體襯底結構的橫截面圖。

圖10說明根據本發明的實施例的半導體封裝的橫截面圖。

圖11說明根據本發明的另一實施例的半導體封裝的橫截面圖。

圖12說明根據本發明的另一實施例的半導體封裝的橫截面圖。

圖13說明根據本發明的另一實施例的半導體封裝的橫截面圖。

圖14說明根據本發明的另一實施例的半導體封裝的橫截面圖。

圖15說明根據本發明的另一實施例的半導體封裝的橫截面圖。

圖16A、圖16B、圖16C、圖16D、圖16E、圖16F、圖16G、圖16H、圖16I、圖16J、圖16K和圖16L說明根據本發明的實施例製造半導體封裝的方法。

圖17A、圖17B、圖17C、圖17D、圖17E、圖17F、圖17G和圖17H說明根據本發明的另一實施例的製造半導體封裝的方法。

具體實施方式

如說明書中所描述和各圖中所展示，相對於某一元件或元件的某一平面指定空間描述，例如，「在…上方」、「在…下方」、「向上」、「左」、「右」、「向下」、「頂部」、「底部」、「垂直」、「水平」、「側面」、「較高」、「下部」、「上部」、「在…之上」、「在…之下」，等等。此外，應理解本文中所使用的空間描述僅出於說明的目的，且本文中所描述的結構的實際實施方案可以任何定向或方式在空間上布置，其限制條件為本發明的實施例的優點不因此布置而有偏差。

圖1說明根據本發明的實施例的半導體襯底結構100A的橫截面圖。半導體襯底結構100A的厚度可在約20微米(μm)到約60μm的範圍內；舉例來說，在約20μm到約50μm範圍內，在約20μm到約40μm範圍內，或在約20μm到約30μm範圍內。半導體襯底結構100A包含電介質結構104和一或多個導電結構106。在此實施例中，電介質結構104為電介質層110，且具有第一電介質表面112、與第一電介質表面112相對的第二電介質表面114，以及在第二電介質表面114中的一或多個電介質開口116。電介質層110的材料包含具有互穿聚合物網絡(IPN)結構的固化光敏樹脂或由其形成。光敏樹脂包含基體樹脂(例如，丙烯酸樹脂或環氧樹脂)和光引發劑。在一些實施例中，光敏樹脂為來自太陽油墨製造有限公司(Taiyo Ink Mfg.Co.,Ltd)的CA-40 AUS320。

在此實施例中，導電結構106為單層金屬層結構，並包括第一圖案化導電層118。第一圖案化導電層118包括一或多個接合墊131(例如，用於倒裝晶片接合的凸塊襯墊或用於線接合的手指襯墊)、一或多個球襯墊133以及第一導電跡線134。第一圖案化導電層118具有第一導電錶面122和與第一導電錶面122相對的第二導電錶面124。電介質結構104(電介質層110)遮蓋導電結構106的至少一部分(第一圖案化導電層118)。第一導電錶面122並非從第一電介質表面112突出，這意味著第一導電錶面122的部分或全部可實質上與第一電介質表面112共面，或從第一電介質表面112凹進。第二導電錶面124從第二電介質表面114凹進。電介質開口116暴露第二導電錶面124的部分。球襯墊133是第二導電錶面124的暴露部分。

如針對圖1的實施例所說明，第一導電錶面122實質上與電介質層110的第一電介質表面112共面。接合墊131(例如，凸塊襯墊或手指襯墊)各自具有沿第一導電錶面122的上表面和沿第二導電錶面124的下表面。接合墊131中的每一者的上表面從第一電介質表面112暴露，且接合墊131中的每一者的下表面由電介質結構104(電介質層110)遮蓋。球襯墊133各自具有沿第一導電錶面122的上表面和沿第二導電錶面124的下表面。球襯墊133中的每一者的上表面從第一電介質表面112暴露，且球襯墊133中的每 一者的下表面在電介質開口116中暴露。如所說明，第一導電跡線134連接接合墊131與球襯墊133。在此實施例中，第一導電跡線134可為細間距，例如，跡線中心之間的小於或等於約15μm，或小於或等於約10μm的間距。

圖1A說明圖1的半導體襯底結構100A的區域A的部分放大視圖。界定電介質開口116的側壁130為曲狀的。即，電介質開口116具有在第二電介質表面114處的第一寬度W1和在電介質開口116的中間部分處的第二寬度W2，且第一寬度W1大於第二寬度W2。舉例來說，第一寬度W1與第二寬度W2之間的差可為至少約2μm，例如，至少約3μm、至少約4μm、至少約5μm或至少約10μm。作為另一實例，第一寬度W1與第二寬度W2的比率可為至少約1.05、至少約1.1、至少約1.2、至少約1.3、至少約1.4、至少約1.5或至少約2。參看圖16H描述曲狀側壁130的形成的實例。

圖2說明根據本發明的另一實施例的半導體襯底結構100B的橫截面圖。除圖2的實施例的第一導電錶面122從第一電介質表面112凹進以外，此實施例的半導體襯底結構100B類似於圖1中所說明的半導體襯底結構100A。在其它實施例中，第一導電錶面122的部分從第一電介質表面112凹進，而第一導電錶面122的其它部分實質上與第一電介質表面112共面。

圖3說明根據本發明的另一實施例的半導體襯底結構100C的橫截面圖。除球襯墊133中的每一者包含在暴露於電介質開口116中的球襯墊133的下表面上的凹部132以外，此實施例的半導體襯底結構100C類似於圖1中所說明的半導體襯底結構100A。參看圖16H描述凹部132的形成的實例。

圖4說明根據本發明的另一實施例的半導體襯底結構100D的橫截面圖。除阻焊層136安置在第一導電錶面122和第一電介質表面112上以外，此實施例的半導體襯底結構100D類似於圖1中所說明的半導體襯底結構100A。阻焊層136包含多個開口1361以暴露一或多個第一導電跡線134和一或多個接合墊131。阻焊層136的材料可與電介質層110的材料相同或不同。一般來講，阻焊層136的材料可為(例如)預浸體、味之素累積膜(ABF)、光阻劑、液晶聚合物(LCP)、聚醯亞胺(PI)或光敏樹脂中的一者或其組合。

圖5說明根據本發明的另一實施例的半導體襯底結構100E的橫截面圖。除半導體襯底結構100E進一步包括阻焊層137和一或多個表面處理層(Surface Finish Layer)138以外，此實施例的半導體襯底結構100E類似於圖1中所說明的半導體襯底結構100A。阻焊層137安置在第一導電錶面122和第一電介質表面112上，並包含多個開口1371以暴露接合墊131(手指襯墊)。阻焊層137的材料可與電介質層110的材料相同或不同。一般來講，阻焊層137的材料可為(例如)預浸體(Pre-preg)、味之素累積膜(Ajinomoto build-up film，ABF)、光阻劑、液晶聚合物(LCP)、聚醯亞胺(PI)或光敏樹脂中的一者或其組合。表面處理層138安置在所暴露接合墊131上的開口1371中。表面處理層138可以由一或多個個別層形成，所述個別層的每一者可為(例如)鎳、金、銀或其合金。

圖6說明根據本發明的另一實施例的半導體襯底結構100F的橫截面圖。除半導體襯底結構100F進一步包括一或多個導電柱128以外，此實施例的半導體襯底結構100F類似於圖1中所說明的半導體襯底結構100A。導電柱128從第一導電錶面122突出，且安置在接合墊131的對應者上，以便電連接到導電結構106。導電柱128的材料可為銅；然而，本發明並不限於此。在一個實施例中，晶種層990可安置在導電柱128下方，即晶種層990的一部分安置於每一導電柱128與其對應接合墊131之間。然而，可省去晶種層990。

圖7說明根據本發明的另一實施例的半導體襯底結構100G的橫截面圖。除半導體襯底結構100G進一步包括一或多個表面處理層236和阻焊層139以外，此實施例的半導體襯底結構100G類似於圖6中所說明的半導體襯底結構100F。表面處理層236安置在導電柱128的對應者上。在一些實施例中，如圖7中所說明，在相應導電柱128下方的晶種層990部分的寬度小於相應導電柱128的寬度，因此，表面處理層236遮蓋導電柱128的頂面和側面以及導電柱128的底部表面的一部分，且進一步延伸至導電柱128與接合墊131之間的空間中。阻焊層139安置在第一導電錶面122和第一電介質表面112上，且包含一個或多個開口1391以暴露導電柱128。阻焊層139的材料可與電介質層110的材料相同或不同。一般來講，阻焊層139的材料可為(例如)預浸體、味之素累積膜(ABF)、光阻劑、液晶聚合物(LCP)、聚醯亞胺(PI)或光敏樹脂中的一者或其組合。所述一或多個表面處理層236中的每一層可由(例如)鎳、金、銀或其合金形成。

圖8說明根據本發明的另一實施例的半導體襯底結構100H的橫截面圖。除半導體襯底結構100H進一步包括阻焊層139和一或多個第一金屬凸塊228以外，此實施例的半導體襯底結構100H類似於圖6中所說明的半導體襯底結構100F。第一金屬凸塊228安置在球襯墊133的相應者的上表面上。第一金屬凸塊228的材料可為銅；然而，本發明並不限於此。在一個實施例中，晶種層990可安置於第一金屬凸塊228下方，即晶種層990的一部分安置於每一第一金屬凸塊228與其相應球襯墊133之間。然而，可省去晶種層990。第一金屬凸塊228可提高球襯墊133的強度。因此，在提供模塑料以遮蓋半導體襯底上的裸片的過程期間，球襯墊133發生開裂或其它損壞的風險減小。阻焊層139安置在第一導電錶面122和第一電介質表面112上，並遮蓋第一金屬凸塊228。阻焊層139包含開口1391以暴露一或多個導電柱128。阻焊層139的材料可與電介質層 110的材料相同或不同。一般來講，阻焊層139的材料可為(例如)預浸體、味之素累積膜(ABF)、光阻劑、液晶聚合物(LCP)、聚醯亞胺(PI)或光敏樹脂中的一者或其組合。

圖9說明根據本發明的另一實施例的半導體襯底結構100I的橫截面圖。此實施例的半導體襯底結構100I類似於圖1中所說明的半導體襯底結構100A，且差異描述如下。半導體襯底結構100I的電介質結構304包含第一電介質層342和第二電介質層344。第一電介質層342具有第一電介質表面312(對應於電介質結構304的第一表面)和第三電介質表面350，且第二電介質層344具有第二電介質表面314(對應於電介質結構304的第二表面)和一或多個電介質開口316。第一電介質層342的材料可為(例如)預浸體、味之素累積膜(ABF)、光阻劑、液晶聚合物(LCP)、聚醯亞胺(PI)或光敏樹脂中的一者或其組合。第二電介質層344的材料包含具有互穿聚合物網絡(IPN)結構的固化光敏樹脂或由其形成。光敏樹脂包含基體樹脂(例如，丙烯酸樹脂或環氧樹脂)和光引發劑。在一些實施例中，光敏樹脂為來自太陽油墨製造有限公司的CA-40 AUS320。

半導體襯底結構100I的導電結構306包括第一圖案化導電層318、一或多個導電通孔346和第二圖案化導電層348。電介質結構304遮蓋導電結構306的至少一部分。第一圖案化導電層318具有第一導電錶面322和一或多個接合墊331。第一導電錶面322從第一電介質層342的第一電介質表面312暴露。在一些實施例(例如，圖9中所說明的實施例)中，第一導電錶面322實質上與第一電介質層342的第一電介質表面312共面，且接合墊331從第一電介質表面312暴露。在其它實施例中，第一導電錶面322從第一電介質層342的第一電介質表面312凹進。第二圖案化導電層348安置在第三電介質表面350上。第二圖案化導電層348具有導電錶面324和一或多個球襯墊352。第二導電錶面324從第二電介質表面314凹進。一或多個電介質開口316暴露第二導電錶面324的一部分。球襯墊352為第二導電錶面324的暴露部分。球襯墊352在電介質開口316的相應者中暴露。界定電介質開口316的側壁是曲狀的。導電通孔346延伸穿過電介質結構304的第一電介質層342並電連接第一圖案化導電層318與第二圖案化導電層348。

圖10說明根據本發明的實施例的半導體封裝200A的橫截面圖。半導體封裝200A包括半導體襯底結構100A、一或多個焊料凸塊560、半導體裸片562以及模塑料564。此實施例的半導體襯底結構100A與參看圖1說明並描述的半導體襯底結構100A相同。焊料凸塊560安置在電介質結構104的電介質開口116中，且物理上並電學上連接到球襯墊133的相應者。在此實施例中，由電介質開口116的曲狀側壁130和由電介質開口116暴露的球襯墊133的底部表面界定的空間提供用於對應焊料凸塊560的互鎖功能。即，在焊料凸塊560安置在電介質開口116中之後，焊料凸塊560將具有符合曲狀側壁 130的頸部部分，且頸部部分可防止焊料凸塊560與球襯墊133分隔。焊料凸塊560從電介質結構104的第二電介質表面114突出。半導體裸片562安置在半導體襯底結構100A的第一襯底表面566(包含在此實施例中實質上彼此共面的第一電介質表面112和第一導電錶面122)上，且電連接到接合墊131，以便電連接到導電結構106的第一導電錶面122。

在此實施例中，半導體裸片562包含在其有源表面上的一或多個凸塊下方金屬化物(UBM)578和安置在UBM 578的相應者上的一或多個導電柱580。半導體裸片562經由半導體裸片562的導電柱580上的焊料539電學上並物理上連接到半導體襯底結構100A的第一導電錶面122。模塑料564遮蓋半導體裸片562、導電柱580、焊料539以及半導體襯底結構100A的第一襯底表面566的一部分。在此實施例中，導電柱580提供充分大空間，使得模塑料564可遮蓋半導體裸片562的有源表面上的元件。因此，不需要昂貴的底部填充，藉此減少製造成本。

圖11說明根據本發明的另一實施例的半導體封裝200B的橫截面圖。半導體封裝200B包括半導體襯底結構100D、一或多個焊料凸塊560、半導體裸片562和模塑料564。此實施例的半導體襯底結構100D與圖4中所說明的半導體襯底結構100D相同。焊料凸塊560安置在電介質結構104的電介質開口116中，且物理上並電學上連接到球襯墊133的相應者。半導體裸片562安置在半導體襯底結構100D的第一襯底表面566(包含在此實施例中實質上彼此共面的第一電介質表面112和第一導電錶面122)上，且電連接到接合墊131，以便電連接到導電結構106的第一導電錶面122。

在此實施例中，半導體裸片562包含在其有源表面上的一或多個UBM 578和安置在UBM 578的相應者上的一或多個導電柱580。半導體裸片562經由半導體裸片562的導電柱580上的焊料539電學上並物理上連接到半導體襯底結構100D的第一導電錶面122。模塑料564遮蓋半導體裸片562、導電柱580、焊料539以及半導體襯底結構100D的第一襯底表面566的一部分。

圖12說明根據本發明的另一實施例的半導體封裝200C的橫截面圖。半導體封裝200C包括半導體襯底結構100E、一或多個焊料凸塊560、半導體裸片562、一或多個接合線668和模塑料564。此實施例的半導體襯底結構100E與圖5中所說明的半導體襯底結構100E相同。焊料凸塊560安置在電介質結構104的電介質開口116中，且物理上並電學上連接到球襯墊133的相應者。半導體裸片562安置在半導體襯底結構100E的頂部表面上，並電連接到接合墊131，以便電連接到導電結構106的第一導電錶面122。

在此實施例中，半導體裸片562的背面粘著在阻焊層137上，且半導體裸片562的 有源表面經由接合線668電連接到半導體襯底結構100E的第一導電錶面122上的表面處理層138。模塑料564遮蓋半導體裸片562、接合線668、表面處理層138以及阻焊層137。

圖13說明根據本發明的另一實施例的半導體封裝200D的橫截面圖。此實施例的半導體封裝200D類似於圖10中所說明的半導體封裝200A，且差異描述如下。半導體封裝200D包括半導體襯底結構100F(圖6)、一或多個焊料凸塊560、半導體裸片562以及模塑料564。半導體襯底結構100F包含一或多個導電柱128，如參看圖6所描述。導電柱128從第一導電錶面122突出，且安置在接合墊131的相應者上。半導體裸片562的導電柱580上的焊料539物理上並電學上連接到半導體襯底結構100F的導電柱128。

圖14說明根據本發明的另一實施例的半導體封裝200E的橫截面圖。此實施例的半導體封裝200E類似於圖13中所說明的半導體封裝200D，且差異描述如下。半導體封裝200E包括半導體襯底結構100H(圖8)、一或多個焊料凸塊560、半導體裸片562以及模塑料564。半導體襯底結構100H包含阻焊層139和一或多個第一金屬凸塊228，如參看圖8所描述。第一金屬凸塊228安置在球襯墊133的相應者的上表面上。第一金屬凸塊228可提高球襯墊133的強度。因此，在提供模塑料564以遮蓋半導體襯底上的半導體裸片562的過程期間，球襯墊133發生開裂或其它損壞的風險減小。阻焊層139遮蓋第一金屬凸塊228，且具有開口1391以暴露導電柱128。

圖15說明根據本發明的另一實施例的半導體封裝200F的橫截面圖。半導體封裝200F包括半導體襯底結構100G(圖7)、一或多個焊料凸塊560、半導體裸片562、一或多個接合線668以及模塑料564。焊料凸塊560安置在電介質結構104的電介質開口116中，且物理上並電學上連接到球襯墊133的相應者。半導體襯底結構100G包含一或多個表面處理層236和阻焊層139，如參看圖7所描述。

半導體裸片562安置在半導體襯底結構100G的上表面上，並電連接到接合墊131，以便電連接到導電結構106的第一導電錶面122。在此實施例中，半導體裸片562的背面粘著在阻焊層139上，且半導體裸片562的有源表面經由接合線668電連接到導電柱128上的表面處理層236。模塑料564遮蓋半導體裸片562、接合線668、所述一或多個表面處理層236以及阻焊層139。

圖16A、圖16B、圖16C、圖16D、圖16E、圖16F、圖16G、圖16H、圖16I、圖16J、圖16K和圖16L說明根據本發明的實施例製造半導體封裝的方法。

參看圖16A，提供第一載體982。第一載體982具有第一表面984和與第一表面984相對的第二表面986。在一個實施例中，第一載體982包含雙馬來醯亞胺三嗪(BT)；然 而，本發明並不限於此。導電膜988和晶種層990安置在第一表面984和第二表面986上。接著，光阻層992安置在晶種層990上。在一個實施例中，導電膜988為具有約18μm厚度的銅箔，晶種層990為具有約3μm厚度的銅箔，且光阻層992為層壓幹膜；然而，本發明並不限於此。

參看圖16B，圖案化光阻層992。圖案化方法可包含曝光和顯影，以便界定光阻層992中的圖案開口994並暴露晶種層990。

參看圖16C，第一圖案化導電層118形成於從光阻層992的圖案開口994暴露的晶種層990上。在一個實施例中，通過電鍍形成第一圖案化導電層118。在一個實施例中，第一圖案化導電層118的厚度為約20μm，且第一圖案化導電層118的材料為銅；然而，本發明並不限於此，且可使用(例如)其它金屬或金屬合金。在圖16C的實施例中，第一圖案化導電層118的導電跡線(例如，圖1的第一導電跡線134)可經製造成細間距(例如，小於或等於15μm)。在此實施例中，第一圖案化導電層118具有第一導電錶面122和與第一導電錶面122相對的第二導電錶面124。第一導電錶面122是在晶種層990處，且第二導電錶面124由光阻層992暴露。

參看圖16D，去除如圖16C中所示的光阻層992。

參看圖16E，電介質結構104經形成以遮蓋晶種層990和第一圖案化導電層118。在一些實施例中，電介質結構104為電介質層，其材料為包含基體樹脂(例如，丙烯酸樹脂或環氧樹脂)和光引發劑的光敏樹脂。在一些實施例中，光敏樹脂為來自太陽油墨製造有限公司的CA-40 AUS320。電介質結構104具有第一電介質表面112和與第一電介質表面112相對的第二電介質表面114。第一導電錶面122實質上與第一電介質表面112共面。

接著，預先固化電介質結構104。舉例來說，光束施加到光敏樹脂，使得通過將光引發劑與基體樹脂反應而將光敏樹脂部分地固化到B階段狀態。

參看圖16F，電介質結構104經圖案化以界定第二電介質表面114上的一或多個電介質開口116以暴露第二導電錶面124的一部分。圖案化可包含(例如)暴露並顯影電介質結構104。電介質開口116是由側壁130界定。

參看圖16G，晶種層990與導電膜988分隔，使得兩個襯底結構(上部襯底結構和下部襯底結構)與第一載體982分隔。

參看圖16H，第二載體981經提供在第二電介質表面114上。在一些實施例中，第二載體981包括核心板983、第一金屬層985和第二金屬層987。在一個實施例中，核心板983包含雙馬來醯亞胺三嗪(BT)，且第一金屬層985和第二金屬層987為安置在核 心板983兩側的銅箔。電介質結構104的第二電介質表面114附著或黏附到第一金屬層985。

如上文所提，電介質結構104為當前在B階段中的光敏樹脂，使得電介質結構104可緊密地粘附到第二載體981。在一些實施例中，電介質結構104通過熱按壓而粘附到第二載體981，因此，光敏樹脂經進一步熱固化，使得光敏樹脂發展到C階段狀態，並具有互穿聚合物網絡(IPN)結構。界定電介質開口116的側壁130歸因於在第二載體981上按壓的電介質結構104中的光敏樹脂(在B階段狀態中)而彎曲(如針對圖1A的實施例說明)：側壁130的中間部分依靠壓力擠壓到電介質開口116中，且當固化到C階段狀態時保持所得曲狀。

參看圖16I，可完全或部分地去除如圖16H中所示的晶種層990。在一個實施例中，通過快速蝕刻(Flash Etching)去除晶種層990。在此時刻之後，獲得半導體襯底結構100A(圖1)。第二載體981在後續囊封期間提高半導體襯底結構100A的剛性。在一個實施例中，在完全去除晶種層990之後，第一導電錶面122可經進一步蝕刻，使得第一導電錶面122從第一電介質表面112凹進，如針對圖2的實施例所展示。

參看圖16J，半導體裸片562安置在半導體襯底結構100A的第一襯底表面566(包含在此實施例中實質上彼此共面的第一電介質表面112和第一導電錶面122)上，且電連接到接合墊131，以便電連接到導電結構106的第一導電錶面122。在此實施例中，半導體裸片562包含在其有源表面上的一或多個UBM 578和安置在UBM 578的相應者上的一或多個導電柱580。半導體裸片562的導電柱580包含焊料539，且半導體裸片562經由焊料539電學上並物理上連接到半導體襯底結構100A的第一導電錶面122。

參看圖16K，模塑料564經施加以遮蓋半導體裸片562和半導體襯底結構100A的第一襯底表面566。在此實施例中，模塑料564遮蓋半導體裸片562、導電柱580、焊料539以及半導體襯底結構100A的第一襯底表面566的一部分。在此實施例中，導電柱580形成充分大空間，使得模塑料564可遮蓋半導體裸片562的有源表面上的組件。因此，不需要昂貴的底部填充，藉此減少製造成本。

參看圖16L，去除第二載體981。在一些實施例中，電介質結構104與第一金屬層985分隔，使得上部結構直接與第二載體981分隔。在其它實施例中，第一金屬層985為包含外部金屬層和內部金屬層的雙層結構，其中內部金屬層安置於外部金屬層與核心板983之間。電介質結構104粘附到外部金屬層(圖16H)。接著(圖16L)，外部金屬層通過剝離與內部金屬層分隔，使得上部結構(包含外部金屬層)與第二載體981分隔。接著(同樣圖16L)，通過蝕刻去除外部金屬層。同時，用於外部金屬層的蝕刻劑將進入電介質開 口116以蝕刻球襯墊133的暴露表面以產生凹部132(如圖3中)。

焊料凸塊可安置在電介質結構104的電介質開口116中，以物理上並電學上連接到球襯墊133的相應者。焊料凸塊可從電介質結構104的第二電介質表面114突出(例如，針對包含半導體襯底結構100A的半導體封裝200A所展示，如圖10中所示)。

圖17A、圖17B、圖17C、圖17D、圖17E、圖17F、圖17G和圖17H說明根據本發明的另一實施例的製造半導體封裝的方法。此實施例的初始步驟與圖16A到圖16H相同，且以下步驟是在圖16H之後。

參看圖17A，光阻層992安置在晶種層990上。在一個實施例中，光阻層992為層壓幹膜；然而，本發明並不限於此。

參看圖17B，光阻層992經圖案化以界定多個開口994以暴露對應於接合墊131的晶種層990的一部分。圖案化方法可包含(例如)暴露和顯影光阻層992。接著，導電柱128形成於由開口994暴露的晶種層990上。導電柱128的材料可為(例如)銅或另一金屬，或合金，其可通過電鍍形成。

參看圖17C，去除如圖17B中所示的光阻層992。

參看圖17D，可去除如圖17C中所示的晶種層990。在一個實施例中，通過快速蝕刻去除晶種層990。由導電柱128遮蓋的晶種層990的部分將不被完全蝕刻，且可變為導電柱128的一部分。在圖17D中說明的實施例中，蝕刻晶種層990的一部分。這是因為晶種層990的晶格不同於導電柱128的晶格，並且，蝕刻劑中的晶種層990的蝕刻速率大於導電柱128的蝕刻速率。因此，大多數晶種層990被蝕刻，且導電柱128可充當用於在導電柱128下方的晶種層990的部分的遮罩。因此，在蝕刻之後，保持在導電柱128下方的晶種層990部分的寬度小於導電柱128的寬度，如圖17D中所示。

參看圖17E，阻焊層139形成於第一襯底表面566(包含在此實施例中實質上彼此共面的第一電介質表面112和第一導電錶面122)上。阻焊層139界定一個或多個開口1391以暴露導電柱128。阻焊層139的材料可與電介質層110的材料相同或不同。

參看圖17F，一或多個表面處理層236形成於導電柱128的相應者上。因為在相應導電柱128下方的晶種層990部分的寬度小於相應導電柱128的寬度，所以表面處理層236遮蓋導電柱128的頂面和側面以及導電柱128的底部表面的一部分，且進一步延伸到導電柱128與接合墊131之間的空間中。表面處理層236可通過電鍍形成。表面處理層236中的每一者的材料可包含金、銀或鎳或其合金；然而，本發明並不限於此。在此時刻之後，獲得半導體襯底結構100G(圖7)，其連接到第二載體981。

參看圖17G，半導體裸片562安置在半導體襯底結構100G的頂部表面上，且電連 接到接合墊131，以便電連接到導電結構106的第一導電錶面122。在此實施例中，半導體裸片562的背面粘著在阻焊層139上，且半導體裸片562的有源表面經由接合線668電連接到半導體襯底結構100G的導電柱128上的表面處理層236。

參看圖17H，模塑料564經施加以遮蓋半導體裸片562、接合線668、表面處理層236和阻焊層139。在線接合(圖17G)和模製(圖17H)之後，去除第二載體981。在一些實施例中，電介質結構104與第一金屬層985分隔，使得上部結構與第二載體981分隔。焊料凸塊可安置在電介質結構104的電介質開口116中，以物理上並電學上連接到球襯墊133的相應者，例如針對如圖15中所示的半導體封裝200F所展示。

如本文中所使用且不另外定義，術語「大致」、「實質上」和「約」用於描述並考慮較小變化。當與事件或情形結合使用時，所述術語可以是指其中事件或情形明確發生的情況以及其中事件或情形極近似於發生的情況。舉例來說，所述術語可以是指小於或等於±10％，如小於或等於±5％、小於或等於±4％、小於或等於±3％、小於或等於±2％、小於或等於±1％、小於或等於±0.5％、小於或等於±0.1％或小於或等於±0.05％。若兩個表面之間的位移(例如)不大於1μm、不大於0.5μm或不大於0.2μm，則可認為這兩個表面共面或實質上共面。

另外，有時在本文中按範圍格式呈現量、比率及其它數值。應理解，此類範圍格式是為了便利及簡潔起見而使用，且應靈活地理解，不僅包含明確地指定為範圍限制的數值，而且包含涵蓋於所述範圍內的所有個別數值或子範圍，如同明確地指定每一數值及子範圍一般。

雖然已參考本發明的特定實施例描述並說明本發明，但這些描述和說明並不限制本發明。所屬領域的技術人員應理解，在不脫離如所附權利要求書界定的本發明的真實精神及範圍的情況下，可做出各種改變且可用等效物替代。所述圖示可能未必按比例繪製。歸因於製造工藝和公差，本發明中的藝術再現與實際設備之間可存在區別。可存在並未特定說明的本發明的其它實施例。應將本說明書及圖式視為說明性的而非限制性的。可做出修改，以使特定情況、材料、物質組成、方法或工藝適應於本發明的目標、精神及範圍。所有此類修改都希望屬於在此所附權利要求書的範圍內。雖然本文揭示的方法已參考按特定次序執行的特定操作加以描述，但應理解，可在不脫離本發明的教示的情況下組合、細分或重新排序這些操作以形成等效方法。因此，除非本文中特別指示，否則操作的次序及分組並非本發明的限制。