包括偽隔離柵極結構的半導體器件及其製造方法
2023-07-12 22:16:56 1
包括偽隔離柵極結構的半導體器件及其製造方法
【專利摘要】本發明提供了一種包括隔離柵極結構的半導體器件，其中，該器件具有第一有源電晶體、第二有源電晶體、隔離柵極結構以及位於第一有源電晶體、第二有源電晶體和隔離柵極結構下方的有源區。第一有源電晶體和第二有源電晶體都具有第一導電類型的金屬柵極（例如，n型和p型中的一種）。隔離柵極結構夾置在第一有源電晶體和第二有源電晶體之間。隔離柵極結構具有第二導電類型的金屬柵極（例如，n型和p型中的另一種）。本文還描述了製備這樣的器件的方法。
【專利說明】包括偽隔離柵極結構的半導體器件及其製造方法
【技術領域】
[0001]本發明總的來說涉及集成電路，更具體地，涉及包括偽隔離柵極結構的半導體器件及其製造方法。
【背景技術】
[0002]半導體集成電路（IC)工業經歷了快速的增長。在集成電路的發展過程中，功能密度（即，每晶片面積上互連器件的數目）通常增大，而幾何尺寸（即，可使用製造工藝生產的最小部件(或線)）卻縮小。這種按比例縮小工藝提供了提高生產效率和降低相關成本的益處。
[0003]然而，當通過各種技術節點按比例縮小諸如金屬氧化物半導體場效應電晶體(MOSFET)的半導體器件時，器件密度和性能受到器件布局和所需隔離的挑戰。隨著對電路密度增加的需求，一種研究領域連續有源區的實現。連續有源區能夠降低對絕緣結構的需求，從而允許減小管芯尺寸、減小襯底上的壓力和/或減少由隔離結構引起的電流損失。然而，布局(諸如連續有源區）的變化提出了諸如在相鄰器件之間提供充分隔離和維持器件性能的其他挑戰。
[0004]因此，用於改善半導體器件中的隔離的現有方法和器件通常足以實現預期目的，但它們並非在各個方面都盡如人意。
【發明內容】
[0005]根據本發明的一個方面，提供了一種器件，包括：第一有源電晶體和第二有源電晶體，第一有源電晶體和第二有源電晶體都具有第一導電類型的金屬柵極；隔離柵極結構，夾置在第一有源電晶體和第二有源電晶體之間，隔離柵極結構具有第二導電類型的金屬柵極；以及有源區，位於第一有源電晶體、第二有源電晶體和隔離柵極結構下方。
[0006]優選地，第一導電類型是η型，而第二導電類型是P型。
[0007]優選地，第一導電類型是P型，而第二導電類型是η型。
[0008]優選地，有源區是在第一有源電晶體、第二有源電晶體和隔離柵極結構下方延伸的連續有源區。
[0009]優選地，該器件進一步包括：第三有源電晶體和第四有源電晶體，第三有源電晶體和第四有源電晶體都具有第二導電類型的金屬柵極；以及第二隔離柵極結構，夾置在第三有源電晶體和第四有源電晶體之間，第二隔離柵極結構具有第一導電類型的金屬柵極。
[0010]優選地，該器件進一步包括：第二有源區，位於第三有源電晶體、第四有源電晶體和第二隔離結構的下方。
[0011]優選地，該器件進一步包括：淺槽隔離結構，夾置在有源區之間。
[0012]根據本發明的另一方面，提供了一種半導體器件，包括：第一場效應電晶體（FET)和第二場效應電晶體（FET)，第一 FET具有第一柵極結構，第二 FET具有第二柵極結構，第一FET和第二 FET都設置在有源區上，第一 FET和第二 FET都是第一導電類型；以及隔離柵極結構，設置在有源區上並且夾置在第一 FET和第二 FET之間，隔離柵極結構具有第二導電類型的金屬柵極，並且隔離柵極結構將第一 FET與第二 FET隔離。
[0013]優選地，有源區是具有第二導電類型的擴散區。
[0014]優選地，第一柵極結構和第二柵極結構包括TiN。
[0015]優選地，隔離柵極結構的金屬柵極包括TiAIN。
[0016]優選地，第一柵極結構、第二柵極結構和隔離柵極結構都包括高k介電材料。
[0017]優選地，有源區是具有位於第一 FET、第二 FET和隔離柵極結構下方的單個擴散區的連續有源區。
[0018]根據本發明的又一方面，提供了一種製造半導體器件的方法，包括：在半導體襯底中形成有源區；在有源區中形成第一場效應電晶體（FET)，其中第一 FET具有第一導電類型；在有源區中形成與第一 FET隔開一定間距的第二 FET，其中第二 FET具有第一導電類型；以及在第一FET和第二FET之間的間隔中形成隔離柵極結構，其中隔離柵極結構具有與第一導電類型相反的第二導電類型的金屬柵極。
[0019]優選地，形成第一 FET和第二 FET包括形成第一金屬柵極結構和第二金屬柵極結構。
[0020]優選地，形成第一金屬柵極結構、第二金屬柵極結構以及形成隔離柵極結構的金屬柵極包括：形成多個犧牲多晶矽柵極結構；去除多個犧牲多晶矽柵極結構以形成多個溝槽；在多個溝槽的第一溝槽和第二溝槽中形成具有第一導電類型的第一功函數金屬；以及在多個溝槽的第三溝槽中形成具有第二導電類型的第二功函數金屬。
[0021]優選地，該方法進一步包括：在多個溝槽的每一個中形成高k介電層。
[0022]優選地，形成有源區包括形成連續摻雜區，其中在連續摻雜區上設置第一 FET、第二 FET和隔離柵極結構。
[0023]優選地，該方法進一步包括：在半導體襯底上形成環繞連續摻雜區的絕緣層。
[0024]優選地，形成第一 FET包括形成具有第一導電類型的功函數金屬的第一金屬柵極，並且形成第二 FET包括形成具有第一導電類型的功函數金屬的第二金屬柵極，其中第一導電類型是η型和P型中的一種，而第二導電類型是η型和P型中的另一種。
【專利附圖】
【附圖說明】
[0025]當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的各方面。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪製。實際上，為了清楚討論起見，各種部件的尺寸可以被任意增大或減小。
[0026]圖I是示出根據本發明的一個或多個方面的具有連續有源區的半導體器件實施例的布局的俯視圖；
[0027]圖2是示出根據本發明的一個或多個方面的製造半導體器件的方法的實施例的流程圖；
[0028]圖3是根據圖2所示方法的一個或多個步驟製造半導體器件的方法的實施例的流程圖；
[0029]圖4至圖10是根據圖3所示方法的一個或多個步驟所製造的半導體器件的實施例的截面圖。
【具體實施方式】
[0030]應當理解，為了實施本發明的不同部件，以下公開內容提供了許多不同的實施例。以下描述了元件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不用於限制本發明。而且，在下面的描述中，第一部件在第二部件上方或上形成可以包括其中第一部件和第二部件以直接接觸的方式形成的實施例，並且還可以包括其中在第一部件和第二部件之間介入形成額外的部件從而使得第一部件和第二部件不直接接觸的實施例。為簡明清楚起見，可以以不同的尺寸任意繪製各種部件。此外，存在兩種導電類型（η型和P型)。可以理解，針對一種導電類型的實施例也適用於相反的導電類型。
[0031]圖I示出了半導體器件的布局100的俯視圖。布局100包括第一連續有源區102和第二連續有源區104。第一連續有源區102可以是第一導電類型(例如，η型或P型）；第二連續有源區104可以是第二導電類型(例如，η型或P型中的另一種)。連續有源區102和104可以是具有合適的摻雜分布(例如，η型或P型摻雜）的襯底區。在一個實施例中，連續有源區102和/或104是襯底的擴散層或區。連續有源區可以是其中連續配置多個場效應電晶體（FET)而沒有被絕緣結構(諸如溝槽隔離結構）隔開的區域。
[0032]絕緣區106環繞連續有源區102和104。絕緣區可以是合適的隔離結構，諸如淺槽隔離（STI)結構。STI結構可以是其中設置有絕緣材料的襯底的溝槽區。
[0033]布局100包括在布局100中描述為線性元件的多個柵極結構108和110。柵極結構108 (108a、108b、108c、108d)可以是有源或功能柵極。有源柵極是半導體器件(諸如場效應電晶體（FET))的功能性和可操作柵極。
[0034]柵極結構110可以是隔離柵極結構，也被稱為偽隔離柵極結構。偽柵極結構並不提供FET的有源或功能柵極。偽隔離柵極結構可以是浮置的、連接至VSS或接地、浮置或不連接互連結構(例如，接觸通孔或金屬線)、連接至VDD和/或其他合適的狀態。在一個實施例中，偽隔離柵極結構提供足以在柵極結構之間提供隔離的Vt。在一個實施例中，柵極結構IIOa在有源柵極結構108a和108b之間提供隔離並且柵極結構IlOb在有源柵極結構108c和108d之間提供隔離。在一個實施例中，柵極結構108和110的每一個都是金屬型柵極結構(例如，包括與例如多晶矽相反的金屬柵電極)。金屬型柵極結構可以以它們提供的功函數值為特徵。功函數值與功函數層的材料組成相關，因此，選擇第一功函數層的材料來調整其功函數值以便在將形成在相應區域中的器件中實現期望的閾值電壓Vt。示例性的P型導電功函數金屬包括 TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合適的 p 型功函數材料或它們的組合。示例性的η型導電功函數金屬包括Ti、Ag、TaAl、TaAlC、TiAIN、TaC, TaCN、TaSiN、Mn、Zr、其他合適的n型功函數材料或它們的組合。
[0035]在一個實施例中，連續有源區102是第一導電類型並且柵極結構108a和108b具有第二(相反)導電類型的功函數。例如，在一個實施例中，連續有源區102是P型區域而柵極結構108a和108b均為η型金屬柵極結構。在另一個實施例中，連續有源區102是η型區域而柵極結構108a和108b為p型金屬柵極結構。
[0036]在一個實施例中，連續有源區104是第二導電類型，不同於連續有源區102的第一導電類型。在另一個實施例中，柵極結構108c和108d (位於具有第二導電類型的有源區104上方）具有第一導電類型的功函數。例如，在一個實施例中，連續有源區102是P型區域而柵極結構108a和108b是η型金屬柵極結構；連續有源區104是η型區域而柵極結構108a和108b為P型金屬柵極結構。可選地，連續有源區102是η型區域而柵極結構108a和108b為P型金屬柵極結構；連續有源區104是P型區域而柵極結構108a和108b是η型金屬柵極結構。
[0037]柵極結構110可被稱為偽隔離柵極結構，或簡稱為隔離柵極結構。隔離柵極結構IlOa可以具有與連續有源區102相同的導電類型。隔離柵極結構IlOa可以具有與柵極結構108a和108b相反的導電類型。例如，在一個實施例中，連續有源區102是第一導電類型，柵極結構108a和108b具有第二導電類型的功函數，並且柵極結構IlOa是具有第一導電類型的功函數的金屬柵極。例如，在一個實施例中，連續有源區102是P型區域；柵極結構108a和108b均為η型金屬柵極結構，從而提供了 nFET器件；柵極結構IlOa是p型金屬柵極結構。換句話說，P型電晶體柵極在兩個nFET器件之間提供了隔離。在另一個實例中，連續有源區102是η型區域；柵極結構108a和108b為p型金屬柵極結構；柵極結構IlOa為η型金屬柵極結構。換句話說，η型電晶體在兩個pFET器件之間提供了隔離。
[0038]柵極結構IlOb可以具有與連續有源區104相同的導電類型和/或具有與柵極結構108c和108d相反的導電類型。例如，在一個實施例中，連續有源區104具有第二導電類型，柵極結構108c和108d具有第一導電類型的功函數，並且柵極結構IlOa是具有第二導電類型的功函數的金屬柵極。例如，在一個實施例中，連續有源區102是P型區域；柵極結構108a和108b均為η型金屬柵極結構；柵極結構IlOa是ρ型金屬柵極結構。在另一個實施例中，連續有源區104是η型區域；柵極結構108c和108d均為ρ型金屬柵極結構；柵極結構IlOb為η型金屬柵極結構。在另一個實例中，連續有源區102是η型區域；柵極結構108a和108b為ρ型金屬柵極結構；柵極結構I IOa是η型金屬柵極結構。在這個實施例中，連續有源區104是ρ型區域；柵極結構108c和108d均為η型金屬柵極結構；柵極結構IlOb為ρ型金屬柵極結構。因此，在襯底的nFET區中，ρ型金屬柵極結構可以用作隔離電晶體。在襯底的pFET區中，η型柵極結構可以用作隔離電晶體。
[0039]因此，布局100提供了具有金屬柵極的隔離柵極結構的使用，該金屬柵極具有與有源柵極相反類型的功函數，隔離柵極結構夾置在有源柵極之間並將它們相互隔離。在布局100中，有源柵極和隔離柵極均設置在連續有源區上。
[0040]現參考圖2，示出可操作以形成具有偽隔離柵極結構的半導體器件的方法200，偽隔離柵極結構在柵極部件之間提供隔離。可以使用方法200製造參照圖I描述的布局100的器件。應當理解，方法200包括具有互補金屬氧化物半導體（CMOS)技術工藝流程的特徵的步驟，因而在此僅作簡單描述。可以在方法200之前、之後和/或期間實施額外的步驟。
[0041]方法200開始於框202，提供具有有源區的襯底。所提供的襯底可以是半導體襯底，諸如半導體晶圓。襯底可以包括晶體結構的娃。在可選實施例中，襯底可以包括錯、娃鍺、碳化矽、砷化鎵、砷化銦、磷化銦和/或其他合適的材料。襯底可以是絕緣體上矽（SOI)襯底。
[0042]在半導體襯底中形成各種隔離區以便限定有源區。隔離區可以是形成在半導體襯底中的淺槽隔離（STI)結構。STI的形成可以包括在襯底中蝕刻溝槽並且用諸如氧化矽、氮化矽或氮氧化矽的絕緣材料填充溝槽。填充的溝槽可以具有多層結構，諸如具有填充溝槽的氮化矽的熱氧化物襯層。在一個實施例中，可以使用以下工藝步驟來製造STI結構，諸如：生長墊氧化層，形成低壓化學汽相沉積（LPCVD)氮化物層，使用光刻膠圖案化STI開口並掩蔽，在襯底中蝕刻溝槽，可選地生長熱氧化溝槽襯層以改善溝槽界面，用CVD氧化物填充溝槽，以及使用化學機械拋光（CMP)來拋光和平坦化。
[0043]可以在襯底上設置一個或多個有源區。有源區可以包括連續有源區，如參照圖I的布局100描述的上述連續有源區。此外或可選地，襯底也可以包括不連續有源區的有源區，諸如具有介入的絕緣層或部件（STI)的有源區。可以通過引入η型或P型摻雜物適當地摻雜有源區。可以通過諸如離子注入、擴散、退火和/或其他摻雜工藝的合適工藝來形成有源區。有源區可以包括設置在第二導電類型區域(例如襯底）中的第一導電類型的阱區(例如，η阱區和ρ阱區)。形成的有源區基本上類似於上述參考圖I的布局100描述的有源區102 和 104。
[0044]然後，方法200繼續進行框204，在襯底的有源區上形成有源或功能柵極結構。具體而言，可以在具有第二導電類型的有源區上形成具有第一導電類型的功函數的有源柵極結構。此外，可以在具有第一導電類型的有源區上形成具有第二導電類型的功函數的有源柵極結構。有源柵極結構可以與nFET或pFET器件相關。形成的有源柵極結構基本上類似於上述參考圖I的布局100描述的柵極結構108。
[0045]有源柵極結構可以包括柵極介電層和/或柵電極。可以通過如下面參照圖3的方法300進一步詳述的替換柵極工藝形成有源柵極結構。可選地，有源柵極結構可以包括通過先柵極方法形成的金屬柵極結構。在一個實施例中，柵電極包括多晶娃。在另一個實施例中，形成的第一柵極結構可以包括犧牲柵極介電層和/或犧牲柵電極；隨後可以從襯底去除該柵極結構並且使用諸如以下參照圖3的方法300描述的替換柵極方法在該位置形成金屬柵電極。
[0046]有源柵極結構可以包括金屬柵極結構，其具有界面層、柵極介電層、覆蓋層、功函數層、填充金屬層和/或用於金屬柵極結構的其它合適的材料。界面層可以包括諸如氧化矽層（SiO2)或氮氧化矽（SiON)的介電材料。可以通過化學氧化、熱氧化、原子層沉積（ALD)、化學汽相沉積（CVD)和/或其它合適的電介質形成界面介電層。柵極介電層可以包括二氧化矽或其它合適的電介質。
[0047]柵極介電層可以包括介電材料，諸如氧化矽、氮化矽、氮氧化矽、具有高介電常數(高k)的電介質和/或它們的組合。可以使用常規工藝來形成柵極介電層，諸如光刻、氧化、沉積、蝕刻和/或本領域已知的各種其他工藝。在一個實施例中，柵極電介質是高k介電層。高k介電層可以包含氧化鉿（HfO2)。可選地，高k介電層可以可選地包括其他高k電介質，諸如Ti02、HfZrO, Ta2O3> HfSiO4, ZrO2, ZrSiO2、它們的組合和/或其它合適的材料。可以通過原子層沉積（ALD)、化學汽相沉積（CVD)、物理汽相沉積（PVD)和/或其他合適的方法形成柵極介電層。
[0048]柵電極可以是具有合適功函數的金屬柵電極。示例性的P型導電功函數金屬包括TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合適的 ρ 型功函數材料或它們的組合。示例性的η型導電功函數金屬包括Ti、Ag、TaAl、TaAlC, TiAIN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的n型功函數材料或它們的組合。可以通過CVD、PVD和/或其它合適的工藝來沉積功函數層。有源柵極結構的填充金屬層可以包括Al、W或Cu和/或其它合適的材料。可以通過CVD、PVD、電鍍和/或其它合適的工藝形成填充金屬。
[0049]可以在有源柵極結構附近形成源極和/或漏極部件。可以適當摻雜源極/漏極部件以提供期望形成與有源柵極結構相關的FET的相關導電性。可以通過諸如注入、擴散、退火和/或其他摻雜工藝的合適工藝來形成源極/漏極部件。可以將η型或ρ型摻雜物引入有源區以形成源極/漏極。
[0050]然後，方法200繼續進行框206，在襯底上形成偽隔離柵極結構。隔離柵極結構基本上可類似於上述參考圖I的布局100描述的柵極結構110。參考以上框204的描述，隔離柵極結構夾置在至少兩個有源柵極之間。隔離柵極結構可以在夾置其的有源柵極之間提供隔離。隔離柵極結構可以包括與夾置其的有源柵極(例如，η型金屬和ρ型金屬中的一種）具有相反導電類型的金屬柵極(例如，η型金屬和ρ型金屬中的另一種)。例如，在一個實施例中，η型金屬柵極隔離結構夾置在pFET器件(具有ρ型導電性）之間。
[0051]可以通過如以下參照圖3的方法300詳述的替換柵極工藝形成隔離柵極結構。可選地，隔離柵極結構可以包括通過先柵極方法形成的金屬柵極結構。隔離柵結構可以包括柵極介電層和/或柵電極。
[0052]在一個實施例中，柵電極包括多晶矽。在另一個實施例中，形成的第一柵極結構可以包括犧牲柵極介電層和/或犧牲柵電極；隨後可以從襯底去除該柵極結構，並且使用如以下參照圖3的方法300描述的的替換柵極方法在該位置形成金屬柵電極。
[0053]隔離柵極結構可以包括金屬柵極結構，其具有界面層、柵極介電層、覆蓋層、功函數層、填充金屬層和/或用於金屬柵極結構的其它合適的材料。界面層可以包括諸如氧化矽層（SiO2)或氮氧化矽（SiON)的介電材料。可以通過化學氧化、熱氧化、原子層沉積（ALD)、化學汽相沉積（CVD)和/或其它合適的電介質形成界面介電層。
[0054]柵極介電層可以包括介電材料，諸如氧化矽、氮化矽、氮氧化矽、具有高介電常數(高k)的電介質和/或它們的組合。可以使用常規的工藝形成柵極介電層，諸如光刻、氧化、沉積、蝕刻和/或本領域已知的各種其他方法。在一個實施例中，柵極電介質是高k介電層。高k介電層可以包括氧化鉿（HfO2)。可選地，高k介電層可以可選地包括其他高k電介質，諸如Ti02、HfZrO, Ta2O3> HfSiO4, ZrO2, ZrSiO2、它們的組合和/或其它合適的材料。可以通過原子層沉積（ALD)、化學汽相沉積（CVD)、物理汽相沉積（PVD)和/或其他合適的方法形成柵極介電層。
[0055]柵電極可以是具有合適的功函數的金屬柵電極。示例性的P型導電功函數金屬包括 TiN、TaN, Ru、Mo、Al、WN、ZrSi2, MoSi2' TaSi2' NiSi2' WN、其他合適的 ρ 型功函數材料或它們的組合。示例性的η型導電功函數金屬包括Ti、Ag、TaAl、TaAlC, TiAIN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的η型功函數材料或它們的組合。可以通過CVD、PVD和/或其它合適的方法沉積功函數層。隔離柵極結構的填充金屬層可以包括Al、W或Cu和/或其它合適的材料。可以通過CVD、PVD、電鍍和/或其它合適的工藝形成填充金屬。
[0056]可以在隔離柵極結構附近形成源極和/或漏極部件。可以用η型或ρ型摻雜物適當摻雜源極/漏極部件。例如，對於η型導電隔離柵極結構，可以在隔離柵極電晶體附近引入η型摻雜物作為源極/漏極。可以通過諸如注入、擴散、退火和/或其他摻雜工藝的合適的工藝形成源極/漏極部件。
[0057]因此，在一個實施例中，隔離柵極結構包括具有第一導電類型的功函數的金屬柵極(例如，P型金屬柵極和η型金屬柵極中的一種)。具有第一導電類型的隔離柵極結構夾置在具有第二類型(例如，P型金屬柵極和η型金屬柵極中的另一種）的有源柵極結構之間。在另一個實施例中，在具有第一導電類型的連續有源區上形成隔離柵極結構；在該連續有源區上還形成有源柵極。
[0058]具體而言，可以在具有第二導電類型的有源區上形成具有第一導電類型功函數的有源柵極結構。可選地，可以在具有第一導電類型的有源區上形成具有第二導電類型功函數的有源柵極結構。形成的有源柵極結構基本類似於上述參照圖I的布局100描述的有源柵極結構108。具有與有源柵極相反導電類型的隔離柵極介入有源柵極之間。
[0059]現參照圖3，示出根據本發明的一個或多個方面製造電晶體柵極結構的方法300。圖4至圖10是根據方法300的一個或多個步驟所製造的具有柵極結構的半導體器件400的一個實施例的截面圖。方法300可以用來製造圖I的布局100和/或布局200的器件。
[0060]應當理解，方法300包括具有互補金屬氧化物半導體（CMOS)技術工藝流程特徵的步驟，因此，這裡僅作簡要描述。可以在方法300之前、之後、和/或在方法300期間實施額外的步驟。同樣，本領域技術人員可以認識到從本文所描述的摻雜方法受益的器件的其他部分。
[0061]應當理解，可以通過互補金屬氧化物半導體（CMOS)工藝流程製造半導體器件400的部分，因此，這裡對一些工藝僅作簡要描述。此外，半導體器件400可以包括各種其他器件和部件，諸如額外的電晶體、雙極結型電晶體、電阻器、電容器、二極體、熔絲等，但是將其簡化以便更好地理解本發明的發明構思。半導體器件400包括多個可以互連的半導體器件(例如，電晶體)。器件400示出一個隔離柵極結構和兩個有源電晶體柵極結構是為了簡化和易於理解，並不一定限制實施例中柵極結構(有源或隔離）的數目。
[0062]器件400可以是集成電路處理期間的中間器件或其部分，其可以包括靜態隨機存取存儲器（SRAM)和/或其它邏輯電路，諸如電阻器、電容器和電感器的無源部件以及諸如P溝道場效應電晶體（PFET)、N溝道FET (NFET)、金屬氧化物半導體場效應電晶體（M0SFET)、互補金屬氧化物半導體（CMOS)電晶體、雙極結型電晶體、高壓電晶體、高頻電晶體、其他存儲單元以及它們的組合的有源部件。
[0063]方法300開始於步驟302，提供了具有有源區的襯底。框302基本可類似於上述參照圖2的方法200描述的框202。例如，襯底可以是具有合適的摻雜區(例如，η型或ρ型）的半導體襯底。該襯底提供了其中設置有電晶體器件的有源區。
[0064]然後，方法300繼續進行框304，在有源區上形成多個犧牲柵極結構。犧牲柵極結構形成為形成具有金屬柵極的最終電晶體的後柵極或替換柵極工藝的一部分。犧牲柵極結構可以包括多晶矽。犧牲柵極結構可以進一步包括柵極介電層(犧牲或功能性)、覆蓋層、硬掩模層、界面層和/或其他合適的層。
[0065]參考圖4的實施例，器件400被示出為具有其中限定有源區404的襯底402。有源區404可以是合適的摻雜區。在襯底402的有源區404上設置多個犧牲柵極結構406。在實施高溫熱處理(諸如形成源極/漏極期間的熱工藝)之後，通過高k (HK)和金屬柵極（MG)來替換犧牲柵極結構406。
[0066]可以通過任何合適的工藝或方法形成犧牲柵極結構406。例如，可以通過包括沉積、光刻圖案化和蝕刻工藝的步驟形成犧牲柵極結構406。沉積工藝包括CVD、PVD、ALD、其他合適的方法和/或它們的組合。光刻圖案化工藝包括光刻膠塗覆(例如，旋塗)、軟烘焙、掩模對準、曝光、曝光後烘焙、光刻膠顯影、清洗、乾燥(例如，硬烘)、其它合適的工藝和/或它們的組合。蝕刻工藝包括幹蝕刻、溼蝕刻和/或其他的蝕刻工藝(例如，反應離子蝕刻)。犧牲柵極結構406可以包括柵極電介質，諸如氧化矽、氮化矽或任何其他合適的材料。犧牲柵極結構406包括通過諸如氮化矽、氮氧化矽和碳化矽的任何合適的材料形成的硬掩模層。
[0067]在一個實施例中，可以在犧牲柵極結構的側壁上設置側壁間隔件。側壁間隔件可以包括諸如氧化矽、氮化矽、碳化矽、氮氧化矽或它們的組合的介電材料並且可以形成在柵極結構406的側壁上。側壁間隔件可以包括多層。側壁間隔件的示例性的形成方法包括在犧牲柵極結構406上方沉積介電材料然後回蝕該介電材料。
[0068]在側壁間隔件形成之前和/或之後，可以在襯底402的有源區404內形成源極/漏極部件。源極/漏極部件可以包括包含低劑量區的摻雜區、含凸起的源極/漏極部件的外延生長區和/或其他合適的結構。
[0069]隨後，在襯底402上的犧牲柵極結構406之間形成層間介電層(ILD) 408。ILD層408可以包含氧化矽、氮氧化物或其它合適的材料。ILD層408可以包括單層或多層。通過諸如CVD、ALD和旋塗(SOG)的合適技術形成ILD層408。可以實施化學機械拋光(CMP)工藝以除去過量的ILD層408並且使ILD層408的頂面和犧牲柵極結構406的頂面齊平。
[0070]多個犧牲柵極結構406包括指定用於有源或功能柵極結構(例如，與nFET或pFET器件相關)和隔離電晶體(例如，在相鄰的功能或有源電晶體之間提供隔離)的結構。柵極結構406a和406c限定用於有源電晶體的柵極結構。柵極結構406b限定用於隔離電晶體的柵極結構。犧牲柵極結構406b限定基本類似於上述參考圖1描述的柵極結構110的隔離柵極結構。犧牲柵極結構406a和406c限定基本類似於上述參考圖1描述的柵極結構108的有源柵極結構。在可選實施例中，也可以在介入不連續有源區的隔離結構上形成柵極結構 406b。
[0071]然後，方法300繼續進行框306，從襯底去除多個犧牲柵極結構以提供多個開口或溝槽。可以通過諸如溼蝕刻的合適蝕刻技術完成犧牲柵極結構的去除。參考圖5的實施例，通過去除柵極結構406 (圖4)，在襯底402上形成溝槽502。
[0072]然後，方法300繼續進行框308，在框306中設置的開口 /溝槽中形成柵極介電層。形成柵極介電層可以包括形成具有比熱氧化矽的介電常數(約為3.9)更高的介電常數的介電材料的高k介電層。通過諸如ALD、氧化、CVD、金屬有機化學汽相沉積(M0CVD)、物理汽相沉積(PVD)、UV臭氧氧化或分子束外延(MBE)和/或其它合適的工藝形成介電材料層。在一個實施例中，形成HfO2的高k介電層。可選地,高k介電材料層包括金屬氮化物、金屬娃酸鹽或諸如 LaO、A10、ZrO, T1, Ta2O5' Y2O3> SrT13 (STO)、BaT13 (BTO)、BaZrO, HfZrO, HfLaO,HfS1, LaS1, AlS1, HfTaO, HfT1, (Ba, Sr) T13 (BST)、A1203、Si3N4、氮氧化物(S1N)或其他合適的材料的其他金屬氧化物。
[0073]在一些實施例中，可以在柵極介電層下方形成界面層。可以通過ALD、氧化和/或其他合適的工藝形成界面層，並且界面層包括氧化物或其他合適的介電材料。
[0074]參考圖6的實施例，在襯底402上的溝槽502中設置柵極介電層602。
[0075]在一個實施例中，方法300可以包括在第一導電類型的功函數層(見框310)和在框308中形成的柵極介電層之間形成阻擋金屬層。參考圖6的實施例，在溝槽502中設置阻擋層604。可以在形成阻擋層後實施退火，如熱退火。在一個實施例中，阻擋層為TiN或TaN;然而，也可以為其他組成。
[0076]然後，方法300繼續進行框310，在開口中形成第一類型功函數金屬。在一個實施例中，第一類型功函數金屬是P型金屬。在另一個實施例中，P型金屬是TiN。在其他實施例中，第一類型的功函數金屬是η型金屬。其他示例性金屬包括T1、Ag、Al、TiAlN、TaC、TaCN、TaSiN,Mn、Zr、TaN, Ru、Mo、Al、WN、Cu、W或任何合適的材料。在一個實施例中，在限定有源電晶體的溝槽中形成第一類型的功函數金屬。在一個實施例中，從有源電晶體和/或隔離電晶體的一種中選擇性地去除第一類型功函數金屬。
[0077]參考圖7的實例，在溝槽502中設置第一功函數金屬層702。在一個實施例中，金屬層702具有P型導電功函數。在另一個實施例中，金屬層702是TiN。如圖7所示，在每一開口中形成第一功函數金屬702。然後參考圖8，示出從與隔離電晶體相關的溝槽502中選擇性去除第一功函數金屬702之後的器件400。
[0078]然後，方法300繼續進行框312，在開口中形成第二類型的功函數金屬。在一個實施例中，第一類型功函數金屬是P型金屬，而第二類型功函數金屬是η型金屬。在一個實施例中，η型功函數金屬是諸如TiAlN的η型金屬。在其他實施例中，第二類型的功函數金屬包括 T1、Ag、Al、TaC, TaCN, TaSiN, Mn、Zr、TiN、TaN, Ru、Mo、Al、WN、Cu、W 或任何合適的材料。參考圖9的實施例，在溝槽502中設置第二類型的功函數金屬902。
[0079]然後，方法300繼續進行框314，在溝槽或開口的剩餘部分中設置填充金屬。金屬柵極結構的填充層可以包括A1、W或Cu和/或其它合適的材料。可以通過CVD、PVD、鍍和/或其它合適的工藝形成填充金屬。可以在功函數金屬層上方沉積填充金屬，從而填充溝槽或者開口的剩餘部分。參考圖10的實例，在溝槽中形成填充層1002。在一個實施例中，填充層1002包括鋁。
[0080]因此，圖10示出第一柵極結構1004、第二柵極結構1006和第三柵極結構1008。第一柵極結構1004和第三柵極結構1008可以是有源柵極結構。第一柵極結構1004和第三柵極結構1008可以是第一類型的柵極結構。例如，在一個實施例中，第一柵極結構1004和第三柵極結構1008是pFET器件的P型柵極結構。
[0081]第二柵極結構1006例如可以是在第一柵極結構1004和第三柵極結構1008之間提供隔離的隔離柵結構。第二柵極結構1006可以是第二類型的柵極結構，其與第一柵極結構1004和第三柵極結構1008的第一類型相反。例如，在一個實施例中，第一柵極結構1004和第三柵極結構1008是pFET器件的P型柵極結構而第二柵極結構1006是η型柵極結構。可以適當摻雜有源區404以提供功能性pFET器件。
[0082]方法300可以繼續提供包括形成一個或多個柵極結構的接觸件和形成互連襯底的半導體器件的互連結構(例如，具有導線和通孔的多層結構)的其他步驟。
[0083]總之，本文所公開的方法和器件的實施例提供了介入有源柵極結構之間的隔離柵極結構，其中隔離柵極結構是與有源柵極結構的金屬柵極相反類型的金屬柵極，隔離柵極結構為有源柵極結構提供隔離。在這種情況下，本發明的實施例提供了優於現有技術的器件的多種優點。本發明一些實施例的優點包括通過使用多晶矽偽電晶體在有源電晶體之間提供隔離而減少洩漏路徑。這種洩漏路徑可能導致有源電晶體的閾值電壓不足(例如，低閾值電壓器件)。應該理解，本文所公開的不同的實施例提供了不同的披露，在不背離本發明的精神和範圍內可以作出各種變化、替代和更改。
[0084]因此，應該認識到，本文所公開的一個實施例包括一種器件，其具有第一有源電晶體、第二有源電晶體、隔離柵結構以及位於第一有源電晶體、第二有源電晶體和隔離柵結構下方的有源區。第一有源電晶體和第二有源電晶體都具有第一導電類型(例如，η型和P型中的一種)的金屬柵極。隔離柵極結構夾置在第一有源電晶體和第二有源電晶體之間。隔離柵極結構具有第二導電類型的金屬柵極(例如，P型和η型中的另一種)。
[0085]在另一個實施例中，第一導電類型是η型而第二導電類型是P型。可選地，第一導電類型可以是P型而第二導電類型可以是η型。在一個實施例中，有源區是延伸在第一有源電晶體、第二有源電晶體和隔離柵結構下方的連續有源區。例如，連續區域可以在參考結構下方延伸而沒有被例如絕緣結構中斷。
[0086]在另一個實施例中，該器件還包括具有第二導電類型的金屬柵極的第三有源電晶體和第四有源電晶體。第二隔離柵極結構可以夾置在第三有源電晶體和第四有源電晶體之間並且具有第一導電類型的金屬柵極。在另一個實施例中，第二有源區位於第三有源電晶體、第四有源電晶體和第二隔離結構下方。在一個實施例中，淺槽隔離結構夾置在有源區之間。
[0087]在本文所述的半導體器件的另一個更廣泛的實施例中，一種器件包括第一場效應電晶體(FET)和第二場效應電晶體(FET)。每個FET都具有設置在有源區上的相應柵極。有源區可以是連續有源區，例如被適當摻雜的連續擴散區。第一 FET和第二 FET具有第一導電類型(例如，nFET或pFET)。該器件包括設置在有源區上、夾置在第一 FET和第二 FET之間並將第一 FET與第二 FET隔離的隔離柵極結構。該隔離柵極結構具有金屬柵極(例如，不是多晶矽柵電極)。該金屬柵極具有第二導電類型(例如，與FET相反的η型或P型)。
[0088]在另一個實施例中，有源區是具有第二導電類型的擴散區。在一個實施例中，第一柵極結構和第二柵極結構包括TiN (例如，作為柵極結構的功函數金屬)。在一個實施例中，隔離柵極結構的金屬柵極包括TiAlN (例如，作為功函數金屬)。柵極結構可以進一步包括高k介電材料。
[0089]在本文所述的實施例另一個更廣的形成方法中，示出一種半導體器件的製造方法。該方法包括:在半導體襯底中形成有源區；以及在有源區中設置第一場效應電晶體(FET)和第二 FET。第一 FET和第二 FET具有第一導電類型(例如，η型和p型FET中的一種(nFET或pFET))。第二 FET與第一 FET以一定間距隔開。在該間距中，形成隔離柵極結構。隔離柵極結構具有與第一導電類型相反的第二導電類型的金屬柵極。
[0090]在另一個實施例中，形成第一 FET和第二 FET包括形成第一金屬柵極結構和第二金屬柵極結構。為形成第一金屬柵極結構和第二金屬柵極結構，一種方法可以包括形成多個犧牲多晶矽柵極結構(例如，見圖4)，然後去除多個犧牲多晶矽柵極結構以形成多個溝槽(見圖5)。然後，在多個溝槽的第一溝槽和第二溝槽中形成具有第一導電類型的第一功函數金屬。在多個溝槽的第三溝槽中形成具有第二導電類型的第二功函數金屬。第二功函數金屬可以提供隔離柵極結構的金屬柵極。在一些實施例中，還可以在多個溝槽的每一個中形成高k介電層。
[0091]在一個實施例中，形成有源區包括形成連續摻雜區。在連續摻雜區上設置第一FET、第二 FET和隔離柵極結構。可以在半導體襯底上形成環繞連續摻雜區的絕緣層(例如，ST1、LOCOS)。
[0092]在一個實施例中，第一 FET和第二 FET都包括具有第一導電類型功函數金屬的金屬柵極。第一導電類型是P型和η型中的一種，而(隔離電晶體的)第二導電類型是η型和P型的另一種。
[0093]本文公開了許多其他的實施例，並且所提供的上述實施例不用於表徵或限制許多他它實施例。
【權利要求】
1.一種器件，包括： 第一有源電晶體和第二有源電晶體，所述第一有源電晶體和所述第二有源電晶體都具有第一導電類型的金屬柵極； 隔離柵極結構，夾置在所述第一有源電晶體和所述第二有源電晶體之間，所述隔離柵極結構具有第二導電類型的金屬柵極；以及 有源區，位於所述第一有源電晶體、所述第二有源電晶體和所述隔離柵極結構下方。
2.根據權利要求1所述的器件，進一步包括： 第三有源電晶體和第四有源電晶體，所述第三有源電晶體和所述第四有源電晶體都具有所述第二導電類型的金屬柵極；以及 第二隔離柵極結構，夾置在所述第三有源電晶體和所述第四有源電晶體之間，所述第二隔離柵極結構具有所述第一導電類型的金屬柵極。
3.根據權利要求2所述的器件，進一步包括： 第二有源區，位於所述第三有源電晶體、所述第四有源電晶體和所述第二隔離結構的下方。
4.根據權利要求3所述的器件，進一步包括： 淺槽隔離結構，夾置在有源區之間。
5.—種半導體器件,包括： 第一場效應電晶體（FET)和第二場效應電晶體（FET)，所述第一 FET具有第一柵極結構，所述第二 FET具有第二柵極結構，所述第一 FET和所述第二 FET都設置在有源區上，所述第一 FET和所述第二 FET都是第一導電類型；以及 隔離柵極結構，設置在所述有源區上並且夾置在所述第一 FET和所述第二 FET之間，所述隔離柵極結構具有第二導電類型的金屬柵極，並且所述隔離柵極結構將所述第一 FET與所述第二 FET隔離。
6.一種製造半導體器件的方法，包括： 在半導體襯底中形成有源區； 在所述有源區中形成第一場效應電晶體（FET)，其中所述第一 FET具有第一導電類型；在所述有源區中形成與所述第一 FET隔開一定間距的第二FET，其中所述第二 FET具有所述第一導電類型；以及 在所述第一 FET和所述第二 FET之間的間隔中形成隔離柵極結構，其中所述隔離柵極結構具有與所述第一導電類型相反的第二導電類型的金屬柵極。
7.根據權利要求6所述的方法，其中，形成所述第一金屬柵極結構、所述第二金屬柵極結構以及形成所述隔離柵極結構的金屬柵極包括： 形成多個犧牲多晶矽柵極結構； 去除所述多個犧牲多晶矽柵極結構以形成多個溝槽； 在所述多個溝槽的第一溝槽和第二溝槽中形成具有所述第一導電類型的第一功函數金屬；以及 在所述多個溝槽的第三溝槽中形成具有所述第二導電類型的第二功函數金屬。
8.根據權利要求6所述的方法，其中，形成所述有源區包括形成連續摻雜區，其中在所述連續摻雜區上設置所述第一 FET、所述第二 FET和所述隔離柵極結構。
9.根據權利要求8所述的方法，進一步包括： 在半導體襯底上形成環繞所述連續摻雜區的絕緣層。
10.根據權利要求6所述的方法，其中，形成所述第一FET包括形成具有所述第一導電類型的功函數金屬的第一金屬柵極，並且形成所述第二 FET包括形成具有所述第一導電類型的功函數金屬的第二金屬柵極，其中所述第一導電類型是η型和P型中的一種，而所述第二導電類型是η型和 P型中的另一種。
【文檔編號】H01L21/8232GK104051460SQ201310241573
【公開日】2014年9月17日 申請日期:2013年6月18日 優先權日:2013年3月12日
【發明者】馮家馨 申請人:臺灣積體電路製造股份有限公司