多級存儲器的編程方法
2023-07-13 03:47:51 1
專利名稱：多級存儲器的編程方法
技術領域：
本發明涉及半導體存儲器，更具體地說涉及一種對多存儲狀態的存儲器進行編程的方法。
背景技術：
在半導體存儲器發展中遇到的一個主要問題是使資料存儲密度達至最大，即每單位面積可存儲多少比特的資料。一般而言，最好是所開發的存儲晶片有最小的外形尺寸，但可存儲最大量的資料。這導致開發出的存儲晶片可以在單一存儲單元之中存儲多比特的資料，該晶片亦稱為多級存儲晶片。
在一般每一存儲單元的容量為一比特的存儲器中，該存儲單元可處於兩種信息存儲狀態之一，即一接通狀態或一斷開狀態。這一接通狀態或一斷開狀態的組合定為一比特的信息。在兩級的存儲器中，由於該存儲單元只有兩個不同的臨界電壓值，Vt，因此在讀取操作期間，只需檢測是否編址電晶體處於導通狀態。一般的做法是，使流過存儲電晶體的電流與流過參考電晶體的電流比較，兩者均加以預定的漏極對源極和柵極對源極偏壓，直接以通過電流方式檢測或者經電流對電壓轉換後，以電壓方式檢測。
多級存儲器的編程和檢測方案是較為複雜，通常需要2n-1參考電壓，其中n是存儲在一存儲單元的比特的數量。參照圖4，其所示為先有技術的一多級存儲器實例，其中每一存儲單元的容量為二比特；其所對應的為三參考電壓、四個存儲級別。由二進位11表示的第一存儲級別121為存儲單元沒有電荷的狀態。由二進位00表示的存儲級別124為存儲單元完全充足電的狀態。(本文及本文討論中所使用的術語「沒有電荷」及「完全充足電」為解釋用，不應視為限定。例如，狀態(11)可代表有少量的電荷，而狀態(00)可代表有比最大電荷少的電荷。)介於沒有電荷的狀態(11)121和完全足電的狀態(00)124之間的是由二進位10表示的第一中間存儲級別122，其中存儲單元有小量的電荷和由二進位01表示的第二中間存儲級別123，其中存儲單元有較在10狀態時多的電荷但並不完全充足電。存儲單元的每個存儲狀態之間所顯示的臨界電壓(Vt)表示存儲單元狀態之間轉換的目標臨界電壓。正如對具有四個存儲級別的一兩比特存儲單元討論的那樣，它具有三個參考電壓111，112，和113。例如，在臨界電壓為Vt＝2.5伏特，存儲狀態處於參考存儲級別111，其中存儲單元將從狀態11過渡到狀態10。在臨界電壓為Vt＝3.5伏特，存儲狀態參考存儲級別112，其中存儲單元將從狀態10過渡到狀態01。在臨界電壓為Vt＝4.5伏特，存儲狀態參考存儲級別113，其中存儲單元將從狀態01過渡到狀態00。圖4所示的臨界電壓值僅供說明用，實際值Vt將取決於存儲單元的構造。
在一典型的快閃記憶體儲單元編程中，該單元的控制柵極被施加一電壓(例如，大約3-12伏特)，其源極端接地，而漏極端連接到大約5伏特的電壓。這種編程操作可以在一陣列中實現，即選擇性地把脈衝施加於連接到控制柵極的字線路，再對連接到漏極的比特線路加偏壓。這在先有技術中通常稱之快閃記憶體單元編程的熱電子注入法。熱電子注入用於使電荷移入該浮動柵極，因此改變了該電晶體浮動柵極的臨界電壓。由於高壓施加於控制柵極，因此造成電子在通道流動，而浮動柵極上注入了一些熱電子並使浮動柵極的電壓變得更加負性。所以，電子注入趨向飽和，而電晶體浮動柵極的臨界電壓跟隨同樣趨向飽和。該電晶體存儲單元的存儲狀態可這樣讀取或檢測，即在電晶體存儲單元把工作電壓(例如，大約4-6伏特)施加在控制柵極上以及把大約0.5-1.0伏特電壓施加在漏極上，之後檢測源極和漏極之間的電流值。
實現非易失性的多級存儲器中的一個主要困難在於能準確地對存儲單元進行編程，即把剛好數量的電荷施加到要求獲得臨界電壓的目標值的電晶體單元的浮動柵極上。先有技術中解決準確施加電荷問題的通常方法是採用一種逐個存儲單元編程和核實的方法。在所述的逐一編程和核實方法中，編程操作劃分成若干單獨的步驟，並在每一步驟之後檢測單元，以確定目標臨界電壓值是否達到，如果沒有達到的話，則繼續進行編程。在編程期間，每一存儲單元是獨立地受控的，因此這種技術能對整個字節或甚至多字節同時進行編程。這一編程確保由採用有限編程步驟中固有的量化過程所提供的精確地達到目標Vt電壓值。然而，這編程是很費時的，並且必須交由晶片的邏輯電路控制。
圖5所示為一種典型編程和核實技術。如圖5所示，存儲單元的編程是通過交替的編程和核實脈衝電壓實現的。每一編程脈衝的電壓130隨時間132逐漸地增加，直至達到目標電壓。在編程過程中，核實脈衝的電平是保持不變的。例如，如圖5所示，第一核實脈衝151之後，是第一編程脈衝141，然後是第二核實脈衝152。施加一逐漸增加的電壓的一編程脈衝142，跟隨的是一核實脈衝153，再跟隨的是第三編程脈衝143，電壓從先前編程脈衝142增加，接著是第三核實脈衝154，等等，直到施加最後的一編程脈衝147，使該存儲單元達到目標存儲狀態的臨界電壓。正如可從圖5看到的那樣，圖5的形狀類似樓梯，而先有技術中這個編程稱為樓梯形柵極電壓編程方法。這種樓梯形電壓編程方法在許多專利中有敘述，例如，美國專利5,043,940；5,268,870；5,293,560；和5,434,825。
先有技術的樓梯形電壓編程方法存在速度和準確性之間的權衡。坡度較小且較緩的樓梯形的精度較高，但整體編程完成需時較長；而坡度較陡的樓梯形的編程速度較快，但精確度較差。
本發明的目的在於提供一種以編程的準確性高及編程的速度快對多級存儲晶片進行編程的方法。
發明內容
上述目的是通過一種多級存儲晶片的編程方法來實現，該方法結合先有技術的樓梯形電壓編程方法，對存儲單元的倒數第二電壓存儲狀態，及最初或最低的電壓存儲狀態進行編程。然後，在確定所有存儲單元的存儲狀態均進行了編程以後，除待編寫到最後(最高的)存儲狀態的這些存儲單元之外，把編程脈衝立刻上升到最後電壓存儲狀態編程的目標電壓。所述本發明的方法可精確地對存儲單元進行的任何一種存儲狀態進行編程。然而，因為存儲單元的最後狀態對編程電壓的精度要求較低，所述的方法可確保立即對存儲單元的最後電壓存儲狀態進行編程，因此可提高存儲單元的整體編程速度。因而，在不必犧牲把準確電荷量施加在存儲單元上所需的準確性的狀況下，本發明能夠對存儲單元進行快速編程。
圖1是一曲線圖，其表示本發明所使用的編程和核實脈衝步驟中的電壓與時間的關係。
圖2是一曲線圖，其表示對具有四存儲狀態的一個兩比特存儲單元編程用的編程脈衝中的電壓與時間的關係。
圖3是一用於測定存儲單元編程狀態的電路圖。
圖4是一在先有技術中公知的兩比特存儲單元狀態圖，其具有的四個存儲狀態。
圖5是一在先有技術中公知的曲線圖，其表示樓梯形電壓編程方法之中編程和核實脈衝步驟中的電壓與時間關係。
具體實施例方式
參照圖1，在一具有二比特的一多級存儲單元之中，其有四個存儲狀存儲狀態20代表″11″、存儲狀態21代表″10″、存儲狀態22代表″01″、和存儲狀態23代表″00″。如上所述，在11狀態，在存儲單元的浮動柵極上是沒有電荷的。經存儲狀態10和01，在浮動柵極上的電荷一直增加，直至達到存儲單元已經完全充足電的存儲狀態00。(再有，正如上面所指出的那樣，本文中所使用的術語「沒有電荷」及「完全充足電」為解釋用，不應視為限定。)本發明是這樣實現的在對一存儲單元已編程到倒數第二電壓存儲狀態(在圖1的″01狀態″22)以後，在對該存儲單元的充足電狀態進行編程時，便不必像之前那樣準確。
由圖1可見，在對存儲單元進行從11狀態到10狀態進行編程中，使用一與先有技術相似的方法其中把一列步進式增加電壓的編程脈衝40，41，42施加於存儲單元的控制柵極上，以便把對應數量的電荷施加在該浮動柵極上。在每個編程脈衝之間，施加了核實脈衝50，51，52，以便檢測存儲單元的狀態。當對存儲單元的從10狀態到01狀態進行編程的時候，繼續進行這個編程核實過程。一旦存儲單元到達了01存儲狀態或倒數第二個存儲狀態(圖1所示為時間32處)，把一具有一電壓電平的編程脈衝60施加在存儲單元之上，該電壓電平高於存儲單元在最後存儲狀態(00)目標臨界電壓。這使存儲單元能夠以比先有技術快得多的方式到達最後存儲狀態(00)。由於通過使編程電壓升到最大的臨界電壓，緊接著存儲單元之到達倒數第二狀態，當對存儲單元進行最後電壓存儲狀態編程的時侯，不需利用較緩慢的編程核實方法，因此存儲單元的整體編程速度就加快。
圖2所示為編程電壓34的脈衝電壓與時間37的關係。當對存儲單元從11狀態到10狀態以及從10狀態到01狀態進行編程的時侯，圖2上編程電壓與時間的圖形會有一段逐漸增大的斜線80，正如使用樓梯形電壓編程核實方法所預期的那樣。然後，當為最後狀態00進行編程的時侯，編程電壓升到目標臨界電壓。如圖2中圖形所示斜線85的傾斜度幾乎是垂直的，而且極其迅速地達到存儲單元00狀態的目標編程電平90。
值得注意的是，代表中間狀態10和01編程的斜線80的傾斜度可以是較陡峭或較平的，取決於對這些中間狀態編程所要求的速度快慢。應用先有技術的樓梯形電壓編程方法對這些中間狀態進行編程，則需要在速度和準確性之間作出權衡。所以，如果要求的速度快越，則斜線80的傾斜度會較陡；如果要求的準確性越高，即需要更多的編程核實脈衝，則斜線80的傾斜度會較平。
如上所述，應用樓梯形電壓編程(核實)方法對存儲單元的11、10、和01存儲狀態進行編程。當確定已對11、10、和01存儲狀態的所有存儲單元進行了編程，則意味只留下00存儲狀態的存儲單元尚未進行編程。這觸發編程算法的改變，即編程電壓上升到存儲單元的00存儲狀態編程的目標臨界電壓。參照圖2，上升到最大編程電壓可發生在樓梯形電壓編程算法80的任何一點，取決於有關存儲單元的編程速度和資料內容。例如，直線81表示在編程周期開始以後不久電壓立即躍升，這表明所有存儲單元待進行編程使成為00狀態。直線82表示編程速度並不相當快，而直線85所示為編程速度較慢。
圖2所示的不同線是由於編程速度和編程資料中的易變性所致。因而，本發明的編程方法補嘗了在存儲陣列中編程速度的易變性，因最後存儲狀態的編程是在所有非00狀態達到目標狀態編程水平之後立即進行。
參照圖2，假如繼續使用先有技術的樓梯形電壓編程方法對00狀態編程，則斜線87的最終傾度會不太陡以及00狀態的編程直到較後期才進行。另外，應用樓梯形電壓編程方法，存儲單元可能在到達00狀態之前已飽和了，從而不能到達最後的存儲狀態。通過把編程電壓立即上升到存儲單元00狀態編程的目標臨界電壓，這就解決了存儲單元不能到達最後存儲狀態00的問題。
參照圖3，用一對信號線210和220來確定與存儲陣列的一具體列連接的一存儲單元的編程狀態。把單個的存儲單元配置在待編程的組中。在所述的具體化實例中，一組中有32個存儲單元，每一組可存儲8個字節的信息。但是，組的大小可隨要求而定。
圖3所示為在一組中的每個存儲單元291和292-350的相應I/O控制電路201和202-250。在每一控制電路201和它相應的存儲單元291之間，通常會提供一個或多個柵極電晶體375。
每一I/O控制電路包括檢測電路以及為各自的存儲單元編程確定具體工作程序的狀態機。I/O控制電路可以許多不同方式設計。以下，將敘述本發明的I/O控制電路的具體細節。
在一組存儲單元的每個I/O控制電路201-250均通過第一電晶體222與一多級準備信號線220連接以及通過第二電晶體212與一整組準備信號線210連接。每個電晶體222和212均是n類型MOS器件，其柵極端與I/O控制電路201連接，源極端與信號地線連接，而漏極端與各自的準備信號線210，220連接。電晶體222和212起拉下電晶體作用，用於降低準備信號線220，210的電壓。多級準備信號線220指示該存儲單元是否已準備好從樓梯形電壓編程的方法轉換到施加最大編程電壓脈衝的方法。整組準備信號線210指示一具體組中的所有存儲單元的編程是否已完成了。信號線210，220分別與一弱的p型MOS電晶體215，225連接，該電晶體的功能作為提升電晶體，用於提升信號線的電壓。每個提升電晶體215和225的漏極端與各自的信號線210，220連接、其柵極與信號地線連接，而源極端與一電源電壓217，227連接。
每一I/O控制電路201-250有一狀態機通過多級準備號線220和整組信號線210與主存儲控制器(未顯示)通信。當一存儲單元完成了編程，它各自的控制電路201將n型拉下電晶體222關閉，以使該存儲單元與整組信號線210斷開。如果任何一拉下電晶體是在導通狀態，則該整組信號線210依然是在一低位或「假」的狀態，因為拉下電晶體212是比提升電晶體215更強的器件。當在一組中的一列上的所有存儲單元均完成其目標存儲狀態的編程後，所有拉下電晶體便截止，因此整組信號線210轉變高位或「真」的狀態。這使主存儲控制器觸發一重置信號，以容許主存儲控制器對下一組的存儲單元進行編程。當任何一存儲單元的編程還沒有完全達到目標電平的時侯，該整組信號線210依然是在一低位或「假」的狀態。
當存儲單元的任何拉下電晶體222導通，多級信號線220會在一低位。當拉下電晶體222從該I/O控制器件收到一低位控制信號，則一具體I/O控制器件207的拉下電晶體222會截止。這使I/O該控制器件201與所述多級信號線220斷開。拉下電晶體222在下述兩種情況之一下接受關閉信號。在第一種情況中，當對存儲單元將進行編程使其達到最大電壓編程狀態(00)的時侯，I/O控制器件201便立刻發送釋放信號，為使I/O控制器件能與多級信號線220斷開。這代表不必進行進一步的多級編程。在第二種情況中，當對存儲單元將進行編程使其達到除最大電壓編程狀態以外的不同狀態(11，10，01)的時侯，在對該具體存儲單元完成編程後，則I/O控制器件201便使該拉下電晶體222截止。與以上所述的整組信號線210相似，多級信號線220維持在一個低位狀態，直至到所有拉下電晶體截止與及所有I/O控制電路和存儲單元已與信號線220斷開。然後，由提升電晶體225提升在信號線220上的電壓，使多級信號線220在一個高位狀態。
當整體信號線210和多級信號線220同是在一低位狀態，則使用編程核實樓梯方法對存儲單元組進行編程。當多級信號線220是在一高位狀態，則表示對一些存儲單元的目標狀態(11，10或01)已完成編程，剩下的是對00狀態的存儲單元進行編程。這時，對所述的00狀態存儲單元的編程僅為非確定狀態。然後，所述的00狀態存儲單元接受增加了的編程電壓，使其成為00狀態。
參照圖3，一本發明編程方法如何運作的實施例，假設對控制電路201和250的存儲單元進行編程使其成為最大電壓存儲狀態00；對控制電路202的存儲單元進行編程使其成為01存儲狀態；對剩餘存儲單元的組(未顯示)進行編程使其成為10存儲狀態。
重置整組信號線210並處於一個低位狀態，這表示編程尚未結束。
I/O控制電路201和208立刻發信號到多級信號線220使那些存儲單元與多級信號線220斷開，因為將對那些存儲單元進行編程使它們成為最高的電壓狀態00。使用樓梯形電壓編程方法對存儲單元組開始編程。當那些存儲單元的編程電壓達到為狀態10進行編程的目標電壓的時侯，那些存儲單元的I/O控制電路便發送信號，以使他們各自的電晶體與多級信號線220斷開。但是，由於編程速度的易變性，這也許不一定同時發生的。因而，在這種情況下，很可能I/O控制電路202的拉下電晶體223僅一拉下電晶體仍然導通。樓梯形電壓編程方法繼續進行，直至對I/O控制電路202的存儲單元進行目標狀態(01)編程為止。這時，電晶體223截止，而多級信號線成為高位狀態。
這表示編程方法轉變為指示存儲控制器提供編程00狀態存儲單元201，250用的最大電壓脈衝。當完成存儲單元201，250的編程後，則完成對該組所有存儲單201-250的編程，然後各自的I/O控制電路使與整組信號線210連接的拉下電晶體212關閉。然後，整組信號線210升到高位狀態，這向主存儲控制器發出信號編程已完成並觸發重置信號線210，220。
在本發明的一較佳實施例中，每一存儲單元的比特線電壓對提供給每一存儲狀態是不同的。低位的存儲器狀態11和10會利用低的比特線電壓，以便減低編程算法的速度及提供更好的控制，；反之，高位的存儲器狀態01和00會利用高的比特線電壓。
但是，本發明的實施還可使用各存儲狀態下的同一比特線電壓，或者可使用與上述有別的其它比特線電壓。
與先有技術的編程方法相比本發明的編程方法，可加快存儲單元的整體編程速度。此外，本發明的編程方法並同時顧及到對中間狀態01和10編程所需的準確性。因而，與先有技術的方法相比，本發明的對多級存儲單元的編程方法是一種改進的方法，不僅提高編程的準確性而且加快編程的速度。上述具有二比特和四個存儲狀態的存儲單元作為一實例，本發明的編程方法可實施在具有任何比特數目和所對應存儲狀態的多級存儲單元。
權利要求
1.一種對多級存儲器進行編程的方法，其包括以下步驟把多個編程脈衝施加於一存儲器的存儲單元集上，以便把一定數量的電荷加在每一所述存儲單元的浮動柵極上，所述的編程脈衝的電壓逐漸地增加，以增加所述浮動柵極上的電荷，直到所述浮動柵極上的電荷相等於相應於所述存儲單元的一目標存儲狀態的電荷；把多個核實脈衝施加於所述的存儲單元集上，所述的每一核實脈衝以交替方式在施加所述的每一編程脈衝以後施加，其中所述存儲單元集由一存儲單元的第一子集以及一存儲單元的第二子集組成，第一子集具有第一目標存儲狀態，該第一目標存儲狀態相等於所述存儲單元有一最多電荷的一最高存儲電壓狀態；而在第二子集中，每一存儲單元有各自比最高存儲電壓狀態小的第二目標存儲狀態的；確定已對在所述第二子集中的每一存儲單元完成各自的第二目標電壓存儲狀態編程；以及把一最大編程電壓脈衝施加於所述存儲單元的第一子集的每一存儲單元上，其中所述最大編程電壓脈衝相等於一可使所述存儲單元達到第一目標存儲狀態的臨界電壓。
2.根據權利要求1所述的多級存儲器編程方法，其特徵在於所述存儲單元第二子集已達到各自的第二目標電壓存儲狀態的確定步驟包括提供多I/O控制電路，其中每一I/O控制電路與所述存儲單元集的各自存儲單元連接；提供在多I/O控制電路與存儲器的一存儲控制器之間連接的多信號線；把自與存儲單元的第一子集的一存儲單元連接的每一I/O控制電路來的第一信號發送到第一信號線，以表示所述存儲單元將需為達到第一目標電壓存儲狀態而注入電荷；以及把自與存儲單元的第二子集的一存儲單元連接的每一I/O控制電路來的第二信號，當所述存儲單元達到各自第二目標電壓存儲狀態的時侯，發送到第一信號線，以表示完成對所述存儲單元的編程。
3.根據權利要求2所述的多級存儲器編程方法，其特徵在於所述的方法還包括在把最大編程脈衝施加於存儲單元的第一子集的每一存儲單元的步驟之前，把自與存儲單元的第一子集的一存儲單元連接的每一I/O控制電路來的第三信號發送到第二信號線，以表示對所述存儲單元的第一組的存儲單元的編程尚未完成。
4.根據權利要求3所述的多級存儲器編程方法，其特徵在於所述的方法還包括在把最大編程脈衝施加於存儲單元的第一子集的每一存儲單元的步驟之後，把自所述存儲單元的第一子集的每一存儲單元的I/O控制電路來的第四信號發送到第二信號線，以表示完成對所述存儲單元的編程。
5.根據權利要求2所述的多級存儲器編程方法，其特徵在於所述的第一信號能使所述I/O控制電路與所述第一信號線連接；而所述的第二信號能使所述I/O控制電路與所述第一信號線分離。
6.根據權利要求3所述的多級存儲器編程方法，其特徵在於所述的第三信號能使所述I/O控制電路與所述第二信號線連接。
7.根據權利要求4所述的多級存儲器編程方法，其特徵在於所述的第四信號能使所述I/O控制電路與所述第二信號線分離。
8.根據權利要求4所述的多級存儲器編程方法，其特徵在於所述的方法還包括當所述存儲單元的第一子集的每一多個存儲單元的所述I/O控制電路已把所述第四信號發送到所述第二信號線的時候，重置所述存儲控制器。
9.根據權利要求4所述的多級存儲器編程方法，其特徵在於所述多個存儲單元集包括32存儲單元。
10.根據權利要求1所述的多級存儲器編程方法，其特徵在於所述多級存儲器有N級電平，其中N是大於2。
11.根據權利要求10所述的多級存儲器編程方法，其特徵在於所述多級存儲器有4級電平。
12.根據權利要求1所述的多級存儲器編程方法，其特徵在於所述的方法還包括提供一比特線電壓給所述存儲單元集的每一存儲單元，所述的比特線電壓值相當於所述存儲單元的目標電壓存儲狀態。
13.根據權利要求12所述的多級存儲器編程方法，其特徵在於所述存儲單元的所述第一子集的存儲單元的比特線電壓比所述第二子集的存儲單元的高。
全文摘要
本發明涉及一種對一多級存儲晶片進行編程的方法(圖1)。該方法包括通過逐漸增加電壓(30)的多個編程脈衝(P；40－47)與多個交替核實脈衝(V；50－57)對存儲晶片由其第一或最低的電壓存儲狀態(11)至倒數第二電壓存儲狀態(01)進行編程；而對所述存儲晶片的最後或最高電壓存儲狀態(00)的編程，則是通過具有臨界電壓相等於存儲單元最高電壓存儲狀態編程所需電壓的一編程脈衝(60)進行。所述的編程方法不僅對所述存儲單元的中間存儲狀態(10，01)編程提供編程所需的準確性而且加快對所述存儲單元的最後存儲狀態(00)編程的速度，因而加快所述存儲單元的整體編程速度。
文檔編號G11C11/56GK1679117SQ03820720
公開日2005年10月5日 申請日期2003年4月30日 優先權日2002年7月2日
發明者D·I·馬尼亞 申請人:愛特梅爾股份有限公司