用於器件特定填充以提高退火均勻性的結構和方法

2023-07-13 07:06:21 1

專利名稱：用於器件特定填充以提高退火均勻性的結構和方法
技術領域：
本發明的實施方式一般涉及半導體晶片，更特別地涉及均衡反 射和吸收特.'f生的變化的半導體晶片結構和形成該結構的方法。
背景技術：
通常，半導體晶片製造涉及使用快速熱退火(RTA)工藝來影響 晶片上有源器件的電特性。具體地，此RTA工藝可以用來激活摻雜 劑、擴散摻雜劑、重定形(re-amporphize)結構、修復離子注入工藝 中的損害等。RTA通常由基於強力滷素燈的加熱設備來執行，該加 熱設備將輻射直射到晶片表面上，從而允許晶片溫度快速改變。然 而，晶片的不同區域中的反射和吸收特性的變化可能導致整個晶片 上不均勻的溫度變化(例如，變化10。C或以上)。反射和吸收特性的變化可能是由於不同的因素引起的，諸如晶溫度變二可i改變整二晶片上的i雜;激活::;修復等，、並i可能因此導致閾值電壓、薄膜電阻、驅動電流、洩漏電流等的變化。 因此不均勻的溫度變化可能導致明顯的、依賴於位置的器件性能變化。最近開發的互補金屬氧化物半導體(CMOS)器件已經將外延生 長的矽鍺(eSiGe )結合到p型場效應電晶體的源極/漏極區域中以便 增強性能。因此，這些器件既包括具有矽鍺的p型場效應電晶體(pfet) 又包括具有單晶矽的n型場效應電晶體(nfet)。然而，矽鍺和單晶 矽的反射和吸收特性是不同的，並且可能導致性能差異(dispersion )。 具體地，eSiGe的反射率可以比單晶矽的反射率高出10%之多，從而導致性能差異高達20%。類似地，已經開發了混合取向(HOT)晶片，其絕緣體上矽(SOI) 部分具有一個增強 一種類型的場效應電晶體(例如pfet)性能的取向(例如110)，以及體矽部分具有一個增強另一種類型的場效應晶體 管(例如nfet)性能的不同取向(例如100)。然而，由於它們不同 的厚度，SOI部分和體矽部分具有不同的反射特性。具體地，SOI 部分的反射率可以比體矽部分的反射率高出15%之多，從而導致性 能差異高達30%。而且，隨著工藝持續改進，退火升溫(ramp)時間將持續縮短(例如，縮短為次秒級的升溫)，並且將伴隨這些更快的升溫時間 而來的是甚至對整個晶片的反射和吸收特性的變化更加敏感。發明內容鑑於上述，此處公開了半導體結構及形成該結構的相關方法的 實施方式，其使用具有變化的配置的虛擬填充結構來提供整個晶片 上均勻的反射率(即，均衡反射和吸收特性以保證反射和吸收特性 大致相等，等等)，以便保證在快速熱退火期間整個晶片上均勻的 溫度變化。 一種實施方式通過在整個晶片上分布包括不同半導體材 料的填充結構，使得在晶片的每個區域內，最好在晶片的每個子區 域內獲得在不同半導體材料之間大致相同的總體比例和密度，從而 獲得均勻的反射率。另一種實施方式通過在整個晶片上分布包含一 個或多個混合填充結構的填充結構，該混合填充結構具有可變的不 同半導體材料的比例，使得在晶片的每個區域內，最好在晶片的每度，從而獲得均勻的反射率。另一種實施方式通過在整個晶片上分 布包括具有不同厚度的半導體材料的填充結構，使得在晶片的每個 區域內，最好在晶片的每個子區域內獲得在不同厚度的半導體材料 之間大致相同的總體比例和密度，從而獲得均勻的反射率。更特別地，本發明的半導體結構的每種實施方式都包括具有多個區域的晶片，最後將從這些區域切割單個的晶片(die)。大體上，每個區域會包括集成電路，並且還會包括多個包含該集成電路的各種不同電路的子區域。這些電路中的每個電路都可以由第一類型器件(例如p型場效應電晶體(pfet))和第二類型器件(例如n型場效應電晶體(nfet) ) 二者構成。在結構的前兩種實施方式中，這兩種不同類型的器件可以包括具有不同的反射和吸收特性的不同材料。可以選擇這些不同的材料以得到最佳的場效應電晶體性能。也就是說，每個第一器件可以包 括具有第一反射率的第一材料(例如，在源極/漏極區域具有外延生長的矽鍺的pfet)。類似地，每個第二器件可以包括具有第二反射率 的第二材料(例如，在源極/漏極區域具有單晶矽的nfet)。所述結構的第一種實施方式包括填充結構(即，第一填充結構 和第二填充結構)。第一填充結構例如可以包括虛擬第一器件(即，非功能性器件，其以與第 一器件相同的方式構成使得其包括與第一 器件相同的第一材料(例如，矽鍺))。類似地，第二填充結構例 如可以包括虛擬第二器件(即，非功能性器件，其以與第二器件相 同的方式構成使得其包括與第二器件相同的第二材料(例如，單晶 矽))。為了實現整個晶片上均勻的反射率(即，均衡反射和吸收 特性以提供大致相等的反射和吸收特性，等等)，第一和第二填充 結構在晶片上逐個區域以及在每個區域中逐個子區域的分布可以根 據第一和第二器件的分布而變化。更具體地，當晶片的每個區域，最好是當每個區域中的任意給 定子區域具有在不同反射率的不同材料之間大致相同的總體比例和 密度時，可以獲得大致均勻的反射率。由於第一器件對第二器件的 比例以及它們在晶片的任意給定區域和/或在任意給定子區域內的位 置會隨著設計而變化，因此獲得均勻的反射率所必需的第 一 和第二 填充結構的分布(也即，數量和位置)也會變化。所述結構的第二種實施方式包括至少 一個混合填充結構。混合 填充結構包括預定比例的第一材料(例如，矽鍺)和第二材料(例如，單晶矽)。如前述實施方式，為了實現均勻的反射率(也即，預先確定填充結構在整個晶片上相對於第一器件和第二器件的分 布。更具體地，當晶片的每個區域，最好是當每個區域中的任意給密度時f'可以獲得二致均:的反:率:由於第一器二對第二器件的 比例以及它們在晶片的任意給定區域和/或在任意給定子區域內的位 置會隨著設計而變化，因此獲得均勻反射率所必需的填充結構(包 括至少 一 個具有預定的第 一 材料對第二材料比例的混合填充結構) 的分布(也即，數量和位置)也會逐個區域和逐個子區域地變化， 在那些區域或子區域中的任何混合填充結構中第一材料對第二材料 的比例也會變化。所述結構的第三種實施方式包括混合取向(HOT)晶片。HOT 晶片可以包括具有第一取向和第一厚度的第一部分(例如，具有110 取向的單晶矽)，以及具有第二取向和第二厚度的第二部分(例如， 具有100取向的單晶矽)。第一部分位於電介質層上(也即，絕緣 體上矽(SOI)部分)。第一部分和第二部分具有不同厚度的結果就 是，這兩部分之間的反射和吸收特性也變化。如前述實施方式，在 第三實施方式中，HOT晶片的每個區域包括集成電路，並且還包括 包含該集成電路的各種不同電路的多個子區域。這些電路的每個電 路都可以由第一類型器件(例如p型場效應電晶體(pfet))和第二 類型器件(例如n型場效應電晶體(nfet) ) 二者構成。然而，在此 實施方式中，不是包括不同的材料，而是這兩種不同類型的器件形 成在HOT晶片的不同矽部分中，因此具有相同半導體材料的不同晶 體取向以及不同厚度，從而具有不同的反射和吸收特性。該第三種實施方式也包括多個填充結構(也即，第一和第二填 充結構)。第一填充結構例如可以包括具有與第一器件相同的厚度 和相同的反射率的虛擬第一器件。類似地，第二填充結構例如可以包括具有與第二器件相同的厚度和相同的反射率的虛擬第二器件。 為了實現整個晶片上均勻的反射率(也即，均衡反射和吸收特性以 提供大致相等的反射和吸收特性，等等)，第一和第二填充結構在和第二器件的分布而變化。更具體地，當晶片的每個區域，最好是當每個區域中的任意給 定子區域具有在不同厚度(從而不同反射率)的材料之間大致相同 的總體比例和密度時，可以獲得大致均勻的反射率。由於第一器件 對第二器件的比例以及它們在晶片的任意給定區域和/或在任意給定子區域內的位置會隨著設計而變化，因此獲得均勻反射率所必需的 第一和第二填充結構的分布(也即，數量和位置)也會變化。同時公開了形成上述結構的方法。在該方法的第 一 實施方式中，提供晶片和將要形成在該晶片上 的集成電路設計。該集成電路設計可以包括多個電路，這些電路將 具有第一反射率的第一材料(例如，外延生長的矽鍺)的第一類型器件(例如，p型場效應電晶體(pfet))和具有第二反射率的第二 材料(例如，單晶矽)的第二類型器件(例如，n型場效應電晶體(nfet)) 相結合。基於該集成電路設計，將形成該電路的第一和第二器件映 射到晶片上。然後，基於第一和第二器件的此映射，預先確定填充 結構(也即第一和第二填充結構)在晶片上逐個區域以及在每個區 域中逐個子區域的分布，使得整個晶片上的反射率將大致均勻。更具體地，通過分布填充結構使得晶片的每個區域，最好是每的總體比例和密度，從而可以獲得大致均勻的反射率(也即，均衡 的反射和吸收特性，大致相等的反射和吸收特性，等等)。由於第 一器件對第二器件的比例以及它們在晶片的任意給定區域內和/或在 任意給定子區域內的位置會隨著設計而變化，因此獲得均勻反射率 所必需的第一和第二填充結構的分布(也即，數量和位置)也會變 化。一旦映射了電路並且預先確定了填充結構的位置和數量，第一 和第二器件以及第一和第二填充結構就同時形成在晶片上。此外， 當形成了第 一 器件，第 一填充結構例如可以通過形成虛擬第 一 器件 (也即非功能性器件)來形成，該虛擬第一器件以與第一器件相同 的方式構成使得其包括與第一器件相同的第一材料。類似地，當形 成了第二器件，第二填充結構例如可以通過形成虛擬第二器件(也即非功能性器件)來形成，該虛擬第二器件以與第二器件相同的方 式構成使得其包括與第二器件相同的第二材料。類似地，方法的第二實施方式包括提供晶片和將要形成在該晶 片上的集成電路設計。該集成電路設計可以包括多個電路，這些電 路將具有第一反射率的第一材料(例如，外延生長的矽鍺)的第一類型器件(例如，p型場效應電晶體(pfet))和具有第二反射率的 第二材料(例如，單晶矽)的第二類型器件(例如，n型場效應電晶體(nfet))相結合。基於該集成電路設計，將形成各種電路的第一 器件和第二器件映射到晶片上。然後，基於第一和第二器件的此映射，預先確定填充結構在晶 片上逐個區域和在每個區域中逐個子區域的組成以及分布，使得整 個晶片上的反射率將是大致均勻的。填充結構可以包括包含第 一材 料的第一填充結構、包含第二材料的第二填充結構和/或包含這兩種 材料的一個或多個混合填充結構。因此，確定填充結構的組成和分 布包括確定第一填充結構的分布(也即，數量和位置)、確定第二 填充結構的分布(也即，數量和位置)以及確定具有不同的預定的 第一材料對第二材料比例的不同混合填充結構的分布(也即，數量 和位置)。更具體地，為了實現大致均勻的反射率(也即，均衡反射和吸收特性，大致相等的反射吸收特性，等等)，預先確定填充結構(包括具有預定的第一材料對第二材料比例的混合填充結構)在整個晶片上相對於第一和第二器件的分布，使得晶片的每個區域，最好是formula see original document page 13相同的總體比例和密度。由於第 一 器件對第二器件的比例以及它們 在晶片的任意給定區域和/或任意給定子區域內的位置會隨著設計而 變化，因此獲得均勻反射率所必需的填充結構(包括任何混合填充 結構)的分布(也即，數量和位置)將逐個區域以及逐個子區域地 變化。一旦映射了電路並且一旦預先確定了不同填充結構的配置以及 它們各自的位置和數量，第一和第二器件以及填充結構(包括任何 混合填充結構)就可以同時形成在晶片上。方法的第三實施方式包括提供混合取向(HOT)晶片。HOT晶 片可以使用傳統工藝技術來形成，使得第一部分包括對pfet性能最 優的110取向單晶矽，以及第二部分包括對nfet性能最優的100取 向單晶矽。由於形成第一和第二部分所使用的工藝，第一和第二部 分會具有不同的厚度。因而，第一和第二部分會具有不同的反射和 吸收特性(也即，分別具有第一反射率和第二反射率)。還提供將要形成在晶片上的集成電路設計。該集成電路設計可 以將第一類型器件(例如，p型場效應電晶體(pfet))和第二類型 器件(例如，n型場效應電晶體(nfet))相結合。基於此集成電路 設計和HOT晶片的配置，第一器件和第二器件被映射到晶片上。具 體地，映射第 一器件和第二器件使得它們分別形成在第 一部分和第 二部分中以保證最優的性能。例如，如果第一矽部分是110取向並 且第一器件是pfet，則第一器件將形成在該第一部分中以保證最優的 性能。類似地，如果第二矽部分是100取向並且第二器件是nfet,則 第二器件將形成在該第二部分中以保證最優的性能。然後，基於第一和第二器件的此映射，預先確定填充結構(也 即，第一和第二填充結構)在晶片上逐個區域和在每個區域中逐個 子區域的分布(也即，數量和位置)，使得整個晶片上的反射率將 是大致均勻的(也即，使得反射和吸收特性將被均衡，等等)。更 具體地，當晶片的每個區域，最好是當每個區域內的任意給定子區 域具有在具有第一厚度和第一反射率的半導體材料與具有第二厚度和第二反射率的半導體材料之間大致相同的總體比例和密度時，可 以獲得大致均勻的反射率。由於第 一 器件對第二器件的比例以及它 們在晶片的任意給定區域和/或任意給定子區域內的位置會隨著設計 而變化，因此獲得均勻反射率所必需的第 一 和第二填充結構的分布 (也即，數量和位置)也會變化。一旦映射了電路並且預先確定了填充結構的位置和數量，第一 和第二器件以及第 一和第二填充結構就可以同時形成在晶片上。第一和第二器件例如可以使用傳統工藝技術來形成，以便在同一 HOT 晶片上形成位於具有第一取向(例如110)矽的第一部分中的pfet 和位於具有第二取向(例如100)矽的第二部分中的nfet。此外，當 形成了第 一器件，第 一填充結構例如可以通過形成包括具有相同厚 度的相同取向矽的虛擬第一器件(也即非功能性器件)來形成。類 似地，當形成了第二器件，第二填充結構例如可以通過形成包括具 有相同厚度的相同取向矽的虛擬第二器件(也即非功能性器件)來 形成。當結合下面的描述和附圖考慮時，將更好地認識到和理解本發 明實施方式的這些和其他方面。然而應當理解，下面的描述儘管指 示了本發明的優選實施方式及其多個特定細節，但其是作為示例而 不是限制給出的。在不偏離本發明精神的情況下在本發明的實施方 式的範圍內可以做出多種變化和修改，並且本發明的實施方式包括 所有這種修改。


從下面參考附圖的詳細描述，將更好地理解本發明的實施方式， 其中圖1是示出了示例性晶片的示意圖；圖2是示出了示例性集成電路的示意圖；圖3是示出了結合到晶片結構中的填充結構的示意圖；圖4是示出了本發明的結構的實施方式的示意圖；圖5是示出了本發明的結構的另一實施方式的示意圖； 圖6是示出了本發明的結構的又一實施方式的示意圖； 圖7是示出了示例性混合取向(HOT)晶片的示意圖； 圖8是示出了本發明的方法的實施方式的流程圖； 圖9是示出了本發明的方法的另一實施方式的流程圖； 圖IO是示出了本發明的方法的又一實施方式的流程圖；以及 圖11是示出了在半導體設計、製造和/或設置中使用的設計過程 的流程圖。
具體實施方式
參照在下面的描述中所詳細描述的並在附圖中所示出的非限制 性實施方式，對本發明的實施方式和各種特徵及其優點進行更全面 地說明。應當注意，附圖中示出的特徵不是必需按比例繪製的。省 略了對公知的組件和工藝技術的描述以免不必要地模糊本發明的實 施方式。此處所用的示例，其目的僅在於幫助理解本發明的實施方 式可以實踐的方式以及進 一 步使得本領域技術人員能夠實施本發明 的實施方式。因此，這些示例不應當解釋為對本發明實施方式的範 圍的限制。如上所述，反射和吸收特性的變化可能是由於不同的因素引起 的，諸如晶片的不同區域中的不同的材料和/或不同的材料厚度。這 些不均勻的溫度變化可以改變整個晶片上的摻雜劑激活、損害修復 等，並且可以因此導致閾值電壓、薄膜電阻、驅動電流、洩漏電流 等的變化。因此不均勻的溫度變化可以導致明顯的、依賴於位置的 器件性能變化。最近開發的互補金屬氧化物半導體(CMOS)器件已經將外延生 長的矽鍺(eSiGe )結合到p型場效應電晶體的源極/漏極區域中以便 增強性能。因此，這些器件既包括具有矽鍺的pfet又包括具有單晶 矽的n型場效應電晶體(nfet)。然而，矽鍺和單晶矽的反射和吸收 特性是不同的，並且可以導致性能差異。具體地，eSiGe的反射率可以比單晶矽的反射率高出10%之多，從而導致性能差異高達20°/0。 類似地，已經開發了混合取向(HOT)晶片，其絕緣體上矽(SOI) 部分具有一個增強一種類型的場效應電晶體(例如pfet)性能的取向 (例如110),以及體矽部分具有一個增強另一種類型的場效應晶體 管(例如nfet)性能的不同取向(例如IOO)。然而，由於它們不同 的厚度，SOI部分和體矽部分具有不同的反射特性。具體地，SOI 部分的反射率可以比體矽部分的反射率高出15%之多，從而導致性 能差異高達30%。而且，隨著工藝持續改進，退火升溫時間將持續 縮短(例如，縮短為次秒級的升溫)，並且將伴隨這些更快的升溫 時間而來的是甚至對整個晶片的反射和吸收特性的變化更加敏感。 因此，本領域需要一種保證在快速熱退火工藝期間整個晶片上均勻 的溫度變化的半導體晶片結構以及相關技術。鑑於上述，此處公開了半導體結構的實施方式及形成該結構的 相關方法，其使用具有變化的配置的虛擬填充結構來提供整個晶片 上均勻的反射率(即，均衡反射和吸收特性以提供大致相等的反射 和吸收特性，等等)，以便保證在快速熱退火期間整個晶片上均勻 的溫度變化。 一種實施方式通過在整個晶片上分布包括不同半導體 材料的填充結構，使得在晶片的每個區域內，最好在晶片的每個子 區域內獲得在不同半導體材料之間大致相同的總體比例和密度，從 而獲得均勻的反射率。另 一種實施方式通過在整個晶片上分布包含 一個或多個混合填充結構的填充結構，該混合填充結構具有可變的 不同半導體材料的比例，使得在晶片的每個區域內，最好在晶片的 每個子區域內獲得在不同半導體材料之間大致相同的總體比例和密 度，從而獲得均勻的反射率。還一種實施方式通過在整個晶片上分 布包括具有不同厚度的半導體材料的填充結構，使得在晶片的每個 區域內，最好在晶片的每個子區域內獲得在不同厚度的半導體材料 之間大致相同的總體比例和密度，從而獲得均勻的反射率。更具體地，參考圖i，本發明的半導體結構的每種實施方式包括具有多個區域110的晶片100，最後將從這些區域切割單個的晶片。這些區域101例如可以淨皮劃片線150分隔。圖2示出了如圖1所示的晶片結構的區域210的分解視圖。通 常，每個區域會包括集成電路，並且還會包括包含該集成電路的各 種不同電路(例如，靜態隨機訪問存儲器(SRAM)、邏輯電路等) 的多個子區域(例如，211、 212)。這些電路中的每個可以由單獨 的器件構成，例如結合了第 一 類型器件2 01 (例如p型場效應電晶體(pfet))和第二類型器件202 (例如n型場效應電晶體(nfet)) 的互補金屬氧化物半導體(CMOS)器件。圖3示出了如圖1所示的晶片結構的區域310的分解視圖。在 過去，虛擬填充結構300已經被結合到晶片中和各種電路(也即， 第一器件301和第二器件302周圍)中以便在整個晶片上均勻分布 器件密度，從而減小整個晶片上不同位置處形成的結構的坡縱剖面(slope profile)和蝕刻偏差的變化(例如，如在2001年7月17日 授予Plat等人的美國專利No.6，262，435中所描述，通過參考將其並 入於此)。這些虛擬填充結構300通常全部是相同的類型(也即， 由相同的材料構成，具有相同的厚度並且以相同的方式配置)。相反，本發明的實施方式使用多個具有可變化的不同材料、厚 度和/或配置的不同虛擬填充結構，不僅在整個晶片上均勻分布器件 密度，而且均勻分布反射和吸收特性，從而保證在快速熱退火處理 期間均勻的溫度變化。參考圖4和圖5,在結構的前兩種實施方式中，這兩種不同類型 的器件(例如圖4的401-402和圖5的501-502 )可以包括具有不同 的反射和吸收特性的不同材料。可以選擇這些不同的材料以得到最 佳的場效應電晶體性能。更具體地，第一器件401、 501的每個可以 包括具有第一反射率的第一材料(例如，在源極/漏極區域中具有外 延生長的矽鍺的pfet)。類似地，第二器件402、 502的每個可以包 括具有第二反射率的第二材料(例如，在源極/漏極區域中具有單晶 矽的nfet)。圖4示出了如圖1的晶片結構的兩個相鄰區域410、 420的分解視圖。在此第一實施方式中，填充結構450可以包括第一填充結構 451和第二填充結構452 二者。該第一填充結構451例如可以包括虛 擬第一器件(即，非功能性器件，其以與第一器件401相同的方式 構成，使得其包括與第一器件401相同的第一材料(例如，矽鍺))。 類似地，該第二填充結構452例如可以包括虛擬第二器件(即，非 功能性器件，其以與第二器件402相同的方式構成，使得其包括與 第二器件402相同的第二材料(例如，單晶矽))。為了實現整個晶片上均勻的反射率(即，均衡反射和吸收特性 以提供大致相等的反射和吸收特性，等等)，第一和第二填充結構以根據第一和第二器件401、 402的分布而變化。更具體地，當晶片 的每個區域410、 420，最好是當每個區域中的任意給定子區域(例 如，區域410的子區域411-412，區域420的子區域421-422,等)可以獲得大致均勻的反射率。也即，每個區域410、 420,最好是每 個子區域具有在第一器件和第一填充結構中的第一材料的表面積總 和與在第二器件和第二填充結構中的第二材料的表面積總和之間大 致相同的總體比例。此相同的總體比例可以是預先確定的，例如可 以基於晶片上所有第一器件401與晶片上所有第二器件402的比例 來確定。因此，僅用於示例性的目的，如果晶片設計包括一百個第一器 件和三百個第二器件，則對於每個區域410、 420,預先確定的第一 材料與第二材料的比例可以大致為1: 3。然而，由於第一器件與第 二器件的比例以及它們在晶片的任意給定區域和/或在任意給定子區 域內的位置會隨著設計而變化，因此獲得均勻的反射率所必需的第 一和第二填充結構451、 452的分布(也即，數量和位置)也會變化。例如，區域410和420的每個都示出了大致為1: 3的第一材料 與第二材料的比例(也即，在第一器件和第一填充結構中的第一材 料的表面積總和與在第二器件和第二填充結構中的第二材料的表面積總和之間的比例)。然而，因為區域410的子區域411-412中以及 區域420的子區域421-422中的電i 各是不同的(也即，它們包含不同 數量和/或配置的第一和第二器件401、 402),所以第一和第二填充 結構451、 452的分布在區域410和420之間不同。另外，因為不同 子區域具有不同的第 一器件與第二器件的比例，所以第 一和第二填 充結構451、 452的分布在不同的子區域之間也不同。圖5示出了如圖1的晶片結構的兩個相鄰區域510、 520的分解 視圖。在此第二實施方式中， 一個、 一些或所有的填充結構可以包 括混合填充結構550。混合填充結構550是既包括第一材料(例如矽 鍺)又包括第二材料(例如單晶矽)的填充結構。為了實現均勻的 反射率(也即，均衡反射和吸收特性以提供大致相等的反射和吸收 特性，等等)，預先確定填充結構(包括具有第一材料的第一填充 結構556、具有第二材料的第二填充結構557和/或一個或多個混合 結構550 )在整個晶片上相對於第一和第二器件501、 502的分布。更具體地，當晶片的每個區域510、 520,最好是當每個區域中 的任意給定子區域(例如，區域510的子區域511-513，區域520的 子區域521-523,等等)具有在不同反射率的不同材料之間大致相同 的總體比例和密度時，可以獲得大致均勻的反射率。也即，每個區 域510、 520,最好是每個子區域可以具有在第一器件501中的第一 材料的表面積、在任何第一填充結構556中的第一材料的表面積以 及在任何混合填充結構550中的第一材料的表面積的總和與在第二 器件502中的第二材料的表面積、在任何第二填充結構557的第二 材料的表面積以及在任何混合填充結構550中的第二材料的表面積 的總和之間大致相同的總體比例。如前述實施方式，此相同的總體 比例可以是預先確定的，例如可以基於晶片上所有第一器件501與 晶片上所有第二器件502的比例來確定。因此，僅用於示例性的目的，如果晶片設計包括一百個第一器 件和三百個第二器件，則對於每個區域510、 520,預先確定的第一 材料與第二材料的比例可以大致為1: 3。然而，由於第一器件與第二器件的比例以及它們在晶片的任意給定區域和/或在任意給定子區 域內的位置會隨著設計而變化，因此獲得均勻的反射率所必需的包括任何混合填充結構550的填充結構的分布(也即，數量和位置) 也會逐個區域和逐個子區域地變化，在任何混合填充結構550中第 一材料對第二材料的比例也會變化。例如，區域510和520的每個都示出了大致為1: 3的第一材料 與第二材料的比例(也即，在第一器件501、任何第一虛擬器件556 和任何混合填充結構550中的第一材料的表面積總和與在第二器件 502、任何第二虛擬器件557和任何混合填充結構550中的第二材料 的表面積總和之間的比例)。然而，因為區域510的子區域511-512 中以及區域520的子區域521-522中的電路是不同的(也即，它們包 含不同數量和/或配置的第一和第二器件501、 502),所以填充結構 556、 557和550的分布以及在任何混合填充結構550中的第一材料 與第二材料的比例可以不同。也就是說，第一填充結構556、第二填 充結構557和/或一個或多個具有不同的第一材料與第二材料比例的 混合填充結構550 (例如，見混合填充結構551-552 )可以形成在晶 片上以保證均勻的反射率。例如，在較低密度子區域中(例如，區域510的子區域513以 及區域520的子區域523 )或者在已經顯示出預先確定的第一材料與 第二材料的比例的子區域中(例如，區域520的子區域511 )，可以 使用具有與用於每個區域的預定比例(例如1: 3)相同的第一材料 與第二材料比例的第一混合填充結構551和/或具有相同的預定比例 的第一和第二虛擬器件556、 557。然而，在第一器件與第二器件的 比例大於或者小於用於每個區域的預定比例的子區域中，可以使用 附加的混合填充結構(例如552-553 )和/或具有不同比例的第一與 第二虛擬器件556、 557。例如，在區域510的子區域512中，可以 通過第二混合填充結構552來均衡較高的第一與第二器件的比例， 該第二混合填充結構552相對於第一混合填充結構551按比例具有 更多數量的第二材料。可選地，在區域520的子區域521-522中，可以通過第三混合填充結構5 5 3來均衡較低的第 一 與第二器件的比例， 該第三混合填充結構553相對於第一混合填充結構551按比例具有 更少數量的第二材料。圖6示出了如圖1的晶片結構的兩個相鄰區域610、 620的分解 視圖。在此結構的第三實施方式中，晶片100特別地包括混合取向 (HOT)晶片。如圖7所示，HOT晶片包括多個具有不同取向的半 導體材料的部分(也即，第一和第二部分751、 752 )，這些部分通 過電介質層780和絕緣結構790相互絕緣。也就是說，HOT晶片可 以包括具有第 一取向的第 一部分751 (例如，具有110取向的單晶矽) 以及具有第二取向的第二部分752(例如，具有100取向的單晶矽)。 第一部分751位於電介質層780上(也即，絕緣體上矽(SOI)部分)。 第二部分752與第一部分751相鄰並且通過絕緣結構790與其隔離。 第二部分752 (也即，體矽部分)進一步延伸入電介質層780和/或 穿過電介質780到達半導體村底。因而，第一和第二部分751-752 具有不同的取向和不同的厚度(例如，厚度分別為761和762) 。 SOI 部分和體矽部分的不同厚度的結果就是，這些部分751 -752之間的反 射和吸收特性也變化(也即，第一部分751具有第一反射率，第二 部分752具有第二反射率)。結合地參考圖6和圖7，如前述實施方式，晶片的每個區域(例 如610、 620)包括集成電路。通常，每個區域610、 620會包括集成 電路，並且進一步地會包括包含該集成電路的各種不同電路(例如， 靜態隨機訪問存儲器(SRAM)、邏輯電路等)的多個子區域(例如 區域610的611-612,區域620的621-622,等等)。這些電路中的 每個可以由單獨的器件構成，例如結合了第一類型器件601 (例如p 型場效應電晶體(pfet))和第二類型器件602 (例如n型場效應晶 體管(nfet))的互補金屬氧化物半導體(CMOS)器件。然而，在 此實施方式中，不是包括不同的材料，而是這兩種不同類型的器件 601、 602形成在HOT晶片的不同矽部分中，因此具有相同半導體材 料的不同晶體取向以及不同厚度，從而具有不同的反射和吸收特性。例如，第一器件601可以形成在HOT晶片的第一部分751中，其可 以具有第一厚度761並且可以包括具有110取向矽以得到最佳性能 的pfet,第二器件602可以形成在第二部分752中，其可以具有第二 厚度762並且可以包括具有IOO取向矽以得到最佳性能的nfet。如前述實施方式，晶片的每個區域610、 620也可以包括位於集 成電路的第一和第二器件601、 602相鄰位置處的多個填充結構650。 在此實施方式中，填充結構650既可以包括第一填充結構651又可 以包括第二填充結構652。該第一填充結構651例如可以包括虛擬第 一器件(也即，非功能性器件，其以與第一器件相同的方式形成在 HOT晶片的第一部分751中，使得它們具有相同的厚度761，從而 具有與第一器件601相同的反射率)。類似地，第二填充結構652 例如可以包括虛擬第二器件(也即，非功能性器件，其以與第二器 件602相同的方式形成在HOT晶片的第二部分752中，使得它們具 有相同的厚度762，從而具有與第二器件602相同的反射率)。為了實現整個晶片上均勻的反射率(即，均衡反射和吸收特性 以提供大致相等的反射和吸收特性，等等)，第一和第二填充結構 651、 652在晶片上逐個區域以及在每個區域中逐個子區域的分布可 以根據第一和第二器件601、 602的分布而變化。更具體地，當晶片 的每個區域610、 620,最好是當每個區域中的任意給定子區域(例 如，區域610的子區域611-612,區域620的子區域621-622,等) 具有在不同厚度(因而不同反射率)的材料之間大致相同的總體比 例和密度時，可以獲得大致均勻的反射率。也即，每個區域610、 620， 最好是每個子區域具有在第一器件601和第一填充結構651中的具 有第一厚度761的半導體材料的表面積總和與在第二器件602和第 二填充結構652中的具有第二厚度762的半導體材料的表面積總和 之間大致相同的總體比例。此相同的總體比例可以是預先確定的， 例如可以基於晶片上所有第一器件601與晶片上所有第二器件602 的比例來確定。因此，僅用於示例性的目的，如果晶片設計包括一 百個第一器件和三百個第二器件，則對於每個區域610、 620,預先確定的第一材料與第二材料的比例可以大致為1: 3。然而，由於第 一器件與第二器件的比例以及它們在晶片的任意給定區域和/或在任 意給定子區域內的位置會隨著設計而變化，因此獲得均勻的反射率 所必需的第一和第二填充結構651、 652的分布(也即，數量和位置) 也會變化。例如，區域610和620的每個都示出了大致為1: 3的具有第一 厚度的半導體材料與具有第二厚度的半導體材料的比例(也即，在 第一器件601和第一填充結構651中具有第一厚度761的半導體材 料的表面積總和與在第二器件602和第二填充結構652中具有第二 厚度762的半導體材料的表面積總和之間的比例)。然而，因為區 域610的子區域611-612中以及區域620的子區域621-622中的電路 是不同的(也即，它們包含不同數量和/或配置的第一和第二器件 601、 602)，所以第一和第二填充結構651、 652的分布在區域610 和620之間不同。另外，因為不同子區域具有不同的第一器件與第 二器件的比例，所以第一和第二填充結構651、 652的分布在不同的 子區域之間也不同。還公開了形成上述結構的方法。結合圖4參考圖8，在本發明方法的一個實施方式中，提供晶片 和用於將要形成在該晶片上的集成電路的設計(802-804)。該集成電路設計可以包括多個電路(例如，靜態隨機訪問存儲 器(SRAM)和邏輯電路)，並且該多個電路中的每個例如可以包括 將具有第一反射率的第一材料(例如，外延生長矽鍺)的第一類型 器件401 (例如，p型場效應電晶體(pfet))和具有第二反射率的 第二材料(例如，單晶矽)的第二類型器件402 (例如，n型場效應 電晶體(nfet))相結合的互補金屬氧化物半導體(CMOS)器件 (806-篇)c基於該集成電路設計，將形成該電路的第一器件401和第二器 件402被映射到晶片上(810)。然後，基於第一和第二器件401-402 的此映射，預先確定填充結構450 (也即第一和第二填充結構451、整個晶片上的反射率將大致均勻(也即，使得反射和吸收特性均衡，從而反射和吸收特性大致相等，等等)(812)。更具體地，通過分布填充結構450以使得晶片的每個區域410、 420，最好是每個區域內的每個子區域(例如，區域410的子區域 411-412,區域420的子區域421-422，等)具有在不同反射率的不 同材料之間大致相等的總體比例和密度，從而可以獲得大致均勻的 反射率(814)。也就是說，預先確定填充結構451和452的分布以 使得每個區域410、 420,最好是每個子區域具有在第一器件401和 第一填充結構451中的第一材料的表面積總和與在第二器件402和 第二填充結構452中的第二材料的表面積總和之間大致相等的總體 比例。此相同的總體比例可以是預先確定的，例如可以基於晶片上 所有第一器件401與晶片上所有第二器件402的比例來確定。因此， 僅用於示例性的目的，如果晶片設計包括一百個第一器件和三百個 第二器件，則對於每個區域410、 420,預先確定的第一材料與第二 材料的比例可以大致為1: 3。然而，由於第一器件與第二器件的比 例以及它們在晶片的任意給定區域和/或在任意給定子區域內的位置 會隨著設計而變化，因此荻得均勻的反射率所必需的第 一 和第二填 充結構451、 452的分布(也即，數量和位置)也會變化。一旦映射了電路並且預先確定了填充結構450的位置和數量， 第一和第二器件401、 402以及第一和第二填充結構451-452就同時 形成在晶片上(818)。第一和第二器件401、 402例如可以使用傳 統工藝技術來形成，以便在同 一 晶片上形成具有外延生長矽鍺的源 極和漏極區域的pfet以及具有單晶矽源極和漏極區域的nfet。此外， 當形成了第一器件401,第一填充結構451例如可以通過形成虛擬第 一器件(也即非功能性器件)來形成，該虛擬第一器件以與第一器 件相同的方式構成，以使得其包括與第一器件相同的第一材料(例 如，外延生長的矽鍺源極/漏極區域)(820 )。類似地，當形成了第 二器件402,第二填充結構452例如可以通過形成虛擬第二器件(也即非功能性器件)來形成，該虛擬第二器件以與第二器件相同的方 式構成，以使得其包括與第二器件相同的第二材料(例如，單晶矽)(822 )。結合圖5參考圖9，類似地，方法的另一種實施方式包括提供晶 片和用於將要形成在該晶片上的集成電路的設計(902-904)。該集 成電路設計可以包括多個電路(例如，靜態隨機訪問存儲器(SRAM ) 和邏輯電路)，並且該多個電路中的每個例如可以包括將具有第一 反射率的第一材料(例如，外延生長矽鍺)的第一類型器件501 (例 如，p型場效應電晶體(pfet))和具有第二反射率的第二材料(例 如，單晶矽)的第二類型器件502 (例如，n型場效應電晶體(nfet)) 相結合的互補金屬氧化物半導體(CMOS)器件(906-908 )。基於該集成電路設計，將形成各種電路的第一器件501和第二 器件502被映射到晶片上(910 )。然後，基於第 一和第二器件501-502 的此映射，預先確定在晶片上逐個區域以及在每個區域中逐個子區 域的填充結構的組成和分布(也即，數量和位置)，使得整個晶片 上的反射率將大致均勻(也即，使得反射和吸收特性均衡，從而反 射和吸收特性大致相等，等等)(912-916)。該填充結構可以包括 具有第一材料的第一填充結構556、具有第二材料的第二填充結構 557和/或具有這兩種材料的一個或多個混合填充結構550。因此，確 定填充結構的組成和分布包括確定第一填充結構的分布(也即，數 量和位置)、確定第二填充結構的分布(也即，數量和位置)以及 確定具有不同的預定的第 一材料與第二材料比例的不同混合填充結 構(例如，見混合填充結構551-553 )的分布(也即，數量和位置)。更具體地，為了實現大致均勾的反射率，預先確定填充結構(包 括任何混合填充結構550)相對於第一和第二器件501、 502的配置 和分布，使得晶片的每個區域510、 520，最好是每個區域內的每個 子區域(例如，區域510的子區域511-513,區域520的子區域比例和密度。也就是說，預先確定填充結構的配置和分布以使得每個區域510、 520，最好是每個子區域將具有在第一器件501的第一 材料的表面積、在任何第一填充結構556中的第一材料的表面積和 在任何混合填充結構550中的第一材料的表面積總和與在第二器件 502的第二材料的表面積、在任何第二填充結構557中的第二材料的 表面積和在任何混合填充結構550中的第二材料的表面積總和之間 大致相等的總體比例。如前述實施方式，此相同的總體比例可以是預先確定的，例如 可以基於晶片上所有第一器件501與晶片上所有第二器件502的比 例來確定。因此，僅用於示例性的目的，如果晶片設計包括一百個 第一器件和三百個第二器件，則對於每個區域510、 520,預先確定 的第一材料與第二材料的比例可以大致為1: 3。然而，由於第一器 件與第二器件的比例以及它們在晶片的任意給定區域和/或在任意給定子區域內的位置會隨著設計而變化，因此獲得均勻的反射率所必 需的填充結構的分布(也即，包括任何混合填充結構550的填充結 構的數量和位置)也會逐個區域以及逐個子區域地變化，混合結構 550內的第一材料與第二材料的比例也會變化。例如，區域510和520的每個都示出了大致為1: 3的第一材料 與第二材料的比例(也即，在第一器件501中的第一材料的表面積、 在任何第一虛擬器件556中的第一材料的表面積和在任何混合填充 結構550中的第一材料的表面積總和與在第二器件502的第二材料 的表面積、在任何第二虛擬器件557中的第二材料的表面積和在任 何混合填充結構550中的第二材料的表面積總和之間的比例)。然 而，因為區域510的子區域511-512中以及區域520的子區域521-522 中的電路是不同的(也即，它們包含不同數量和/或配置的第一和第 二器件501、 502 ),所以包括任何混合填充結構550的填充結構的 分布以及在任何混合填充結構550中的第一材料與第二材料的比例 可以變化。例如，在較低密度子區域中(例如，區域510的子區域513以 及區域520的子區域523 )或者在已經顯示出預先確定的第一材料與第二材料的比例的子區域中(例如，區域520的子區域511 )，可以 形成包括具有與用於每個區域的預定比例(例如1: 3)相同的第一 材料與第二材料比例的第一混合填充結構551和/或具有相同的預定比例的第一和第二填充結構556、 557。然而，在第一器件與第二器 件的比例大於或者小於用於每個區域的預定比例的子區域中，可以 使用附加的混合填充結構(例如552-553 )、第一填充結構556和/ 或第二填充結構557。例如，在區域510的子區域512中，可以通過 第二混合填充結構552來均衡較高的第一與第二器件的比例，該第 二混合填充結構552相對於第一混合填充結構551按比例具有更多 數量的第二材料。可選地，在區域520的子區域521-522中，可以通 過第三混合填充結構553來均衡較低的第一與第二器件的比例，該 第三混合填充結構553相對於第一混合填充結構551按比例具有更 少數量的第二材料。一旦映射了電路並且預先確定了包括任何混合填充結構 551-553的填充結構的位置和數量，第一和第二器件501、 502以及 混合填充結構551-553就可以同時形成在晶片上(918)。如前述實 施方式，第一和第二器件601、 602例如可以使用傳統工藝技術來形 成，以便在同 一 晶片上形成具有外延生長矽鍺的源極和漏極區域的 pfet以及具有單晶矽源極和漏極區域的nfet。在混合結構550上，只 有該結構的部分被替換為外延生長的矽鍺。結合圖6和圖7參考圖10,本方法的又一實施方式包括提供混 合取向(HOT)晶片和用於將要形成在該晶片上的集成電路的設計 (1001-1006)。具體地，參考圖7， HOT晶片例如可以通過在半導體襯底700 上沉積電介質層780和在電介質層上沉積半導體層來形成。應當選 擇半導體層以使得其具有與半導體襯底不同的晶體取向。可以對溝 槽進行構圖以將其形成到半導體和電介質層中下至半導體襯底，因 而形成具有第一取向的半導體材料部分(例如，第一部分751)。然有與襯底相同的取向，從而形成附加的具有第二取向的半導體材料部分(例如，第二部分752 )。第一部分751例如可以包括對pfet 性能最優的110取向單晶矽，以及第二部分752可以例如包括對nfet 性能最優的100取向單晶矽。由於形成第一和第二部分751、 752所 使用的工藝，它們將具有不同的厚度。也就是說，具有第一晶體取 向的半導體材料的第一部分751的第一厚度761將小於具有第二晶 體取向的半導體材料的第二部分752的第二厚度762。從而，第一和 第二部分751、 752將具有不同的反射和吸收特性(也即，分別具有 第一反射率和第二反射率)(1001-1003 )。集成電路設計可以包括多個電路(例如，靜態隨機訪問存儲器 (SRAM)和邏輯電路)，並且該多個電路中的每個例如可以包括將 第一類型器件601 (例如，p型場效應電晶體(pfet))和第二類型 器件602 (例如，n型場效應電晶體(nfet))相結合的互補金屬氧 化物半導體(CMOS)器件(904-906,參見圖2)。基於該集成電路設計和HOT晶片的配置，第一器件601和第二 器件602被映射到晶片上(1008 )。具體地，映射第一和第二器件 601、 602以使得它們將分別形成在第一和第二部分751、 752中，以 保證最優性能(1009-1010)。例如，如果第一矽部分751是110取 向並且第一器件601是pfet，則第一器件601將形成在第一部分751 中以保證最優性能(1009)。類似地，如果第二矽部分752是100 取向並且第二器件602是nfet，則第二器件602將形成在第二部分 752中以保證最優性能(1010)。然後，基於第一和第二器件601-602的此映射，預先確定填充結 構650 (也即，第一和第二填充結構651、 652)在晶片上逐個區域 以及在每個區域中逐個子區域的分布(也即，數量和位置)，使得 整個晶片上的反射率將大致均勻(也即，使得反射和吸收特性均衡， 從而反射和吸收特性大致相等，等等)(1012)。更具體地，當晶 片的每個區域610、 620，最好是當每個區域內的任何給定子區域(例 如，區域610的子區域611-612，區域620的子區域621-622,等)具有在第一厚度和第一反射率的半導體材料與第二厚度和第二反射 率的半導體材料之間大致相同的總體比例和密度時，可以獲得大致均勻的反射率(1014)。也即，預先確定填充結構651和652的分 布，使得每個區域610、 620，最好是每個子區域具有在第一器件601 和第一填充結構651中的具有第一厚度761的半導體材料的表面積 總和與在第二器件602和第二填充結構652中的具有第二厚度762 的半導體材料的表面積總和之間大致相同的總體比例。此相同的總 體比例可以是預先確定的，例如可以基於晶片上所有第一器件601 與晶片上所有第二器件602的比例來確定。因此，僅用於示例性的 目的，如果晶片設計包括一百個第一器件和三百個第二器件，則對 於每個區域610、 620,預先確定的比例可以大致為1: 3。然而，由 於第一器件與第二器件的比例以及它們在晶片的任意給定區域和/或 在任意給定子區域內的位置會隨著設計而變化，因此獲得均勻的反 射率所必需的第一和第二填充結構651、 652的分布(也即，數量和 位置)也會變化。一旦映射了電路並且預先確定了填充結構650的位置和數量， 第一和第二器件601、 602以及第一和第二填充結構651-652就可以 同時形成在晶片上(1018)。第一和第二器件601、 602例如可以使 用傳統工藝技術來形成，以便在同一 HOT晶片上形成位於具有第一 取向(例如110)矽的第一部分中的pfet和位於具有第二取向(例如 100)矽的第二部分中的nfet。此外，當形成了第一器件601，第一 填充結構651例如可以通過形成虛擬第一器件(也即非功能性器件) 來形成，該虛擬第一器件以與第一器件601相同的方式構成並且在 晶片的相同的第一部分中形成，從而它們包括具有相同厚度的相同 取向矽(1020)。類似地，當形成了第二器件602,第二填充結構 652例如可以通過形成虛擬第二器件(也即非功能性器件)來形成， 該虛擬第二器件以與第二器件602相同的方式構成並且在晶片的相 同的第二部分中形成，從而它們包括具有相同厚度的相同取向矽 (1022)。圖11示出了示例設計流程1100的框圖。設計流程1100可以根 據正在設計的IC的類型而變化。例如，用於構建專用IC (ASIC) 的設計流程1100可能不同於用於設計標準元件的^:計流程1100。i殳 計結構1120優選地是對設計過程1110的輸入並且可以來自於IP提 供者、內核開發者、或其他設計公司或者可以由設計流程的操作者 生成，或者來自其他來源。設計結構1120包括以圖示形式或HDL， 硬體描述語言(例如，Verilog、 VHDL、 C等)形式的圖1-7中的電 ^^。-沒計結構1120可以包含在一個或多個才幾器可讀介質上。例如， 設計結構1120可以是圖1-7中的電路的文本文件或圖形表示。設計 過程1110優選地將圖1-7中的電路合成(或轉換)為連線表(netlist) 1180,其中網表1180例如是布線、電晶體、邏輯門、控制電路、1/0、 模塊等的列表，該列表描述與集成電路設計中的並且記錄在至少一 個機器可讀介質中的其他元件和電路的連接。這可以是迭代過程， 在該過程中根據對該電路的設計規範和參數，對連線表1180重新合 成一次或多次。設計過程1110可以包括4吏用各種輸入；例如，來自庫元件1130、 設計規範1140、特徵數據1150、驗證數據1160、設計規則1170以 及測試數據文件1185 (其可以包括測試才莫式和其他測試信息)的輸 入，其中庫元件1130可以容納一套通用元件、電路和器件，包括針 對給定製造工藝(例如，不同的工藝節點，32nm, 45nm， 90nm等) 的模型、版圖和符號化表示。設計過程1110還可以包括，例如標準 電路設計過程，諸如定時分析、驗證、設計規則校驗、放置和路由 操作等。集成電路設計領域的普通技術人員可以認識到，在不脫離 本發明的範圍和精神的情況下，在設計過程1110中所使用的電子設 計自動化工具和應用的可能的範圍。本發明的設計結構不限於任何 特定設計流程。如圖11所示，設計過程1110優選地將本發明的實施方式連同 任何附加的集成電路設計或數據(如果可應用的話)轉換為第二設 計結構1190。設計結構1190以用於交換集成電路的版圖數據的數據格式駐留在存儲介質上(例如，以GSDII (GDS2) 、 GL1、 OASIS構1190可以包括諸如測試數據文件、設計內容文件、製造數據、版 圖參數、布線、金屬層、過孔、形狀、用於通過製造線路由的數據 和任何其他半導體製造者如圖11所示地生產本發明的實施方式所需 要的數據的信息。接著，設計結構1190可以進入到階段1195，例如 在該階段，設計結構1190:進行產品定案(tape-out)，發布給製造 廠、發布給掩模廠(Mask House)、發送給另一設計廠、發送回客 戶等等。因此，上面公開的是半導體結構的實施方式及形成該結構的相 關方法，其使用具有變化的配置的虛擬填充結構來提供整個晶片上 均勻的反射率，以便保證在快速熱退火期間整個晶片上均勻的溫度 變化。 一種實施方式通過在整個晶片上分布包括不同半導體材料的 填充結構，使得在晶片的每個區域內，最好在晶片的每個子區域內 獲得在不同半導體材料之間大致相同的總體比例和密度，從而獲得 均勻的反射率。另一種實施方式通過在整個晶片上分布包含一個或 多個混合填充結構的填充結構，該混合填充結構具有不同半導體材 料的可變化的比例，使得在晶片的每個區域內，最好在晶片的每個從而獲得均勻的反射率。另 一種實施方式通過在整個晶片上分布包 括具有不同厚度的半導體材料的填充結構，使得在晶片的每個區域 內，最好在晶片的每個子區域內獲得在不同厚度的半導體材料之間 大致相同的總體比例和密度，從而獲得均勻的反射率。特定實施方式的前述說明將充分地揭示本發明的全部特性，使 得其他人能夠在不脫離一般概念的情況下，通過應用當前的知識， 很容易地修改和/或改編此類特定實施方式以用於各種應用，因此， 這種改變和修改應當並且其意在於被理解為包含在所公開的實施方 式的等價物的含義和範圍內。應當理解，此處所採用的措辭和術語 是用於描述的目的，而不是用於限制。因此，本領域的技術人員將認識到本發明的實施方式可以在所附權利要求的精神和範圍內通過 修改而^皮實踐。
權利要求
1.一種半導體結構，包括晶片；在所述晶片上的多個第一器件，其中所述第一器件包括具有第一反射率的第一材料；在所述晶片上的多個第二器件，其中所述第二器件包括具有第二反射率的第二材料，並且其中所述第一反射率不同於所述第二反射率；以及在所述晶片上的多個第一填充結構和第二填充結構，其中所述第一填充結構包括所述第一材料，以及所述第二填充結構包括所述第二材料，以及其中所述第一填充結構和所述第二填充結構在所述晶片上相對於所述第一器件和所述第二器件的分布使得在所述晶片上的反射率大致均勻。
2. 根據權利要求1所述的半導體結構， 其中所述晶片包括多個區域，並且其中所述第一填充結構和所述第二填充結構在每個所述區域中 相對於所述第一器件和所述第二器件的分布使得每個所述區域具有 大致相同的所述第 一材料與所述第二材料的比例。
3. 根據權利要求2所述的半導體結構，其中所述晶片的不同區 域具有不同的所述第 一器件與所述第二器件的比例，並且因此具有 不同的所述第一填充結構和所述第二填充結構的分布。
4. 根據權利要求3所述的半導體結構，其中在至少一個所述區 域中的不同子區域具有不同的所述第 一器件與所述第二器件的比 例，並且因此具有不同的所述第 一填充結構和所述第二填充結構的 分布。
5. 根據權利要求1所述的半導體結構， 其中所述第一材料包括矽鍺，並且其中所述第二材料包括矽。
6. —種半導體結構，包括 晶片；在所述晶片上的多個第一器件，其中所述第 一 器件包括具有第 一反射率的第 一材料；在所述晶片上的多個第二器件，其中所述第二器件包括具有第二反射率的第二材料，並且 其中所述第一反射率不同於所述第二反射率； 包括至少 一 個混合填充結構的多個填充結構， 其中所述至少一個混合填充結構既包括所述第一材料又包括所 述第二材料，並且所述填充結構在所述晶片上相對於所述第一器件和所述第二器 件的分布使得在所述晶片上的反射率大致均勻。
7. 根據權利要求6所述的半導體結構， 其中所述晶片包括多個區域，並且所述填充結構在每個所述區域中相對於所述第一器件和所述第 二器件的分布是預先確定的，使得每個所述區域具有大致相同的所 述第 一材料與所述第二材料的比例。
8. 根據權利要求7所述的半導體結構，其中所述晶片的不同區 域具有不同的所述第 一器件與所述第二器件的比例，並且因此具有 不同的所述填充結構的分布。
9. 根據權利要求8所述的半導體結構，其中在至少一個所述區 域中的不同子區域具有不同的所述第 一器件與所述第二器件的比 例，並且因此具有不同的所述填充結構的分布。
10. 根據權利要求6所述的半導體結構，其中所述至少一個混合 填充結構包括預先確定的所述第 一 材料與所述第二材料的比例。
11. 根據權利要求10所述的半導體結構，其中所述多個填充結 構還包括多個混合填充結構，所述混合填充結構具有預先確定的所 述第 一材料與所述第二材料的比例。
12. 根據權利要求11所述的半導體結構，其中所述混合填充結 構的所述預先確定的所述第 一材料與所述第二材料的比例不相同。
13. 根據權利要求6所述的半導體結構， 其中所述第一材料包括矽鍺，並且 其中所述第二材料包括矽。
14. 一種半導體結構，包括晶片；在所述晶片上的多個第 一器件，其中所述第 一器件包括具有第 一厚度的半導體材料；在所述晶片上的多個第二器件，其中所述第二器件包括具有第二厚度的半導體材料，並且 其中所述第一厚度不同於所述第二厚度；以及 在所述晶片上的多個第一填充結構和第二填充結構， 其中所述第一填充結構包括具有所述第一厚度的所述半導體材料，以及第二填充結構包括具有所述第二厚度的所述半導體材料，並且其中所述第一填充結構和所述第二填充結構在所述晶片上相對 於所述第一器件和所述第二器件的分布使得在所述晶片上的反射率 大致均勻。
15. 根據權利要求14所述的半導體結構，其中所述晶片包括混合取向晶片，該混合取向晶片包括具有所述 第一厚度和第一取向的所述半導體材料的第一部分，以及相鄰於所 述第一部分的所述半導體材料的第二部分，該第二部分具有所述第 二厚度和第二取向，以及其中所述第一器件和所述第一填充結構位於所述第一部分中，以 及所述第二器件和所述第二填充結構位於所述第二部分中。
16. 根據權利要求14所述的半導體結構，其中所述半導體材料 包括單晶矽。
17. 根據權利要求14所述的半導體結構，其中所述晶片包括多個區域，以及其中所述第一填充結構和所述第二填充結構在每個所述區域中 相對於所述第一器件和所述第二器件的分布使得每個所述區域具有 大致相同的具有所述第一厚度的所述半導體材料與具有所述第二厚 度的所述半導體材料的比例。
18. 根據權利要求17所述的半導體結構，其中所述晶片的不同 區域具有不同的所述第 一器件與所述第二器件的比例，並且因此具 有不同的所述第一填充結構和所述第二填充結構的分布。
19. 根據權利要求18所述的半導體結構，其中在至少一個所述 區域中的不同子區域具有不同的所述第一器件與所述第二器件的比 例，並且因此具有不同的所述第一填充結構和所述第二填充結構的 分布。
20. 根據權利要求14所述的半導體結構，其中所述第一取向包括110取向，並且所述第一器件包括p型場 效應電晶體，以及其中所述第二取向包括100取向，並且所述第二器件包括n型場 效應電晶體。
21. —種形成半導體結構的方法，包括在晶片上形成包括具有第 一反射率的第 一材料的第 一器件和包 括具有第二反射率的第二材料的第二器件；以及在所述晶片上形成多個包括所述第一材料和所述第二材料的填 充結構，其中所述形成包括將所述填充結構在所述晶片上相對於 所述第一器件和所述第二器件進行分布，以使得在所述晶片上的反 射率大致均勻。
22. 根據權利要求21所述的方法，還包括在所述形成所述第一 器件、所述第二器件和所述填充結構之前，根據設計將所述第一器 件和所述第二器件的每一個都映射到所述晶片上。
23. 根據權利要求22所述的方法，其中所述形成所述多個填充 結構包括形成包括所述第一材料的第一填充結構和包括所述第二材料的第二填充結構。
24. 根據權利要求22所述的方法，還包括，基於所述映射確定 所述第一填充結構和所述第二填充結構的數量和位置，使得所述晶 片的每個區域具有大致相同的所述第 一材料與所述第二材料的比例。
25. 根據權利要求21所述的方法，其中所述形成所述第 一填充結構包括在所述形成所述第 一器件期間，形成非功能性第一器件，以及其中所述形成所述第二填充結構包括在所述形成所述第二器件 期間，形成非功能性第二器件。
26. 根據權利要求23所述的方法， 其中所述第一材料包括外延生長的矽鍺，以及 其中所述第二材料包括單晶矽。
27. 根據權利要求21所述的方法，其中所述形成所述多個填充 結構包括形成至少 一 個既包括所述第 一 材料又包括所述第二材料 的混合填充結構。
28. 根據權利要求27所述的方法，還包括基於所述映射確定 針對所述至少 一 個混合填充結構的位置和第 一 材料與第二材料的比 例。
29. 根據權利要求27所述的方法，其中所述形成所述多個填充結構包括形成具有不同的預先確定 的第 一材料與第二材料比例的多個混合填充結構，以及其中所述多個混合填充結構的所述不同的預先確定的第 一材料 與第二材料比例確保所述晶片的每個區域具有大致相同的所述第一 材料與所述第二材料的比例。
30. —種形成半導體結構的方法，所述方法包括 在晶片上形成包括具有第一厚度的半導體材料的第一器件和包括具有第二厚度的所述半導體材料的第二器件；以及在所述晶片上形成包括具有所述第一厚度的所述半導體材料的第一填充結構和包括具有所述第二厚度的所述半導體材料的第二填 充結構，其中所述形成所述第一填充結構和所述第二填充結構包括將所 述第一填充結構和所述第二填充結構在所述晶片上相對於所述第一 器件和所述第二器件進行分布，以使得在所述晶片上的反射率大致 均勻。
31. 根據權利要求30所述的方法，其中所述提供所述晶片包括 提供混合取向晶片，該混合取向晶片包括具有所述第一厚度和第一 取向的第一矽部分，以及具有所述第二厚度和第二取向的第二矽部 分。
32. 根據權利要求31所述的方法，其中所述形成所述第 一器件和所述形成所述第 一填充結構包括 在所述第一矽部分中同時形成所述第一器件和所述第一填充結構， 以及其中所述形成所述第二器件和所述形成所述第二填充結構包括 在所述第二矽部分中同時形成所述第二器件和所述第二填充結構。
33. 根據權利要求30所述的方法，其中所述形成所述第一填充 結構還包括形成非功能性第一器件，以及其中所述形成所述第二填 充結構包括形成非功能性第二器件。
34. 根據權利要求30所述的方法，還包括在所述形成所述器件 和所述填充結構之前，基於設計，將所述第一器件和所述第二器件的每一個映射到所述 晶片上；以及基於所述映射，確定所述第一填充結構和所述第二填充結構的數 量和位置，使得所述晶片的每個區域具有大致相同的具有所述第一 厚度的所述半導體材料與具有所述第二厚度的所述半導體材料的比例。
35. —種在設計過程中使用的實現在機器可讀介質中的設計結 構，所述設計結構包括權利要求1-20中任一個的半導體結構。
全文摘要
公開了用於器件特定填充以提高退火均勻性的結構和方法。通過在晶片上分布具有不同半導體材料的填充結構，使得在每個區域內，最好在每個子區域內獲得在不同半導體材料之間大致相同的比例和密度，從而獲得均勻反射率。可選地，其也可以通過如下來實現，通過在晶片上分布包含一個或多個具有可變的不同半導體材料比例的混合填充結構的晶片填充結構，使得在每個區域內，最好在每個子區域內獲得在不同半導體材料之間大致相同的比例。可選地，其也可以通過如下來實現，通過在晶片上分布包括具有不同厚度的半導體材料的填充結構，使得在每個區域內，最好在每個子區域內獲得在不同厚度的半導體材料之間大致相同的總體比例。
文檔編號H01L21/82GK101257020SQ20081008170
公開日2008年9月3日 申請日期2008年2月25日 優先權日2007年2月26日
發明者B·A·安迪生, E·J·諾瓦克 申請人:國際商業機器公司