近源柵近漏柵分立控制型無摻雜場效應電晶體的製作方法

2023-07-06 15:24:01

近源柵近漏柵分立控制型無摻雜場效應電晶體的製作方法
【專利摘要】本發明涉及一種近源柵近漏柵分立控制型無摻雜場效應電晶體，通過採用不摻雜或摻雜濃度低的單晶矽襯底材料，利用近源柵電極、近漏柵電極兩個彼此獨立控制的柵電極，對比於普通有結和無結場效應電晶體，在避免摻雜工藝導致器件遷移率下降的前提下，一方面保持近漏柵電極處於高電位而使器件的漏電極一側處於低阻狀態，另一方面通過調節近源柵電極的電位來改變源電極一側的阻值，進而實現器件的關斷和開啟。本發明有效地降低了有結型和無結型場效應電晶體所共同存在的柵極反向洩漏電流過大的問題，保證了器件的正常工作。
【專利說明】近源柵近漏柵分立控制型無摻雜場效應電晶體
【技術領域】
[0001]本發明屬於超大規模集成電路製造領域，涉及一種適用於超高集成度集成電路製造的高遷移率低洩漏電流的近源柵近漏柵分立控制型無摻雜場效應電晶體。
【背景技術】
[0002]集成電路的基本單元MOSFETs電晶體隨著尺寸的不斷減小，需要在幾個納米的距離內實現多個數量級的濃度差來形成極陡的源極和漏極PN結，這樣的濃度梯度對於摻雜和熱處理工藝有極高的要求。一種解決此問題的方法是通過在SOI晶圓上製成的無結場效應電晶體。無結場效應電晶體採用多子導通，通過離子注入使器件的源區、漏區和溝道區形成相同類型、相同濃度的雜質分布，由於矽薄膜很薄，以N型器件為例，當柵電極處於低電位時，溝道區的絕大多數電子在柵電場的作用下被耗盡，從而使器件的溝道處於高阻狀態。隨著柵電極電位的逐漸升高，溝道區的多子耗盡隨之逐漸解除，並在界面處形成電子積累，從而使器件的溝道處於低阻狀態。因此，這種無需在幾個納米的距離內實現多個數量級的濃度差來形成極陡的源極和漏極PN結，但同樣可以實現傳統MOSFETs電晶體的開關功能。然而，這種無結場效應電晶體的劣勢在於:
1.為降低源漏電阻，無結場效應電晶體需要很高的摻雜濃度，但過高的摻雜濃度會導致器件溝道區遷移率的明顯下降，同時，雜質隨機散射會導致器件的可靠性受到嚴重影響。因此器件的源漏電阻和器件的溝道遷移率之間存在的固有的矛盾關係。
[0003]2.為實現器件的阻斷狀態，需要將溝道區做成很薄且絕緣於襯底的片狀薄膜，這需要將無結型場效應晶體製造在SOI晶圓上，因此對比於普通矽襯底，無疑加大了生產成本。
[0004]此夕卜，同傳統MOSFETs電晶體相類似，當柵電極處於反向偏壓時，正偏的漏電極電壓和反偏的柵電極電壓之間所形成的高電勢差使得臨近兩個電極的矽薄膜區域附近形成強電場，這會導致矽薄膜局部能帶的顯著彎曲，進而導致洩漏電流的產生。

【發明內容】

[0005]發明目的
為提高基於矽技術的納米級尺寸場效應電晶體的遷移率，並降低普通有結和無結電晶體的洩漏電流，本發明提供一種高集成度的近源柵近漏柵分立控制型無摻雜場效應電晶體的具體結構。
[0006]技術方案
本發明是通過以下技術方案來實現的:
一種近源柵近漏柵分立控制型無摻雜場效應電晶體，包括單晶矽襯底；其特徵在於:單晶矽襯底凸起部分的中部上方為柵極絕緣層；單晶矽襯底凸起部分的兩端上方分別為源電極和漏電極；單晶矽襯底凹槽部分填充有絕緣介質層；柵極絕緣層上方為近源柵電極和近漏柵電極；源電極、漏電極、近源柵電極和近漏柵電極之間通過絕緣介質層彼此隔離。[0007]單晶矽襯底為無需引入雜質的純單晶矽襯底材料，或雜質濃度含量小於IO16CnT3的低雜質濃度的單晶矽襯底材料。
[0008]源電極和漏電極分別與單晶矽襯底凸起部分的兩端接觸並形成肖特基勢壘。
[0009]柵極絕緣層是通過對單晶矽襯底氧化生成的二氧化矽層，或者是通過澱積工藝生成的具有高介電常數的絕緣材料介質層，所述的具有高介電常數的絕緣材料介質層為二氧化鉿、四氮化三矽或三氧化二鋁。
[0010]優點及效果
本發明具有如下優點及有益效果:
1.高遷移率:
由於本發明採用無需引入雜質的純單晶矽材料作為器件的溝道部分，使得器件對比於普通摻雜型有結或無結場效應電晶體具有更高的遷移率。
[0011]2.低洩漏電流:
由於本發明採用近源柵電極和近漏柵電極這兩個彼此獨立控制的柵電極，當器件工作時，將近漏柵電極始終保持在高電位，因此單晶矽襯底在漏電極的一端始終處於低阻狀態。將近源柵電極作為器件實際的開關控制電極。當近源柵電極處於低電位時，單晶矽襯底臨近源電極一端沒有明顯的能帶彎曲，因此單晶矽襯底和源電極之間所形成的肖特基勢壘寬度很厚，即便單晶矽襯底在漏電極的一端處於低阻狀態，由於單晶矽襯底的臨近漏電極的一端與臨近源電極的一端之間是串聯關係，因此器件整體依然具有極高的阻值。對比於普通有結或無結場效應電晶體，本發明所提出的近源柵近漏柵分立控制型無摻雜場效應電晶體有效地避免了洩漏電流的產生。
[0012]3.優秀的開關特性:
本發明通過近源柵電極作為器件的實際的開關控制電極，利用近源柵電極電位的改變來調節源電極和單晶矽襯底之間的接觸面所形成的肖特基勢壘寬度，以此調節單晶矽襯底在源電極一端的電阻值，使器件具有優秀的開關特性。
[0013]4.低成本:
本發明可以利用普通的單晶矽晶圓進行製造，無需引入SOI晶圓，適合於降低集成電路的生產成本。
【專利附圖】

【附圖說明】
[0014]圖1為本發明提供的這種近源柵近漏柵分立控制型無摻雜場效應電晶體在普通矽襯底上形成的二維結構示意圖；
圖2至圖7為本發明近源柵近漏柵分立控制型無摻雜場效應電晶體的結構單元及其陣列的製備方法的一個具體實例的工藝流程圖，
圖2為步驟一示意圖，
圖3為步驟二示意圖，
圖4為步驟三示意圖，
圖5為步驟四示意圖，
圖6為步驟五示意圖，
圖7為步驟六示意圖。[0015]附圖標記說:
1、源電極；2、近源柵電極；3、近漏柵電極；4、漏電極；5、絕緣介質層；6、柵極絕緣層；
7、單晶娃襯底。
【具體實施方式】
[0016]本發明提供一種近源柵近漏柵分立控制型無摻雜場效應電晶體，通過採用無需引入雜質的純單晶矽材料作為器件的溝道部分，使得器件對比於普通摻雜型有結或無結電晶體具有更高的遷移率。當器件工作時，漏電極4和源電極之間正向偏置，通過採用近源柵電極2和近漏柵電極3這兩個彼此獨立控制的柵電極來控制器件的開關。其中，近漏柵電極3始終處於高電位，使單晶矽襯底7的臨近漏電極4的一端發生強烈的能帶彎曲，從而顯著減小漏電極4與單晶矽襯底7之間形成的肖特基勢壘的厚度，使單晶矽襯底7臨近漏電極4 一端的隧穿效應增強而形成電子積累，累積的電子顯著降低了單晶矽襯底7臨近漏電極4一端的阻值，由於在器件工作時近漏柵電極3始終保持高電位，單晶矽襯底7臨近漏電極4的一端也始終保持低阻狀態，因此相當於普通有結或無結場效應電晶體的漏區；而近源柵電極2則為器件開啟和關斷的實際控制柵電極，當近源柵電極2處於低電位時，單晶矽襯底7臨近源電極I的一端能帶不發生明顯彎曲，使得源電極I和單晶矽襯底7之間形成較厚的肖特基勢壘，這種較厚的肖特基勢壘可以對器件起到很好的阻斷作用，即不會有大量電子通過隧穿效應流過電晶體。即使單晶矽襯底7在漏電極的一端始終處於低阻狀態，由於單晶矽襯底7臨近漏電極4的一端與臨近源電極I的一端之間是串聯關係，因此器件整體依然具有極高的阻值，器件處於良好的關斷狀態；隨著近源柵電極2電位的增高，單晶矽襯底7的臨近源電極I的一端的能帶彎曲逐漸增加，同時使源電極I與單晶矽襯底7之間形成的肖特基勢壘的厚度不斷減薄，因此單晶矽襯底7臨近源電極一側的隧穿效應逐漸加強；當近源柵電極2處於高電位時，大量載流子通過隧穿效應越過源電極I與單晶矽襯底7之間形成的肖特基勢壘而形成大量電流，器件處於開啟狀態。從而實現具有高遷移率、低洩漏電流特性的近源柵近漏柵分立控制型無摻雜場效應電晶體。
[0017]下面結合附圖對本發明做進一步的說明:
如圖1所示為本發明所提出的近源柵近漏柵分立控制型無摻雜場效應電晶體，矽襯底上形成的二維結構示意圖，這種近源柵近漏柵分立控制型無摻雜場效應電晶體，包括單晶矽襯底7 ;單晶矽襯底7凸起部分的中部上方為柵極絕緣層6 ;單晶矽襯底7凸起部分的兩端上方分別為源電極I和漏電極4，臨近源電極I 一側為近源柵電極2，臨近漏電極4 一側為近漏柵電極3 ;單晶矽襯底7凹槽部分填充有絕緣介質層5 (即在單晶矽襯底7內所形成的器件單元之間也存在器件單元彼此隔離用的絕緣介質層5);柵極絕緣層6上方為近源柵電極2和近漏柵電極3 ;源電極1、漏電極4、近源柵電極2和近漏柵電極3之間通過用作電極之間隔離用的絕緣介質層5彼此隔離。
[0018]為使器件具有高遷移率，單晶矽襯底7為沒有經過熱擴散或離子注入引入雜質的無摻雜純單晶矽襯底材料，或者是經過熱擴散或離子注入的表面雜質濃度低於IO16CnT3的低摻雜濃度的單晶矽襯底材料。這樣對比於普通摻雜電晶體具有高遷移率的優點。
[0019]源電極I和漏電極4分別與單晶矽襯底7凸起部分的兩端接觸並形成肖特基勢壘。[0020]為增強近源柵電極2和近漏柵電極3對器件的控制能力，柵極絕緣層6可以是通過氧化工藝在單晶矽襯底7的表面氧化生成的二氧化矽層，或者也可以是通過澱積工藝生成的具有高介電常數的絕緣材料介質層，如二氧化鉿、四氮化三矽或三氧化二鋁等。
[0021]近源柵電極2和近漏柵電極3為兩個彼此獨立控制的柵電極，無論器件處於開啟或關斷狀態，近漏柵電極3始終處於高電位，這種高電位使單晶矽襯底7的臨近漏電極4的一端發生強烈的能帶彎曲，從而顯著減小漏電極4與單晶矽襯底7之間形成的肖特基勢壘厚度，使單晶矽襯底7臨近漏電極4的一端隧穿效應增強形成電子積累，即令單晶矽襯底7臨近漏電極4的一端在器件工作時始終保持低阻狀態。近源柵電極2為器件開啟和關斷的實際控制柵電極，當近源柵電極2處於低電位時，單晶矽襯底7的臨近源電極I 一端的能帶不發生明顯彎曲，使得源電極I和單晶矽襯底7之間形成較厚的肖特基勢壘，這種較厚的肖特基勢壘使得單晶矽襯底7臨近源電極I一端因無法形成載流子的大量隧穿而處於高阻狀態。由於單晶矽襯底7的臨近漏電極4的一端與臨近源電極I的一端之間是串聯關係，即使單晶矽襯底7臨近漏電極4的一端始終處於低阻狀態，但只要單晶矽襯底7臨近源電極I的一端處於高阻狀態，整體依然具有極高的阻值，因此器件可以通過調低近源柵電極2的電位使器件處於良好的關斷狀態；隨著近源柵電極2電位的逐漸升高，單晶矽襯底7臨近源電極I 一端的能帶彎曲程度也隨之逐漸增加，同時源電極I與單晶矽襯底7之間形成的肖特基勢壘的厚度也不斷減薄，所以單晶矽襯底7臨近源電極一側的隧穿效應也隨之逐漸加強；當近源柵電極2處於高電位時，將有大量載流子從源電極I通過源電極I與單晶矽襯底7之間形成的肖特基勢壘而流向器件的漏電極4，同時使器件處於開啟狀態。從而實現具有高遷移率、低洩漏電流特性的近源柵近漏柵分立控制型無摻雜場效應電晶體。
[0022]本發明所提出的這種近源柵近漏柵分立控制型無摻雜場效應電晶體的單元及陣列的具體製造工藝步驟如下:
步驟一、提供一個無摻雜的或具有摻雜濃度低於IO16CnT3的單晶矽襯底7，通過刻蝕工藝刻蝕出如圖2所示的用於填充器件之間隔離用的絕緣介質層5的凹槽陣列。
[0023]步驟二、如圖3所示，通過澱積二氧化矽填充步驟一生成的凹槽以生成用作器件之間隔離用的絕緣介質層5，拋平表面，使填充絕緣介質層5以外的區域露出單晶矽襯底7的表面。
[0024]步驟三、如圖4所示，在上述步驟基礎上，在晶圓表面澱積具有高介電常數的絕緣材料薄膜，並通過刻蝕工藝刻蝕掉用作器件溝道區正上方以外的部分，以此生成器件的柵極絕緣層6 ;另一種生成柵極絕緣層6的方法是在步驟二的基礎上直接通過氧化工藝，使步驟二中露出單晶矽襯底7表面的部分通過氧化來生成以二氧化矽層，再通過刻蝕工藝刻蝕掉用作器件溝道區以外的部分，以此生成器件的柵極絕緣層6。
[0025]步驟四、如圖5所示，在上述步驟基礎上，在晶圓表面澱積多晶矽，並通過刻蝕工藝刻蝕掉用做生成器件的近源柵電極2和近漏柵電極3以外的多晶矽。
[0026]步驟五、如圖6所示，在上述步驟基礎上，在晶圓表面澱積二氧化矽用以生成用作包裹並隔離近源柵電極2和近漏柵電極3的絕緣介質層6，並拋平表面。
[0027]步驟六，如圖7所示，在上述步驟基礎上，通過刻蝕工藝刻蝕出用作填充源電極I和漏電極4的通孔，並通過注入金屬生成源電極I和漏電極4。
[0028]本發明在避免了重摻雜導致有結型和無結型場效應電晶體的遷移率和穩定性下降這一問題的同時，在保證器件正常工作的前提下，有效地降低了有結型和無結型場效應電晶體所共同存在的柵極反向洩漏電流過大的問題，適用於深納米級集成電路的生產。
【權利要求】
1.一種近源柵近漏柵分立控制型無摻雜場效應電晶體，包括單晶矽襯底(7);其特徵在於:單晶矽襯底(7)凸起部分的中部上方為柵極絕緣層(6);單晶矽襯底(7)凸起部分的兩端上方分別為源電極(I)和漏電極(4);單晶矽襯底(7)凹槽部分填充有絕緣介質層(5);柵極絕緣層(6)上方為近源柵電極(2)和近漏柵電極(3);源電極(I)、漏電極(4)、近源柵電極(2)和近漏柵電極(3)之間通過絕緣介質層(5)彼此隔離。
2.根據權利要求1所述的近源柵近漏柵分立控制型無摻雜場效應電晶體，其特徵在於:單晶矽襯底(7)為無需引入雜質的純單晶矽襯底材料，或雜質濃度含量小於IO16CnT3的低雜質濃度的單晶矽襯底材料。
3.根據權利要求1所述的近源柵近漏柵分立控制型無摻雜場效應電晶體，其特徵在於:源電極(I)和漏電極(4)分別與單晶矽襯底(7)凸起部分的兩端接觸並形成肖特基勢壘。
4.根據權利要求1所述的近源柵近漏柵分立控制型無摻雜場效應電晶體，其特徵在於:柵極絕緣層(6 )是通過對單晶矽襯底(7 )氧化生成的二氧化矽層，或者是通過澱積工藝生成的具有高介電常數的絕緣材料介質層，所述的具有高介電常數的絕緣材料介質層為二氧化鉿、四氮化三矽或三氧化二鋁。
【文檔編號】H01L29/10GK103545375SQ201310519246
【公開日】2014年1月29日 申請日期:2013年10月29日 優先權日:2013年10月29日
【發明者】靳曉詩, 劉溪, 揣榮巖 申請人:瀋陽工業大學