具有在存儲單元上方形成的信號布線線路的半導體存儲器件的製作方法
2023-08-10 12:36:11 1
專利名稱：具有在存儲單元上方形成的信號布線線路的半導體存儲器件的製作方法
技術領域：
本發明涉及半導體存儲器件，並且更特別地涉及具有在布置存儲單元的區域上方形成的信號布線線路的半導體存儲器件。
背景技術：
如果在施加了信號的位線上方布置信號布線線路等等，則在信號布線線路中傳輸的電信號會在位線中產生噪音，其中被施加到位線上的信號是從半導體存儲器件的存儲單元讀取的。為了防止噪音的產生，通常將信號布線線路等等設計成不被布置在存儲單元區域上方。
當存儲單元區域因半導體存儲器件的大容量而變大時，不能布置信號布線線路的面積也隨之變大。因此需要擴大晶片面積或者增加布線層數以便允許將必要的信號布線線路布置在除存儲單元區域以外的區域中。
如果在位線和信號布線線路之間布置一個屏蔽層，那麼即使將信號布線線路布置在位線上方，也能夠防止在位線中產生噪音。
導電屏蔽層和層間絕緣膜具有不同的熱膨脹係數。因為屏蔽層覆蓋一個比其它布線圖形更廣闊的區域，所以屏蔽層的邊緣承受了大的應力，因而導致了較低的生產率。
發明內容
本發明的一個目的是提供一種即使在存儲單元區域上方布置信號布線線路也能夠維持高生產率的半導體存儲器件。
根據本發明的一個方面，提供一種半導體存儲器件，該器件包括在半導體襯底的表面上形成的多個存儲單元；在半導體襯底的該表面上形成的多個字線，每個字線與多個存儲單元連接並且在選擇信號被施加到字線時選擇與該字線連接的存儲單元；布置在第二布線層中的多個位線，該第二布線層位於其中布置有字線的第一布線層的上方，該多個位線沿著與該多個字線交叉的方向延伸，該位線與一些存儲單元連接並且從由各個字線選擇的各存儲單元中讀取的信號被施加給該位線；與所述位線交叉並且布置在第二布線層上方的第三布線層中的多個信號布線線路；和對應於各信號布線線路布置的導電屏蔽線路，該導電屏蔽線路被布置在位於第二和第三布線層之間的第四布線層中，當沿著與半導體襯底表面垂直的方向觀察時，該導電屏蔽層線路覆蓋相應的信號布線線路。
根據本發明的另一個方面，提供一種半導體存儲器件，該器件包括在半導體襯底的表面上或者上方形成的多個存儲單元；在半導體襯底的表面上或者上方形成的多個字線，每個字線與多個存儲單元連接並且在選擇信號被施加到字線時選擇與該字線連接的存儲單元；布置在第二布線層中的多個位線，該第二布線層位於其中布置有字線的第一布線層上方，該多個位線沿著與該多個字線交叉的方向延伸，每個位線與一些存儲單元連接並且從由字線選取的存儲單元中讀取的信號被施加給該位線；與位線交叉並且布置在第二布線層上方的第三布線層中的多個信號布線線路；和對應於各信號布線線路布置的導電屏蔽線路，該導電屏蔽線路被布置在第二和第三布線層之間的第四布線層中，並且沿著與半導體襯底的表面垂直的角度觀察時，該導電屏蔽線路包括位於其內側的相應的信號布線線路。
屏蔽層或者線路減少了由信號布線線路中的電信號傳輸所引起的噪音。因為貫穿屏蔽層形成有開口，所以能夠減輕由屏蔽層和層間絕緣膜的熱膨脹係數之間的差別所產生的應力集中。可以布置狹窄的屏蔽線路以取代覆蓋布置有存儲單元的整個區域的屏蔽層，從而減少應力集中。
圖1是根據本發明的第一實施例的半導體存儲器件的一個存儲單元的等效電路圖；圖2是第一實施例的半導體存儲器件的一個存儲單元的示意平面圖；圖3是第一實施例的半導體存儲器件的一個存儲單元的橫剖視圖；圖4是示出第一實施例的半導體存儲器件的第三布線層和更高層布線層的平面圖；圖5是示出根據第一實施例的一個改進的半導體存儲器件的第三布線層和更高層布線層的平面圖；圖6是示出根據第二實施例的半導體存儲器件的第三布線層和更高層布線層的平面圖。
具體實施例方式
圖1是根據本發明的一個實施例的半導體存儲器件的一個存儲單元的等效電路圖。一個存儲單元由六個MOS電晶體Q1到Q6組成。串聯連接p-溝道MOS電晶體Q1和n-溝道MOS電晶體Q2以形成一個反相器INV1，並且串聯連接p-溝道MOS電晶體Q3和n-溝道MOS電晶體Q4以形成一個反相器INV2。
將MOS電晶體Q1和Q2的柵電極連接在一起並且與MOS電晶體Q3和Q4之間的一個互連點(反相器INV2的一個輸出點)相連接。同樣，將MOS電晶體Q3和Q4的柵電極連接在一起並且與MOS電晶體Q1和Q2之間的一個互連點(反相器INV1的一個輸出點)相連接。
將MOS電晶體Q1和Q3的源電極連接到電源布線線路Vcc，並且將MOS電晶體Q2和Q4的源電極連接到地布線線路GND。通過一個n-溝道MOS電晶體Q5將反相器INV1的輸出點連接到位線BL，並且通過一個n-溝道MOS電晶體Q6將反相器INV2的輸出點連接到反相位線XBL。MOS電晶體Q5和Q6的柵電極與同一條字線WL相連接。
並列布置的位線BL和反相位線XBL構成單個位線對。布置多個位線對和多條字線WL並且使它們彼此交叉。在每個交叉點布置一個存儲單元。字線WL與字線驅動器1相連接，而位線BL和反相位線XBL與讀出放大器2相連接。
當一個選擇信號被施加給字線WL時，選擇與該字線WL相連接的存儲單元。將被選擇的存儲單元中的存儲信息讀出到與被選擇的存儲單元連接的位線BL和反相位線XBL並且傳輸給讀出放大器2。
圖2A和2B是一個存儲單元的示意平面圖。沿圖2B所示行和列方向重複布置多個存儲單元，這些存儲單元具有與圖2A所示的存儲單元相同或者軸對稱的圖形。四個有源區域10到13被限定在一個存儲單元區域5內。有源區域10和11被布置在n-型阱中，有源區域12和13被布置在p-型阱中。第一柵電極15橫越有源區域10和12，並且第二柵電極16橫越有源區域11和13。
在有源區域10和第一柵電極15之間的一個交叉區域中形成p-溝道MOS電晶體Q1，並且在有源區域12和第一柵電極15之間的一個交叉區域中形成n-溝道MOS電晶體Q2。在有源區域11和第二柵電極16之間的一個交叉區域中形成p-溝道MOS電晶體Q3，並且在有源區域13和第一柵電極16之間的一個交叉區域中形成n-溝道MOS電晶體Q4。
字線WL橫越有源區域12和13。在字線WL和有源區域12之間的一個交叉區域中形成n-溝道MOS電晶體Q5，並且在字線WL和有源區域13之間的一個交叉區域中形成n-溝道MOS電晶體Q6。MOS電晶體Q2和Q4共享相同的漏極區域，並且MOS電晶體Q4和Q6共享相同的漏極區域。
布置在第一布線層中的第一互連線18使MOS電晶體Q1和Q2的漏極區域相互連接。第一互連線18與第二柵電極16連接。布置在第一布線層中的第二互連線19使MOS電晶體Q3和Q4的漏極區域相互連接。第二互連線19與第一柵電極15連接。
用於與上層布線線路的連接的通孔H1到H4被布置在MOS電晶體Q1到Q4的源極區域中。用於與上層布線線路的連接的通孔H5和H6被布置在MOS電晶體Q5到Q6的源極區域中。
圖2B是第二和更高層布線層的示意平面圖。在第二布線層中布置電源布線線路Vcc和地布線線路GND。電源布線線路Vcc分別經通孔H1和H3與MOS電晶體Q1和Q3的源極區域相連接。地布線線路GND分別經通孔H2和H4與MOS電晶體Q2和Q4的源極區域相連接。
在第三布線層中布置位線BL和反相位線XBL。位線BL經通孔H5與MOS電晶體Q5的源極區域相連接。反相位線XBL經通孔H6與MOS電晶體Q6的源極區域連接。位線BL和反相位線XBL沿垂直於字線WL的方向(圖2B中的垂直方向)延伸。
在第四布線層中布置具有開口25的導電屏蔽層。該開口25被布置在不與位線BL和反相位線XBL重疊的區域中。在圖2B所示的實例中，開口25被布置在存儲單元區域5的邊界與地布線線路GND交叉處的區域中。屏蔽層覆蓋存儲單元區域5中沒有布置開口25的區域。
在第五布線層中布置稍後討論的信號布線線路(圖2B中未示出)。
圖3是沿著圖2A和2B中的單點劃線A3-A3得到的橫剖視圖。在矽襯底30的表面層中，通過淺溝槽隔離限定有源區域以形成元件分離絕緣膜31。在有源區域中形成MOS電晶體Q6。MOS電晶體Q6由源極區域S6，漏極區域D6和柵電極G6組成。字線WL的一部分被用做柵電極G6。例如，字線WL具有由多晶矽層和難熔金屬矽化物層組成的兩層式結構。
在矽襯底30的表面上形成多層布線層結構。通過公知的膜形成方法，光刻、蝕刻、化學機械研磨(CMP)等，能夠形成該多層布線層結構。布線線路由鋁，銅等組成。通過金屬鑲嵌(damascene)和雙重金屬鑲嵌(dual damascene)的方法形成銅布線線路。
在第一布線層中布置第二互連線19。第二互連線19通過鎢導電插塞與MOS電晶體Q6的漏極區域D6連接。在第二布線層中布置有地布線線路GND。輔助字線WLA沿字線WL布置在其上方。輔助字線WLA通過布置在多個位置上的插塞與字線WL連接以降低字線WL的有效電阻。
在第三布線層中布置反相位線XBL。該反相位線XBL通過填充在通孔H6中的導電插塞和一個布置在下面布線層中的導電中間層與MOS電晶體Q6的源極區域S6連接。在第四層中布置屏蔽層24。該屏蔽層24與圖2B所示地布線層GND或者電源布線線路Vcc相連接。通過將該屏蔽層24連接到一個在矽襯底上形成的恆定電壓發生器，可以向該屏蔽層24施加一個恆定電壓。
在第一到第三各布線層中的布線線路的厚度均為600nm，並且在第四布線層中的布線線路的厚度是900nm。布線層之間的絕緣膜的厚度是800nm。
圖4是示出多個存儲單元區域5的平面圖。在圖4中示出第三和更高層布線層的圖形。多個存儲單元區域5被布置成矩陣型。沿著存儲單元區域5的各列方向布置位線BL和反相位線XBL。將屏蔽層24布置得重疊在位線BL和反相位線XBL上。沿著兩個在行方向上相鄰的存儲單元區域5的邊界布置貫穿該屏蔽層24形成的開口25，使得開口25不在位線BL和反相位線XBL上重疊。
在屏蔽層24上方的第五布線層中布置多個信號布線線路26。信號布線線路26沿著與位線BL和反相位線XBL相交叉的方向延伸，並且被布置得不與貫穿屏蔽層24形成的開口25重疊。
當沿著垂直於矽襯底表面的方向觀察時，在包含信號布線線路26與位線BL和反相位線XBL的交叉區域的區域中，屏蔽層24覆蓋位線BL和反相位線XBL。將被固定到恆定電勢的屏蔽層24布置在信號布線線路26與位線BL和反相位線XBL之間。因此，信號布線線路26中傳輸的電信號很難影響到位線BL和反相位線XBL。因此可以減少在位線BL和反相位線XBL中產生的噪音。
因為有貫穿屏蔽層24形成的開口25，所以能夠減輕由屏蔽層和層間絕緣膜的熱膨脹係數之間的差別而產生的應力集中。
為了減少由在信號布線線路26中的電信號傳輸引起的在位線BL和反相位線XBL中將產生的噪音。優選的是至少在信號布線線路26與位線BL交叉的區域和信號線26與反相位線XBL交叉的區域中布置屏蔽層24。在信號布線線路2 6沒有穿過的存儲單元區域5中，不必要求屏蔽層覆蓋位線BL和反相位線XBL。
圖5是根據第一實施例的改進的半導體存儲器件的示意平面圖。在圖4所示的第一實施例中，對應於行方向上相鄰的兩個存儲單元區域5之間的所有邊界設置開口25。在本改進中，沒有對應所有邊界而是僅對應某些邊界布置開口25。例如，沿著每行存儲單元區域5，每隔一個邊界布置一個開口25。相鄰的兩行中，將開口25布置在不同的列。
以減輕應力集中所需的密度布置開口25。
圖6是根據本發明的第二實施例的半導體存儲器件的示意平面圖。存儲單元區域5，位線BL和反相位線XBL的布局與圖4所示的第一實施例的半導體存儲器件的相同元件的布局相類似。對應每行存儲單元區域5布置信號布線線路26。信號布線線路26的布局沒有特別的意義，並且可以與圖4所示的第一實施例相同，沿著在列方向上相鄰的兩個存儲單元區域5的邊界布置信號布線線路26。
在第四布線層布置屏蔽線路24A，該第四布線層位於布置有位線BL和反相位線XBL的第三布線層和布置有信號布線線路26的第五布線層之間。對應於各信號布線線路26布置該屏蔽線路24A，並且沿著垂直於矽襯底表面的方向觀察，屏蔽線路24A覆蓋相對應的信號布線線路26。也就是說屏蔽線路24A比相對應的信號布線線路26粗。類似於第一實施例的屏蔽層24，屏蔽線路24A與地布線線路GND，電源布線線路Vcc或者恆定電壓發生器相連接。
同樣在第二實施例中，因為固定到恆定電勢的屏蔽線路24A被布置到位線BL和信號布線線路26之間，以及反相位線XBL和信號布線線路26之間，因此可以減少在位線BL和反相位線XBL中產生的噪音。
已經結合優選實施例描述了本發明。本發明不局限於上述實施例。很明顯各種變型，改進，組合等等都能夠由本領域的技術人員作出。
權利要求
1.一種半導體存儲器件，它包括在半導體襯底的表面上或者上方形成的多個存儲單元；在半導體襯底的表面上或者上方形成的多個字線，每個字線與一些存儲單元相連接，並且在選擇信號被施加到字線時選擇與該字線相連接的存儲單元；布置在第二布線層中的多個位線，該第二布線層位於布置有字線的第一布線層的上方，位線沿著與字線交叉的方向延伸，每個位線與一些存儲單元相連接，並且從由字線選擇的存儲單元中讀取的信號被施加給該位線；在位線之上部分地重疊的多個信號布線線路，這些信號布線線路被布置在第二布線層上方的第三布線層中；以及布置在第四布線層中的導電屏蔽層，該第四布線層位於第二和第三布線層之間，當沿著垂直於半導體襯底表面的方向觀察時，該導電屏蔽層包括在其內側的第一區域中的位線，該第一區域包括位線和信號布線線路彼此重疊的區域，在沒有布置位線的區域中形成有貫穿導電屏蔽層的開口。
2.根據權利要求1所述的半導體存儲器件，其中所述開口被布置在不與信號布線線路重疊的區域中。
3.根據權利要求1所述的半導體存儲器件，進一步包括在半導體襯底上或者上方形成的電源布線線路和地布線線路，其中所述屏蔽層與電源布線線路或者地布線線路相連接。
4.根據權利要求2所述的半導體存儲器件，進一步包括在半導體襯底上或者上方形成的電源布線線路和地布線線路，其中所述屏蔽層與電源布線線路或者地布線線路相連接。
5.根據權利要求1所述的半導體存儲器件，進一步包括在半導體襯底上或者上方形成的恆定電壓發生器，其中由恆定電壓發生器產生的恆定電壓被施加到屏蔽層。
6.根據權利要求2所述的半導體存儲器件，進一步包括在半導體襯底上或者上方形成的恆定電壓發生器，其中由恆定電壓發生器產生的恆定電壓被施加到屏蔽層。
7.一種半導體存儲器件，它包括在半導體襯底表面上或者上方形成的多個存儲單元；在半導體襯底表面上或者上方形成的多個字線，每個字線與一些存儲單元連接，並且在選擇信號被施加到字線時選擇連接到該字線的存儲單元；布置在第二布線層中的多個位線，該第二布線層位於布置有字線的第一布線層的上方，所述位線沿著與字線交叉的方向延伸，每個位線與一些存儲單元相連接，並且從由字線選擇的存儲單元中讀取的信號被施加給該位線；與位線交叉的多個信號布線線路，這些信號布線線路被布置在第二布線層上方的第三布線層中；以及對應每個信號布線線路布置的導電屏蔽線路，該導電屏蔽線路被布置在第四布線層中，該第四布線層位於第二和第三布線層之間，並且當沿著垂直於半導體襯底表面的方向觀察時，該導電屏蔽線路包括在其內側的相對應的信號布線線路。
8.根據權利要求7所述的半導體存儲器件，進一步包括在半導體襯底上或者上方形成的電源布線線路和地布線線路，其中所述導電屏蔽線路與電源布線線路或者地布線線路相連接。
9.根據權利要求7所述的半導體存儲器件，進一步包括在半導體襯底上或者上方形成的恆定電壓發生器，其中由恆定電壓發生器產生的恆定電壓被施加到導電屏蔽線路。
全文摘要
一種半導體存儲器件，在襯底上形成有存儲單元，字線和位線。每個字線與一些存儲單元相連接。將位線布置在字線上方的布線層中，該位線與一些存儲單元相連接，並且一個從被字線選擇的存儲單元中讀取的信號被施加給該位線。將信號布線線路布置在位線上方的布線層中，並且部分地在位線上重疊。把屏蔽層布置在該位線和該信號布線線路之間的布線層中。當沿著垂直於半導體襯底表面的方向觀察時，屏蔽層包括位於一個包含位線和信號布線線路的重疊區域的區域中的位線，在沒有布置位線的區域內形成貫穿該屏蔽層的開口。
文檔編號G11C11/41GK1472812SQ0314654
公開日2004年2月4日 申請日期2003年7月7日 優先權日2002年7月8日
發明者植竹俊行 申請人:富士通株式會社