多通道無失配時鐘控制裝置的製作方法
2023-08-09 21:05:51
專利名稱：多通道無失配時鐘控制裝置的製作方法
技術領域：
本實用新型涉及一種時鐘控制裝置，尤其是涉及一種多通道無失配時鐘控制裝置。
背景技術：
模數轉換器(ADC)將模擬量轉換成數字量，應用廣泛。在現代通信系統中，需要高速高精度的模數轉換器，而模數轉換器的速度受到工藝的限制。為了提高模數轉換器的速度可以採用時鐘交叉(time interleaving)技術，即多通道技術。然而在多通道電路的設計中，各通道之間存在時鐘失配，這會產生鏡像頻譜，嚴重影響模數轉換器的性能，降低模數轉換器的精度。雖然可以用校準電路對時鐘進行校準，使時鐘間的失配最小化，但通常只是在片外用軟體來實現，很難將電路設計在片內，這是因為時鐘校準電路的設計非常複雜，在設計中，由於校準電路本身就會存在一定的誤差，很難精確的檢測通道間的時鐘失配，並對時鐘信號進行調整。因此很難達到高速高精度模數轉換器的性能要求。
發明內容
本實用新型的目的在於克服現有技術之不足，提供一種能夠消除各通道模數轉換器通道間的時鐘失配四通道無失配時鐘控制電路。
本實用新型的上述目的由以下技術方案實現一種四通道無失配時鐘控制電路，包含有一個四相時鐘電路100和兩個雙相非交疊時鐘電路300、400，時鐘輸入信號IN連接到四相時鐘電路100，四相時鐘電路100產生相位均差90°的四個四相時鐘信號(0)、(90)、(180)、(270)，四相時鐘信號中的0相位信號(0)和180°相位信號(180)輸出到第一雙相非交疊時鐘電路(300)，四相時鐘信號中的90°相位信號(90)和270°相位信號(270)輸出到第二雙相非交疊時鐘電路400，第一雙相非交疊時鐘電路300輸出第一和第三通道採樣時鐘信號1、3和第一和第三通道底板採樣時鐘信號1p、3p，第二雙相非交疊時鐘電路400輸出第二和第四通道採樣時鐘信號2、1和第二和第四通道底板採樣時鐘信號2p、4p，時鐘輸入信號IN連接全局時鐘電路200，四相時鐘電路100輸出時鐘輸入信號IN的二分頻信號2FP到全局時鐘電路200，全局時鐘電路200產生全局小脈衝時鐘信號s輸出到兩個雙相非交疊時鐘電路300、400，全局時鐘電路200還產生兩個相位差180°的屏蔽時鐘信號p(0)、p(180)，相位為180°的屏蔽時鐘信號p(180)輸出到第一雙相非交疊時鐘電路300，相位為0的屏蔽時鐘信號p(0)輸出到第二雙相非交疊時鐘電路400。
所述的全局時鐘電路由兩個倒相器INV2、INV3、一個與非門NAND1和一個D觸發器DFF6組成，時鐘輸入信號IN連接到第一倒相器INV2和與非門NAND1的一個輸入端，第一倒相器INV2的輸出連接到與非門NAND1的另一輸入端，與非門NAND1的輸出端連接到第二倒相器INV3的輸入端，第二倒相器INV3的輸出端為全局小脈衝時鐘信號IN，D觸發器DFF6的時鐘輸入端CK和數據輸入端D分別連接第一倒相器INV2的輸出端和由四相時鐘電路100來的二分頻時鐘信號2FP，其同相輸出端Q和反相輸出端QZ分別是相位為0和180°的屏蔽時鐘信號p(0)、p(180)。
所述的四相時鐘電路100由5個D觸發器DFF1、DFF2、DFF3、DFF4、DFF5和一個倒相器INV1組成，第一D觸發器DFF1的時鐘輸入端CK接輸入時鐘信號IN，反相輸出端QZ與數據輸入端D相連，同相輸出端Q為二分頻時鐘信號2FP，其連接第四D觸發器DFF4的時鐘輸入端CK和第二D觸發器DFF2的數據輸入端D，第二觸發器DFF2的時鐘輸入端CK連接輸入時鐘信號IN，其同相輸出端Q連接第五D觸發器DFF5的時鐘輸入端CK，其反相輸出端QZ連接倒相器INV1的輸入端，倒相器INV1的輸出連接第三D觸發器DFF3的時鐘輸入端CK，第三D觸發器DFF3的反相輸出端QZ與數據輸入端D相連，其同相輸出端Q連接第四D觸發器DFF4和第五D觸發器DFF5的數據輸入端D，第四D觸發器DFF4的同相輸出端Q與反相輸出端QZ分別為0和180°相位的四相時鐘信號(0)、(180)，第五D觸發器DFF5的同相輸出端Q與反相輸出端QZ分別為90°和270°相位的四相時鐘信號(90)、(270)；所述的兩個兩相非交疊時鐘電路300、400的輸入連接來自全局時鐘電路200的全局小脈衝時鐘信號S，第一兩相非交疊時鐘電路300的輸入還連接來自四相時鐘電路100中的第四D觸發器DFF4的同相輸出端Q、反相輸出端QZ的0和180°相位的四相時鐘信號(0)、(180)，第二兩相非交疊時鐘電路400的輸入還連接來自四相時鐘電路100中的第五D觸發器DFF5的同相輸出端Q、反相輸出端QZ的90°和270°相位的四相時鐘信號(90)、(270)，第一兩相非交疊時鐘電路300輸出相位差為180°的第一和第三通道採樣時鐘信號1、3和相位差為180°的第一和第三通道底板採樣時鐘信號1p、3p第二兩相非交疊時鐘電路400輸出相位差為180°的第二和第四通道採樣時鐘信號2、4和相位差為180°的第二和第四通道底板採樣時鐘信號2p、4p，兩個兩相非交疊時鐘電路的輸出組成，相位均差90°的四個採樣時鐘信號和90°的四個底板採樣時鐘信號，兩個兩相非交疊時鐘電路結構相同，各含有兩個單元電路，兩個單元電路交叉連接，每個單元電路結相同，均由一個與非門、七個倒相器、兩個NMOS管和一個PMOS管組成；第一兩相非交疊時鐘電路300的第一單元電路的與非門NAND11的兩個輸入端一個接來自四相時鐘電路100的0相位四相時鐘信號(0)，另一輸入端接第二單元電路的反饋端，與非門NAND11輸出接第一倒相器INV11的輸入端和PMOS管P11的柵極，第一倒相器INV11的輸出端接第二倒相器INV12的輸入端和第一NMOS管N11的漏極以及第六倒相器INV16的輸入端，第一NMOS管N11的柵極連接來自全局時鐘電路200輸出的全局小脈衝時鐘信號S，第一NMOS管N11的源極接第二NMOS管N12的漏極，第二NMOS管N12的柵極接來自全局時鐘電路200輸出的180°相位的屏蔽時鐘信號p(180)，第二NMOS管N12的源極接地，第二倒相器INV12的輸出端接第三倒相器INV13的輸入端，第三倒相器INV13的輸出端接第四倒相器INV14的輸入端和PMOS管P11的漏極，PMOS管P11的源極接電源，第四倒相器INV14的輸出端為第一單元電路的反饋端，其連接到第二單元電路的與非門NAND31的一個輸入端，同時第四倒相器INV14的輸出端還連接到第五倒相器INV15的輸入端，第六倒相器INV16的輸出端接第七倒相器INV17的輸入端，第七倒相器INV17的輸出端輸出第一通道底板採樣時鐘信號1p，第五倒相器INV15的輸出端輸出第一通道採樣時鐘信號1；第一兩相非交疊時鐘電路300的第二單元電路的與非門NAND31兩個輸入端一個接來自四相時鐘電路100的180°相位的四相時鐘信號(180)，另一個輸入端接第一單元電路的反饋端，第二單元電路輸出第三通道底板採樣時鐘信號3p和第三通道採樣時鐘信號3；第二兩相非交疊時鐘電路400的第一單元電路的與非門NAND21兩個輸入端一個接來自四相時鐘電路100的90°相位的四相時鐘信號(90)，另一個輸入端接第二單元電路的反饋端，第一單元電路輸出第二通道底板採樣時鐘信號2p和第二通道採樣時鐘信號2；第二兩相非交疊時鐘電路400的第二單元電路的與非門NAND41兩個輸入端一個接來自四相時鐘電路100的270°相位的四相時鐘信號(270)，另一個輸入端接第一單元電路的反饋端，第二單元電路輸出第四通道底板採樣時鐘信號4p和第四通道採樣時鐘信號4；兩個兩相非交疊時鐘電路300、400產生相位差依次為90°的第一、第二、第三和第四通道底板採樣時鐘信號1p、2p、3p、4p以及相位差依次為90°的第一、第二、第三和第四通通道採樣時鐘信號1、2、3、4。
所述的在兩個兩相非交疊時鐘電路的單元電路中第一NMOS管N11、N31、N21、N41和第二NMOS管N12、N32、22、N42的驅動能力大於第一倒相器INV11、INV31、INV21、INV41的驅動能力。
本實用新型的優點及效果消除各通道模數轉換器通道間的時鐘失配。本實用新型的四通道模數轉換器的時鐘控制電路加入一全局時鐘，通過與各通道的時鐘信號相或，使各通道時鐘信號的下降沿與全局時鐘相一致，從而消除了各通道時鐘信號間的失配。實驗結果表明，通過一全局時鐘處理後，各通道間的時鐘信號匹配的非常好，時鐘信號完全能滿足四通道模數轉換器的要求。
圖1是本實用新型的四通道模數轉換器的採樣保持電路。
圖2是本實用新型的四通道模數轉換器時鐘控制電路原理框圖。
圖3是本實用新型的四通道模數轉換器時鐘控制電路圖磁化電流曲線圖。
圖4是本實用新型的無失配時鐘的波形圖。
其中300為兩相非交疊時鐘電路1，400為兩相非交疊時鐘電路具體實施方式
以下結合附圖與具體實施方式
對本實用新型作進一步詳細描述。
圖1為四通道模數轉換器的採樣保持電路，電路由四路採樣保持電路並聯而成，因此採樣速率為單個採樣保持電路的4倍。該採樣保持電路採用底板採樣技術，採樣值由底板開關控制信號1p，2p，3p，4p決定，圖中C1，C2，C3，C4為採樣電容，開關控制信號2，3，4的相位與1分別相差90°，180°，270°。1p與1相位相同，但比1提前關斷一小段時間。
圖2為本實用新型的原理框圖，電路由一個四相時鐘100、一個全局時鐘200和兩個兩相非交疊時鐘電路300和400組成。四相時鐘電路100的輸入端接時鐘輸入信號IN，輸出為四相時鐘信號(0)、四相時鐘信號(180)、四相時鐘信號(90)和四相時鐘信號(270)，以及二分頻時鐘信號2FP。全局時鐘電路200的兩個輸入端分別連時鐘輸入信號IN和二分頻時鐘信號2FP，輸出為全局小脈衝時鐘信號s、屏蔽時鐘信號p(0)和屏蔽時鐘信號p(180)。兩相非交疊時鐘電路300的四個輸入分別接0相位四相時鐘信號(0)、180°相位四相時鐘信號(180)、全局小脈衝時鐘信號s和180°相位屏蔽時鐘信號p(180)，輸出分別為第一通道採樣時鐘信號1、第一通道底板採樣時鐘信號1p、第三通道採樣時鐘信號3和第三通道底板採樣時鐘信號3p。兩相非交疊時鐘電路400的四個輸入分別接90°相位四相時鐘信號(90)、270°相位四相時鐘信號(270)、全局小脈衝時鐘信號s和0相位屏蔽時鐘信號p(0)，輸出分別為第二通道採樣時鐘信號2、第二通道底板採樣時鐘信號2p、第四通道採樣時鐘信號4和第四通道底板採樣時鐘信號4p。四相時鐘電路100將輸入信號4分頻，並產生相位分別相差0，90°，180°，270°的4路四相時鐘信號((0)、(90)、(180)、(270))並且產生了一個二分頻時鐘信號2FP。兩相非交疊時鐘電路產生兩路非交疊時鐘信號和相應的底板採樣時鐘信號，輸出信號頻率與輸入信號頻率相同。全局小脈衝時鐘信號s為佔空比很小的小脈衝時鐘信號，信號頻率與輸入時鐘信號頻率相同，其與兩相非交疊時鐘的底板採樣時鐘相或，所有的底板採樣時鐘信號的下降沿由同一時鐘信號決定，消除了通道間的時鐘失配。
圖3為本實用新型的四通道模數轉換器的無失配時鐘控制電路，由四相時鐘電路、全局時鐘電路和兩相非交疊時鐘電路組成。四相時鐘的輸入為時鐘輸入信號IN，輸出為0相位四相時鐘信號(0)、180°相位四相時鐘信號(180)、90°相位四相時鐘信號(90)和270°相位四相時鐘信號(270)，以及二分頻時鐘信號2FP。D觸發器DFF1的CK端接輸入時鐘信號IN，輸出QZ與輸入D相連，輸出Q為二分頻時鐘信號2FP，其連接D觸發器DFF4的CK端和D觸發器DFF2的D端，觸發器DFF2的CK端接輸入時鐘信號IN，同相輸出端Q連D觸發器DFF5的CK端，反相輸出端QZ連倒相器INV1的輸入端，倒相器INV1的輸出連D觸發器DFF3的CK端，D觸發器DFF3的反相輸出端QZ端與輸入端D相連，同相輸出端Q連接D觸發器DFF4和D觸發器DFF5的D端，D觸發器DFF4的輸出端Q與QZ分別為0相位四相時鐘信號(0)和180°相位四相時鐘信號(180)，D觸發器DFF5的輸出端Q與QZ分別為90°相位四相時鐘信號(90)和270°相位四相時鐘信號(270)。全局時鐘電路的輸入接輸入時鐘信號IN和二分頻時鐘信號2FP，輸出為全局小脈衝時鐘信號s，0相位屏蔽時鐘信號p(0)和180°相位屏蔽時鐘信號p(180)。倒相器INV2輸入接輸入時鐘信號IN，輸出接與非門NAND1的一端輸入和D觸發器DFF6的CK端，與非門NAND1的另一個輸入端接輸入時鐘信號IN，輸出接倒相器INV3的輸入端，倒相器INV3的輸出為全局小脈衝時鐘信號s。D觸發器DFF6的D端連接D觸發器DFF1的輸出端Q，輸出端Q、QZ分別為0相位屏蔽時鐘信號p(0)和180°相位屏蔽時鐘信號p(180)。兩相非交疊時鐘電路1的輸入為0相位四相時鐘信號(0)、180°相位四相時鐘信號(180)、全局小脈衝時鐘信號s和180°相位屏蔽時鐘信號p(180)，輸出為第一通道底板採樣時鐘信號1p、第一通道採樣時鐘信號1、第三通道底板採樣時鐘信號3p和第三通道採樣時鐘信號3。與非門NAND11的一個輸入端連接0相位四相時鐘信號(0)，輸出連接倒相器INV11的輸入端和PMOS管P11的柵，倒相器INV11輸出連接倒相器INV12的輸入，倒相器INV12的輸出連接倒相器INV13的輸入，倒相器INV13的輸出連接PMOS管P11的漏和倒相器INV14的輸入，PMOS管P11的源接電源，倒相器INV14的輸出連接與非門NAND31的另一個輸入端和倒相器INV15的輸入端，倒相器INV15的輸出為第一通道採樣時鐘信號1。NMOS管N12的柵連180°相位屏蔽時鐘信號p(180)，源接地，漏接NMOS管N11的源，NMOS管N11的柵連全局小脈衝時鐘信號s，漏連接倒相器INV11的輸出端和倒相器INV16的輸入端，倒相器INV16的輸出端連接倒相器INV17的輸入端，倒相器INV17的輸出為第一通道底板採樣時鐘信號1p。與非門NAND31的另一個輸入端連180°相位四相時鐘信號(180)，輸出連接倒相器INV31的輸入端和PMOS管P31的柵，倒相器INV31輸出端連接倒相器INV32的輸入端，倒相器INV32的輸出端連接倒相器INV33的輸入端，倒相器INV33的輸出端連接PMOS管P31的漏和倒相器INV34的輸入端，PMOS管P31的源接電源，倒相器INV34的輸出端連接與非門NAND11的另一個輸入端和倒相器INV35的輸入端，倒相器INV35的輸出為第三通道採樣時鐘信號3。NMOS管N32的柵連接180°相位屏蔽時鐘信號p(180)，源接地，漏連接NMOS管N31的源，NMOS管N31的柵連接全局小脈衝時鐘信號s，漏連接倒相器INV31的輸出端和倒相器INV36的輸入端，倒相器INV36的輸出端連接倒相器INV37的輸入段，倒相器INV37的輸出為第三通道底板採樣時鐘信號3p。兩相非交疊時鐘電路2的輸入為90°相位四相時鐘信號(90)、270°相位四相時鐘信號(270)、全局小脈衝時鐘信號s和0相位屏蔽時鐘信號p(0)，輸出為第二通道底板採樣時鐘信號2p和第二通道採樣時鐘信號2、第四通道底板採樣時鐘信號4p和第四通道採樣時鐘信號4，其內部結構與非交疊兩相時鐘電路1的結構完全相同。
四相時鐘電路由5個D觸發器和一個倒相器組成。D觸發器DFF1將輸入信號IN2分頻，D觸發器DFF2將D觸發器DFF1的Q端輸出信號延遲1/4個周期。D觸發器DFF4和D觸發器DFF5分別對D觸發器DFF1和D觸發器DFF2的輸出信號2分頻。倒相器INV1與D觸發器DFF3的作用是使D觸發器DFF4和D觸發器DFF5的輸出信號一致。全局時鐘電路由兩個倒相器，一個與非門和一個D觸發器組成，時鐘輸入信號IN通過倒相器INV2、倒相器INV3和與非門NAND1後產生頻率與時鐘輸入信號IN相同的小脈衝全局時鐘信號s，D觸發器DFF6產生周期為全局小脈衝時鐘信號s2倍的屏蔽時鐘信號p(0)和p(180)，然後將全局小脈衝時鐘信號s、0相位屏蔽時鐘信號p(0)和180°相位屏蔽時鐘信號p(180)作用於兩相非交疊時鐘電路，使得各通道輸出時鐘無失配。具體波形圖如圖4。0相位屏蔽時鐘信號p(0)，180°相位屏蔽時鐘信號p(180)對全局小脈衝時鐘信號s某些周期屏蔽掉，從波形圖可以看出，1p，2p，3p，4p的下降沿由全局小脈衝時鐘信號s的上升沿決定，這樣時鐘信號1p，2p，3p，4p就不存在失配。兩相非交疊時鐘電路將互補的時鐘信號0相位時鐘(0)和180°相位(180)生成兩相非交疊時鐘，為了得到較好的無失配時鐘，圖中NMOS管N11、N12、N31、N32、N21、N22、N41、N42的驅動能力要比倒相器INV11、INV31、INV21、INV41大。
權利要求1.一種多通道無失配時鐘控制裝置，包含有一個四相時鐘電路(100)和兩個雙相非交疊時鐘電路(300、400)，時鐘輸入信號(IN)連接到四相時鐘電路(100)，四相時鐘電路(100)產生相位均差90°的四個四相時鐘信號((0)、(90)、(180)、(270))，四相時鐘信號中的0相位信號((0))和180°相位信號((180))輸出到第一雙相非交疊時鐘電路(300)，四相時鐘信號中的90°相位信號((90))和270°相位信號((270))輸出到第二雙相非交疊時鐘電路(400)，第一雙相非交疊時鐘電路(300)輸出第一和第三通道採樣時鐘信號(1、3)和第一和第三通道底板採樣時鐘信號(1p、3p)，第二雙相非交疊時鐘電路(400)輸出第二和第四通道採樣時鐘信號(2、4)和第二和第四通道底板採樣時鐘信號(2p、4p)；其特徵在於時鐘輸入信號(IN)連接全局時鐘電路(200)，四相時鐘電路(100)輸出時鐘輸入信號(IN)的二分頻信號(2FP)到全局時鐘電路(200)，全局時鐘電路(200)產生全局小脈衝時鐘信號(s)輸出到兩個雙相非交疊時鐘電路(300、400)，全局時鐘電路(200)還產生兩個相位差180°的屏蔽時鐘信號(p(0)、p(180))，相位為180°的屏蔽時鐘信號(p(180))輸出到第一雙相非交疊時鐘電路(300)，相位為0的屏蔽時鐘信號(p(0))輸出到第二雙相非交疊時鐘電路(400)。
2.根據權利要求1所述的多通道無失配時鐘控制裝置，其特徵是所述的全局時鐘電路由兩個倒相器(INV2、INV3)、一個與非門(NAND1)和一個D觸發器(DFF6)組成，時鐘輸入信號(IN)連接到第一倒相器(INV2)和與非門(NAND1)的一個輸入端，第一倒相器(INV2)的輸出連接到與非門(NAND1)的另一輸入端，與非門(NAND1)的輸出端連接到第二倒相器(INV3)的輸入端，第二倒相器(INV3)的輸出端為全局小脈衝時鐘信號(IN)，D觸發器(DFF6)的時鐘輸入端(CK)和數據輸入端(D)分別連接第一倒相器(INV2)的輸出端和由四相時鐘電路(100)來的二分頻時鐘信號(2FP)，其同相輸出端(Q)和反相輸出端(Qz)分別是相位為0和180°的屏蔽時鐘信號(p(0)、p(180))。
3.根據權利要求2所述的多通道無失配時鐘控制裝置，其特徵是所述的四相時鐘電路(100)由5個D觸發器(DFF1、DFF2、DFF3、DFF4、DFF5)和一個倒相器(INV1)組成，第一D觸發器(DFF1)的時鐘輸入端(CK)接輸入時鐘信號(IN)，反相輸出端(QZ)與數據輸入端(D)相連，同相輸出端(Q)為二分頻時鐘信號(2FP)，其連接第四D觸發器(DFF4)的時鐘輸入端(CK)和第二D觸發器(DFF2)的數據輸入端(D)，第二觸發器(DFF2)的時鐘輸入端(CK)連接輸入時鐘信號(IN)，其同相輸出端(Q)連接第五D觸發器(DFF5)的時鐘輸入端(CK)，其反相輸出端(QZ)連接倒相器(INV1)的輸入端，倒相器(INV1)的輸出連接第三D觸發器(DFF3)的時鐘輸入端(CK)，第三D觸發器(DFF3)的反相輸出端(QZ)與數據輸入端(D)相連，其同相輸出端(Q)連接第四D觸發器(DFF4)和第五D觸發器(DFF5)的數據輸入端(D)，第四D觸發器(DFF4)的同相輸出端(Q)與反相輸出端(QZ)分別為0和180°相位的四相時鐘信號((0)、(180))，第五D觸發器(DFF5)的同相輸出端(Q)與反相輸出端(QZ)分別為90°和270°相位的四相時鐘信號((90)、(270))；所述的兩個兩相非交疊時鐘電路(300、400)的輸入連接來自全局時鐘電路(200)的全局小脈衝時鐘信號(s)，第一兩相非交疊時鐘電路(300)的輸入還連接來自四相時鐘電路(100)中的第四D觸發器(DFF4)的同相輸出端(Q)、反相輸出端(QZ)的0和180°相位的四相時鐘信號((0)、(180))，第二兩相非交疊時鐘電路(400)的輸入還連接來自四相時鐘電路(100)中的第五D觸發器(DFF5)的同相輸出端(Q)、反相輸出端(QZ)的90°和270°相位的四相時鐘信號((90)、(270))，第一兩相非交疊時鐘電路(300)輸出相位差為180°的第一和第三通道採樣時鐘信號(1、3)和相位差為180°的第一和第三通道底板採樣時鐘信號(1p、3p)，第二兩相非交疊時鐘電路(400)輸出相位差為180°的第二和第四通道採樣時鐘信號(2、4)和相位差為180°的第二和第四通道底板採樣時鐘信號(2p、4p)，兩個兩相非交疊時鐘電路的輸出組成，相位均差90°的四個採樣時鐘信號和90°的四個底板採樣時鐘信號，兩個兩相非交疊時鐘電路結構相同，各含有兩個單元電路，兩個單元電路交叉連接，每個單元電路結相同，均由一個與非門、七個倒相器、兩個NMOS管和一個PMOS管組成；第一兩相非交疊時鐘電路(300)的第一單元電路的與非門(NAND11)的兩個輸入端一個接來自四相時鐘電路(100)的0相位四相時鐘信號((0))，另一輸入端接第二單元電路的反饋端，與非門(NAND11)輸出接第一倒相器(INV11)的輸入端和PMOS管(P11)的柵極，第一倒相器(INV11)的輸出端接第二倒相器(INV12)的輸入端和第一NMOS管(N11)的漏極以及第六倒相器(INV16)的輸入端，第一NMOS管(N11)的柵極連接來自全局時鐘電路(200)輸出的全局小脈衝時鐘信號(s)，第一NMOS管(N11)的源極接第二NMOS管(N12)的漏極，第二NMOS管(N12)的柵極接來自全局時鐘電路(200)輸出的180°相位的屏蔽時鐘信號(p(180))，第二NMOS管(N12)的源極接地，第二倒相器(INV12)的輸出端接第三倒相器(INV13)的輸入端，第三倒相器(INV13)的輸出端接第四倒相器(INV14)的輸入端和PMOS管(P11)的漏極，PMOS管(P11)的源極接電源，第四倒相器(INV14)的輸出端為第一單元電路的反饋端，其連接到第二單元電路的與非門(NAND31)的一個輸入端，同時第四倒相器(INV14)的輸出端還連接到第五倒相器(INV15)的輸入端，第六倒相器(INV16)的輸出端接第七倒相器(INV17)的輸入端，第七倒相器(INV17)的輸出端輸出第一通道底板採樣時鐘信號(1p)，第五倒相器(INV15)的輸出端輸出第一通道採樣時鐘信號(1)；第一兩相非交疊時鐘電路(300)的第二單元電路的與非門(NAND31)兩個輸入端一個接來自四相時鐘電路(100)的180°相位的四相時鐘信號((180))，另一個輸入端接第一單元電路的反饋端，第二單元電路輸出第三通道底板採樣時鐘信號(3p)和第三通道採樣時鐘信號(3)；第二兩相非交疊時鐘電路(400)的第一單元電路的與非門(NAND21)兩個輸入端一個接來自四相時鐘電路(100)的90°相位的四相時鐘信號((90))，另一個輸入端接第二單元電路的反饋端，第一單元電路輸出第二通道底板採樣時鐘信號(2p)和第二通道採樣時鐘信號(2)；第二兩相非交疊時鐘電路(400)的第二單元電路的與非門(NAND41)兩個輸入端一個接來自四相時鐘電路(100)的270°相位的四相時鐘信號((270))，另一個輸入端接第一單元電路的反饋端，第二單元電路輸出第四通道底板採樣時鐘信號(4p)和第四通道採樣時鐘信號(4)；兩個兩相非交疊時鐘電路(300、400)產生相位差依次為90°的第一、第二、第三和第四通道底板採樣時鐘信號(1p、2p、3p、4p)以及相位差依次為90°的第一、第二、第三和第四通通道採樣時鐘信號(1、2、3、4)。
4.根據權利要求3所述的多通道無失配時鐘控制裝置，其特徵是所述的在兩個兩相非交疊時鐘電路的單元電路中第一NMOS管(N11、N31、N21、N41)和第二NMOS管(N12、N32、22、N42)的驅動能力大於第一倒相器(INV11、INV31、INV21、INV41)的驅動能力。
專利摘要本實用新型提供一種多通道無失配時鐘控制裝置，包含有全局時鐘電路，四相時鐘電路，兩個雙相非交疊時鐘電路，四相時鐘電路對時鐘輸入信號進行分頻和產生四相時鐘信號，全局時鐘電路產生一個全局小脈衝時鐘信號和屏蔽時鐘信號用於雙相非交疊時鐘電路產生相位差為180的一對通道採樣時鐘信號和一對通道底板採樣時鐘信號，兩個雙相非交疊時鐘電路共產生四個通道採樣時鐘信號和四個通道底板採樣時鐘信號，各通道採樣時鐘信號相位差均分，各通道底板採樣時鐘信號相位差均分，且同步與全局小脈衝時鐘信號。由於有一全局時鐘電路，從而消除了各通道時鐘信號間的失配。輸出的時鐘信號完全能滿足多通道模數轉換器的要求。
文檔編號H03M1/12GK2886921SQ20052013418
公開日2007年4月4日 申請日期2005年12月6日 優先權日2005年12月6日
發明者吳建輝, 張耀忠, 殷勤, 吳光林, 時龍興 申請人:東南大學