一種適用於自動增益控制環路的逐次逼近型模數轉換器的製作方法
2023-08-10 13:36:06
專利名稱：一種適用於自動增益控制環路的逐次逼近型模數轉換器的製作方法
技術領域：
本發明屬於模擬與混合信號集成電路技術領域，具體涉及一種適用於自動增益控制環路的模數轉換器。
背景技術：
近年來，隨著半導體器件(互補金屬氧化物等)工藝尺寸的不斷縮小，逐次逼近型 (SAR)模數轉換器在許多應用場合中發揮了作用，成為十分流行的結構。其中一個重要的原因是，在逐次逼近型模數轉換器的電路中，不需要用到依靠高電源電壓來保證工作性能的運算放大器，因此不會受到工藝尺寸縮小帶來的影響。同時，由於工作時沒有靜態功耗，只有來自數字電路、開關以及電容充放電的動態功耗，逐次逼近型模數轉換器具備了獨一無二的低功耗特性，使得這一結構十分具有吸引力。目前的研究大致上是從模數轉換器的速度和精度上去提升逐次逼近型模數轉換器的性能，有的應用在超寬帶(UWB)領域，有的應用在無線通信接收機中，還有的應用在無線傳感節點或生物醫療等低功耗場合。基於自動增益控制環路的應用場合，本發明提出了一種代價較小的逐次逼近型模數轉換器結構。
發明內容
本發明的目的在於提供一種結構簡單、代價較小的逐次逼近型模數轉換器結構， 應用在自動增益控制環路的場合。根據自動增益控制環路的特性及其對模數轉換器性能指標的要求，本發明提出的逐次逼近型模數轉換器，由採樣保持模塊、電容陣列模塊、開關陣列模塊、比較器模塊和數字控制模塊構成，具體結構如圖1所示，輸入輸出信號的說明如表1所示。其中
採樣保持模塊，用於對輸入信號的採樣，然後進行零階保持。具體電路如圖2所示。電容陣列模塊，用於完成電荷再分配功能。具體結構如圖3所示。開關陣列模塊，配合電容陣列一起完成數模轉換器的功能。具體結構如圖4所示。比較器模塊，用於判決輸入信號與參考電壓之間的大小關係。具體電路如圖5所
7J\ ο數字控制模塊，用於對模擬量轉換為數字量的過程進行時序控制。具體的狀態轉換過程如圖6所示。本發明中，所述電容陣列的大小採用二進位順序排列，每個電容陣列由多個單位電容構成。本發明中，所述開關陣列模塊中的開關由互補的PMOS電晶體及NMOS電晶體構成。本發明中，所述比較器的功能通過動態時序完成。本發明中，所述數字控制模塊的時序控制功能利用順序執行的狀態機完成，包含兩種工作模式連續採樣模式和單次採樣模式。
本發明能夠很好地滿足自動增益控制環路對模數轉換器的要求，以一套簡單且代價小的硬體結構實現了逐次逼近型模數轉換器的功能。
圖1為適用於自動增益控制環路的模數轉換器結構圖。圖2為採樣保持模塊電路圖。圖3為電容陣列模塊結構圖。圖4為開關陣列模塊結構圖。圖5為比較器模塊電路圖。圖6為數字控制模塊的狀態轉換圖。
具體實施例方式根據本發明內容，適用於自動增益控制環路的模數轉換器的具體實施方式
如下 (1)參照圖1，輸入信號首先經過一個取樣保持電路模塊，保證轉換期間輸入電壓的
穩定。後面跟著一個比較器，它通過逐次逼近的方法來產生數位訊號的有效位。具體說來， 就是比較器每一次的輸出結果送到逐次逼近寄存器及數字控制模塊，該模塊通過數模轉換器給出下一個參考電平，與輸入信號進行比較，通過循環往復的方法使這一參考電平不斷接近輸入信號的大小，最後在滿足精度要求的情況下完成模數轉換的功能。顯然，對於N位的模數轉換器，需要N次轉換過程，也就需要N個時鐘周期。(2)採樣保持模塊結構參照圖2所示，左邊的電晶體M1、M2和電容Cl、C2構成了一個電荷泵，電晶體Ml和M2的柵源交叉連接，源級與電容Cl、C2的頂級板連接，漏端接電源電壓。輸入的開關控制信號分別通過兩個反相器接到電容Cl、C2的底級板。電容C3的上下極板分別接電晶體M13的源級和M12的漏極。右邊開關管Mll的柵極通過兩個NMOS 管M7和MlO接成到地電位的通路。電晶體M5和M4接成反相器的形式，其輸出接到電晶體 M8的柵極，用來控制電荷泵輸出的電壓在開關導通時傳到開關管Ml 1的柵極。電晶體M9與 Mll串聯，在開關導通時將輸入信號傳到電容C3的下極板。當en信號為低電平時，開關管Mil的柵極電位通過電晶體M7和電晶體MlO放電到低電平，從而使開關斷開，同時電晶體M8和電晶體M9斷開，電容C3通過電晶體M3 和電晶體M12進行充電。當en信號為高電平時，電晶體M8導通，使開關管Mll的柵極電位通過電容C3充電至高電平，電晶體M9和電晶體Mll同時導通。由於電晶體M9的存在， 開關管Mll的柵極跟隨輸入信號變化，維持柵源之間的電壓差為Vdd。開關管Mil的尺寸決定了其導通電阻的大小以及源級和漏級結電容的大小，其中導通電阻的大小受建立時間約束，而源漏結電容的大小會影響採樣信號的線性度。(3)電容陣列模塊的具體結構參照圖3所示。圖中數字相同的電容是並聯關係， 數字為「1」的電容是單位電容，「2」 「512」的電容大小依次呈現二進位的分布，如「2」是單位電容的2倍，「4」是單位電容的4倍…，「512」單位電容的512倍。標號為「1」和「2」 的電容呈現中心對稱，標號為「4」、「8」、「16」、「32」的電容在水平方向上呈現軸對稱分布， 標號為「64」、「 1 」、「256」、「512」的電容在垂直方向上呈現軸對稱分布。另外，所以電容的頂級板接在一起，底極板則接到各自對應的開關上。
底極板的寄生電容不會影響電荷重分配的精度，由於存在著與底極板連接的MOS 開關，這些寄生電容只被參考電壓充電或者對地進行放電，因而不會參與上極板的電荷再分配。整個ADC的精度尤其是微分非線性(DNL)和積分非線性(INL)主要受電容陣列的失配影響。單位電容的取值越大，匹配性越好，同時κτ/c噪聲也會越小，但相應地帶來功耗和面積的開銷，也降低了轉換速度。在綜合考慮這些因素之後，單位電容的大小取為15fF， 對應的電容陣列總大小為15pF。在電路的版圖布局上，為了提高匹配性，採用了共中心對稱的布局方式，其中數字相同的一組單位電容加在一起組成一個需要的二進位電容。(4)開關陣列模塊結構參照圖4所示。每個開關均採用CMOS互補傳輸門電路實現，NMOS電晶體與PMOS電晶體並聯連接，即NMOS電晶體的源漏分別與PMOS電晶體的源漏相連接，NMOS電晶體的柵極接到開關的控制信號，PMOS電晶體的柵極接到開關的反向控制信號。開關為單刀雙擲的形式，左邊的一端連接到電容陣列的底極板，右邊的兩端中，一端接到地電位，另一端接一個單刀雙擲開關，通過這個開關連接到輸入信號或參考電壓。(5)比較器模塊的結構參照圖5所示。輸入信號vip和vin接到電晶體m和N2 的柵極，電晶體N3和N4的柵源交叉連接，同時與電晶體m和N2的漏極相連。電晶體m 和N2的源級接到電晶體N7的漏極，電晶體M7的柵極接到時鐘信號elk。電晶體N5和N6 分別與電晶體N3和N4並聯連接，柵極也接到時鐘信號elk。電晶體m和N2的漏端通過兩個反相器得到比較器的輸出信號νορ和von。elk信號為低電平時，電晶體N7關斷，從而使輸入差分對及再生反饋環路關斷。而電晶體N5和電晶體N6導通，從而將比較器輸出置為高電平，此時比較器無靜態功耗；elk 信號為高電平時，電晶體N7導通而電晶體N5和電晶體N6關斷，輸入差分對上的信號差異通過再生反饋進行放大，比較結果再通過兩級反相器組成的緩衝器進行整形，得到最終的輸出結果。比較器的失調電壓可以用下面的表達式來描述
等式左邊的Vrcjs表示比較器的失調電壓，右邊Δ/ΤΗ1|2的表示輸入對管閾值電壓
的失配，% 表示輸入管的過驅動電壓，表示輸入對管尺寸的失配，
權利要求
1.一種適用於自動增益控制環路的逐次逼近型模數轉換器，其特徵在於由下述模塊組成採樣保持模塊，用於先對輸入信號的採樣，然後進行零階保持； 電容陣列模塊，用於完成電荷再分配； 開關陣列模塊，配合電容陣列模塊，完成數模轉換器的功能； 比較器模塊，用於確定輸入信號與參考電壓之間的大小關係； 數字控制模塊，用於對輸入信號的逐次逼近轉換過程進行時序控制。
2.根據權利要求1所述的逐次逼近型模數轉換器結構，其特徵在於，所述電容陣列的大小採用二進位順序排列，每個電容陣列由多個單位電容構成。
3.根據權利要求1所述的逐次逼近型模數轉換器結構，其特徵在於，所述開關陣列模塊中的開關由互補的PMOS電晶體及NMOS電晶體構成。
4.根據權利要求1所述的逐次逼近型模數轉換器結構，其特徵在於，所述比較器的功能通過動態時序完成。
5.根據權利要求1所述的逐次逼近型模數轉換器結構，其特徵在於，所述數字控制模塊的時序控制功能利用順序執行的狀態機完成，包含兩種工作模式連續採樣模式和單次採樣模式。
全文摘要
本發明屬於模擬與混合信號集成電路技術領域，具體為一種適用於自動增益控制環路的逐次逼近型模數轉換器。該模數轉換器主要包括採樣保持模塊、電容陣列模塊、開關陣列模塊、比較器模塊和數字控制模塊。本發明能夠很好地滿足自動增益控制環路對模數轉換器的要求，以一套簡單且代價小的硬體結構實現了逐次逼近型模數轉換器的功能。
文檔編號H03M1/38GK102332921SQ201110212310
公開日2012年1月25日 申請日期2011年7月28日 優先權日2011年7月28日
發明者劉毅, 曾真, 李 亨, 董傳盛 申請人:復旦大學