電腦電源開啟信號控制電路的製作方法

2023-07-31 04:35:46

專利名稱：電腦電源開啟信號控制電路的製作方法
技術領域：
本發明涉及一種信號控制電路，特別是一種電腦電源開啟信號控制電路。
背景技術：
主板對於上電的要求是很嚴格的，各種上電的必備條件都要有著先後的順序，一 項條件滿足後才可以轉到下一步，如果其中的某一個環節出現了故障，則整個上電過程不 能繼續下去。下面具體介紹一下整個Power Sequencing (上電時序)的詳細過程插上ATX (全 稱 Advanced Technology Extended)電源之後，檢查 5VSB、3VSB、1. 8VSB、1. 5VSB、1. 2VSB 等 待機電壓是否正常的轉換出來(5VSB和3VSB的待機電壓是每塊主板上都必須要有的，其 它待機電壓則依據主板晶片組的不同而不同)；檢查RSMRST#信號是否為3. 3V的高電平， RSMRST#信號是用來通知南橋5VSB和3VSB待機電壓正常的信號，這個信號如果為低，則南 橋收到錯誤的信息，認為相應的待機電壓沒有起來，所以不會進行下一步的上電動作；短接 主板上的電源開關，發送出PWBTN#(Power Button,電源按鈕)信號給南橋，南橋轉出SLP_ S3#信號(S3休眠信號)給一個三極體的基極，這個三極體的集電極接ATX電源的PSON引 腳，發射極接地，SLP_S3#為高電平，此三極體的集電極、發射極導通，將PS0N#拉低，完成上 電過程。由於SLP_S3#信號處於高電平時可將PS0N#拉低，此時主板電源開啟，輸出各路低 壓直流電源為主板上的元件供電；SLP_S3#信號處於低電平時PS0N#信號為高電平，主板電 源關閉，各路電源的電壓跳變為低電平。如果PS0N#信號處於高電平的時間過短，隨即又跳 變為低電平時，主板上的各路輸出電壓來不及關閉，就又被開啟，容易造成時序混亂，導致 電腦死機。

發明內容
鑑於以上內容，有必要提供一種電腦電源開啟信號控制電路。一種電腦電源開啟信號控制電路，包括一主板電源連接器及一延時電路，所述延 時電路的輸入端接入由電腦的超級輸入輸出晶片發出的電源開啟信號，所述延時電路的輸 出端連接至所述主板電源連接器上的電源開啟針腳。相較於現有技術，本發明電腦電源開啟信號控制電路利用延時電路延遲所述電源 開啟信號的傳輸，以防止開啟信號的快速跳變導致電腦死機。


圖1是本發明較佳實施方式電腦電源開啟信號控制電路的電路圖。
具體實施例方式請參閱圖1，本發明電腦電源開啟信號控制電路較佳實施方式包括一延時電路100及一電源開關電路200。所述延時電路100的輸入端接PS0N# (Power On,電源開啟)信號，該PS0N#信號來 源於主板的Super 1/0(超級輸入/輸出)晶片，所述延時電路100的輸出端連接至主板電 源連接器20的PSON針腳。所述延時電路100包括一時序控制晶片10，所述時序控制晶片10各引腳的功能定 義如下 所述時序控制晶片10的Vin引腳通過一電阻Rl連接至所述PS0N#信號；一電容 Cl 一端接地，另一端接至所述電阻Rl和Vin引腳之間；一電阻R2的一端接地，另一端接至 所述電阻Rl和Vin引腳之間。所述時序控制晶片10的ENIN引腳及Vcc引腳均接至一 +3. 3V 的備份電源(+3.3VSB)，GND引腳接地。所述+3. 3V的備份電源接一濾波電容C2。所述時 序控制晶片10的CEXT引腳外接一電容C3，該電容C3的容量為33nF(納法)。所述時序控 制晶片10的ENOUT引腳連接至所述主板電源連接器20的PSON針腳。所述時序控制晶片 10的延時時間T與電容C3的容量C之間的計算公式為T = (CX4.8X 106)+35us，時間單 位為微秒。在本較佳實施方式中所述延時時間T = (33X ICT9X4. 8X IO6)+35 = 35. 1584 微秒，即所述時序控制晶片10的輸入信號與輸出信號之間的延時為35. 1584微秒。所述主板電源連接器20包括24個針腳，分別與一外接交流電源的ATX電源供應 器(圖未視)的相應接線相連。所述主板電源連接器20各針腳的功能如下
所述PSON針腳為低電平(0V 0.8V)時，電源開啟，所述主板電源連接器20輸出 多路低壓直流電源(如12V，5V，3. 3V等)。所述PSON針腳為高電平(2V 5. 25V)時所述多 路低壓直流電源關閉。所述PSON針腳通過一電阻R3及R4接+5V的備份電壓(+5V_AUX)， 所述電阻R3的一端與所述PSON針腳相連，另一端接一電容C4及所述電阻R4，所述時序控 制晶片10的ENOUT引腳通過所述電阻R3與所述PSON針腳相連。工作時，由於所述延時電路100的延時作用，所PS0N#信號滯後傳送至所述主板電源連接器20的PSON引腳，可防止PS0N#信號快速跳變導致時序混舌L。例如，用戶頻繁操作 電源按鈕，PS0N#信號跳變一次後，隨即又跳變第二次，兩次跳變的時間間隔很短，電源尚未 完全關閉，就收到開啟命令，開關機時序發生混亂，易導致電腦死機。或者當系統剛進入S3 休眠狀態時(此時S3信號由高電平跳變為低電平)，馬上就被喚醒，S3信號隨即又跳變為 高電平，PS0N#信號與S3信號的電平高低狀態相反，先從低電平跳變為高電平，隨即又從低 電平跳變為高電平，在很短的時間內對電源進行關閉又開啟的動作，電源尚未完全關閉，就 收到開啟命令，開關機時序發生混亂，易導致電腦死機。但是，由於有所述延時電路100的 作用，跳變後的PS0N#信號會在電源完全關閉後再傳輸至所述主機電源連接器20的PSON 針腳，可避免上述時序混亂的情況發生。
權利要求
一種電腦電源開啟信號控制電路，包括一主板電源連接器，其特徵在於所述開關機電路還包括一延時電路，所述延時電路的輸入端接入由電腦的超級輸入輸出晶片發出的電源開啟信號，所述延時電路的輸出端連接至所述主板電源連接器上的電源開啟針腳。
2.如權利要求1所述的電腦電源開啟信號控制電路，其特徵在於所述延時電路包括 一時序控制晶片，所述時序控制晶片包括一連接至所述電源開啟信號的輸入引腳及一連接 至所述主板電源連接器的電源開啟針腳的輸出引腳。
3.如權利要求2所述的電腦電源開啟信號控制電路，其特徵在於所述時序控制晶片 還包括一接有備份電源的電源引腳及一接地弓I腳。
4.如權利要求3所述的電腦電源開啟信號控制電路，其特徵在於所述時序控制晶片 還包括一接有一電容的引腳。
5.如權利要求4所述的電腦電源開啟信號控制電路，其特徵在於所述時序控制晶片 的延時時間與所述電容之間的關係為T = (CX4.8X106)+35, T代表延時時間，單位是微 秒，C代表所述電容的容量，所述控制晶片將接收到的電源開啟信號延時T微秒之後再輸出 至所述電源連接器的電源開啟引腳。
6 .如權利要求5所述的電腦電源開啟信號控制電路，其特徵在於所述電容為33納法。
7.如權利要求4所述的電腦電源開啟信號控制電路，其特徵在於所述時序控制晶片 還包括一接有備份電源的使能引腳，所述使能引腳高電平有效，允許所述時序控制晶片輸 出接收到的信號，所述使能引腳低電平時所述時序控制晶片不能輸出接收到的信號。
8.如權利要求1所述的電腦電源開啟信號控制電路，其特徵在於所述主板電源連接 器上的電源開啟針腳為低電平時所述主板電源連接器輸出多路低壓直流電源。
9.如權利要求8所述的電腦電源開啟信號控制電路，其特徵在於所述主板電源連接 器上的開關機針腳的電平跳變為高電平時所述多路低壓直流電源關閉。
全文摘要
一種電腦電源開啟信號控制電路，包括一主板電源連接器及一延時電路，所述延時電路的輸入端接入由電腦的超級輸入輸出晶片發出的電源開啟信號，所述延時電路的輸出端連接至所述主板電源連接器上的電源開啟針腳。本發明電腦電源開啟信號控制電路利用延時電路滯後電源開啟信號的傳輸，防止開啟信號跳變過快導致電腦死機的現象。
文檔編號G06F1/26GK101907914SQ20091030285
公開日2010年12月8日 申請日期2009年6月2日 優先權日2009年6月2日
發明者陳齊傑 申請人:鴻富錦精密工業(深圳)有限公司;鴻海精密工業股份有限公司