一種半導體裝置及其形成方法
2023-08-02 01:09:46 2
一種半導體裝置及其形成方法
【專利摘要】本發明公開了一種半導體裝置及其形成方法，相鄰兩個柵極結構間的相鄰兩個側牆之間為凹槽，所述凹槽具有自上而下間的漸窄側壁，即一定程度上減小了凹槽的深寬比，使得凹槽中較深位置所需沉積的應力頂蓋層減少了，由此使得凹槽較深位置易於沉積應力頂蓋層，即避免了應力頂蓋層在凹槽內的沉積出現空隙的問題，從而能夠使應力頂蓋層起到較佳的誘發應力的作用，提高了器件的性能。
【專利說明】一種半導體裝置及其形成方法
【技術領域】
[0001]本發明涉及集成電路製造領域，特別涉及一種半導體裝置及其形成方法。
【背景技術】
[0002]在先進的互補金屬氧化物半導體(CMOS)產業中，器件的特徵尺寸在不斷縮小，然而各種現有材料、工藝等必然的存在著物理極限，比如短溝道效應，熱載流子效應等，都是限制器件性能的瓶頸。面對這些難題，採用新的材料，優化生產工藝就迫在眉睫。
[0003]經研究發現，在溝道區施加應力，就能夠提高電子遷移率，從而解決短溝道效應等難題，提高器件的性能。比如應力記憶技術(stress memorization technology, SMT),傳統SMT工藝的做法為:在電晶體表面沉積應力頂蓋層，並進行退火工藝，改變柵電極非晶矽結構，將應力誘發至襯底中，之後將應力頂蓋層去除即可。該技術能夠較好的改善N溝道金屬氧化物半導體場效應管(NMOS)的電學性能。
[0004]該技術雖然對性能提高的效果不錯，卻由於尺寸的限制在形成應力頂蓋層的過程中出現各種問題。如圖1所示，其為現有工藝形成應力頂蓋層的示意圖，在襯底100上形成柵極結構101，緊靠柵極結構101形成側牆102，相鄰兩個柵極結構101間的相鄰兩個側牆102之間為凹槽。其中側牆102為圓角矩形狀(即整體為矩形形狀，其中一角為圓角，在此為遠離柵極結構101及襯底100的一角為圓角，其他三個角為直角)，凹槽的側壁(即側牆102遠離其緊靠的柵極結構101的一面)為豎直的。之後覆蓋應力頂蓋層103，通常由於距離很小，即凹槽的深寬比非常大，因此由於沉積工藝的特性，容易使得應力頂蓋層103在凹槽內的沉積出現空隙104。由於空隙104的存在，將不利於將應力頂蓋層103中的應力誘發至襯底中，即不能夠達到形成應力頂蓋層103所需要的目的。因此，如何避免應力頂蓋層中空隙的出現，是個亟待解決的問題。
【發明內容】
[0005]本發明的目的在於提供一種半導體裝置的形成方法，以解決現有技術中形成應力頂蓋層容易出現空隙的問題。
[0006]為解決上述技術問題，本發明提供一種半導體裝置的形成方法，包括:
[0007]提供襯底；
[0008]在所述襯底上形成多個柵極結構；
[0009]在每個柵極結構兩側形成側牆，相鄰兩個柵極結構間的相鄰兩個側牆之間為凹槽，所述凹槽具有自上而下的漸窄側壁。
[0010]進一步的，對於所述的半導體裝置的形成方法，在每個柵極結構兩側形成側牆的工藝包括如下步驟:
[0011]形成第一材料層，所述第一材料層覆蓋所述襯底及柵極結構；
[0012]刻蝕所述第一材料層形成第一側牆；
[0013]形成第二材料層，所述第二材料層覆蓋所述襯底、第一側牆及柵極結構；[0014]刻蝕所述第二材料層，形成第二側牆。
[0015]進一步的，對於所述的半導體裝置的形成方法，所述第一側牆的厚度為50-200埃 。
[0016]進一步的，對於所述的半導體裝置的形成方法，所述第一側牆的高度低於所述柵極結構的高度。
[0017]進一步的，對於所述的半導體裝置的形成方法，所述第二側牆的厚度為50-200埃。
[0018]進一步的，對於所述的半導體裝置的形成方法，所述第二側牆的高度等於所述柵極結構的高度。
[0019]進一步的，對於所述的半導體裝置的形成方法，所述第一材料層為經原子層沉積工藝形成的氮化娃層。
[0020]進一步的，對於所述的半導體裝置的形成方法，所述第二材料層為經原子層沉積工藝形成的氮化娃層。
[0021]進一步的，對於所述的半導體裝置的形成方法，所述形成第一材料層及第二材料層的工藝條件均為:壓強5~lOTorr，溫度50(T600°C，功率10(T200W。
[0022]進一步的，對於所述的半導體裝置的形成方法，所述原子層沉積工藝的反應氣體均包括 SiH2Cl2'NH3、N2。
[0023]進一步的，對於所述的半導體裝置的形成方法，所述反應氣體流量為50~lOOOsccm。
[0024]進一步的，對於所述的半導體裝置的形成方法，還包括:在形成第二側牆後，形成應力頂蓋層，所述應力頂蓋層覆蓋所述襯底、第二側牆及柵極結構。
[0025]本發明提出一種半導體裝置，其特徵在於，包括:
[0026]襯底，所述襯底上具有多個柵極結構；
[0027]緊靠所述柵極結構的側牆及相鄰柵極結構的側牆之間的凹槽，所述凹槽具有自上而下的漸窄側壁。
[0028]與現有技術相比，在本發明提供的半導體裝置的形成方法中，相鄰兩個柵極結構間的相鄰兩個側牆之間為凹槽，所述凹槽具有自上而下間的漸窄側壁，即一定程度上減小了凹槽的深寬比，使得凹槽中較深位置所需沉積的應力頂蓋層減少了，由此使得凹槽較深位置易於沉積應力頂蓋層，即避免了應力頂蓋層在凹槽內的沉積出現空隙的問題，從而能夠使應力頂蓋層起到較佳的誘發應力的作用，提高了器件的性能。
【專利附圖】
【附圖說明】
[0029]圖1為現有工藝形成應力頂蓋層後各層關係的示意圖；
[0030]圖疒圖6為本發明實施例形成半導體裝置的過程示意圖。
【具體實施方式】
[0031]以下結合附圖和具體實施例對本發明提供的半導體裝置及其形成方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式，僅用以方便、明晰地輔助說明本發明實施例的目的。[0032]請參考圖2，提供襯底200，例如矽襯底等，在所述襯底200上形成多個柵極結構201，所述柵極結構201可利用現有工藝中的任一種方法形成。在所述襯底200上形成第一材料層202，使所述襯底200及柵極結構201被第一材料層202覆蓋。其中，所述第一材料層202為氮化娃(SiN)層，可經原子層沉積(atomic layer deposition, ALD)工藝形成，或者經爐管工藝形成。在本實施例中，採用原子層沉積工藝，其工藝條件為:壓強flOTorr，溫度50(T600°C，功率10(T200W。所述原子層沉積工藝的反應氣體包括二氯矽烷(SiH2Cl2)、氨氣(NH3)、氮氣(N2)。所述反應氣體流量為5(Tl000sccm，優選的可以為5(Tl00sccm。第一材料層202的厚度為50~200埃，優選的，可以為100~120埃。
[0033]請參考圖3，刻蝕所述第一材料層，去除位於所述襯底200上、柵極結構201上表面的全部及柵極結構201兩側的部分第一材料層，形成第一側牆300，所述第一側牆300的緊靠所述柵極結構201及所述襯底200，所述第一側牆300的高度低於所述柵極結構201的高度，所述第一側牆300的厚度為50-200埃，優選的，可以為100-120埃，所述第一側牆300形狀為圓角矩形狀(此處與【背景技術】中所涉及的為同一概念，即遠離柵極結構201及襯底200的一角為圓角，其他三個角為直角。但是，由於所形成的第一側牆300的截面寬度較小，因此，圖中表現為緊靠柵極結構201且遠離襯底200的一角由於寬度略窄而成為尖角，緊靠襯底200的兩個角為直角)。其中，刻蝕工藝可採用現有幹法刻蝕或溼法刻蝕，可採用柵氧化層(較常見故未示出)作為刻蝕停止層。
[0034]請參考圖4，形成第二材料層400，所述第二材料層400覆蓋所述襯底200、第一側牆300及柵極結構201。其中，所述第二材料層400為氮化矽層，可經原子層沉積工藝形成，或者經爐管工藝形成。在本實施例中，採用原子層沉積工藝，其工藝條件為:壓強5~lOTorr，溫度50(T60(TC，功率10(T200W。所述原子層沉積工藝的反應氣體包括SiH2Cl2、NH3、N2。所述反應氣體流量為5(Tl000sccm，優選的，可以為5(Tl00sccm。第一材料層202的厚度為50-200埃，優選的，可以為100-120埃。
[0035]接著，請參考圖5，刻蝕所述第二材料層，去除位於所述襯底200上及柵極結構201上表面的第二材料層，形成第二側牆500，第一側牆300和第二側牆500結合形成所需的側牆501。其中，刻蝕工藝可採用現有幹法刻蝕或溼法刻蝕。所述第二側牆500的高度等於所述柵極結構201的高度，所述第二側牆500的厚度為50-200埃，優選的，可以為10(Tl20埃。由圖5中可知，相鄰兩個柵極結構201間的相鄰兩個側牆501之間為凹槽503，所述凹槽503具有自上而下的漸窄側壁(即側牆501遠離其緊靠的柵極結構201的一面，這是由於第一側牆300的存在，因此第二側牆500形成後將很容易具有一定傾斜角度，而由於該傾斜角度的存在，凹槽503便具有自上而下的漸窄側壁)。優選的，所述凹槽503的側壁具有85° ^86°的傾角502，優選的，可以為85.5°。所述傾角502便於後續的沉積工藝，能夠避免現有工藝中凹槽的深高比非常大，應力頂蓋層在凹槽內的沉積出現空隙的問題。
[0036]具體的，請參考圖6，形成應力頂蓋層600，所述應力頂蓋層600覆蓋所述襯底200、第二側牆500及柵極結構201，可見，在相鄰側牆501之間的凹槽內的應力頂蓋層600沉積良好，應力頂蓋層600內沒有間隙。其中，所述應力頂蓋層600為氮化物，形成工藝可以為化學氣相沉積(CVD)工藝，優選的，可以在形成應力頂蓋層600之前預先形成一層緩衝氧化層(未示出)，以避免應力頂蓋層600對柵極結構201造成不必要的破壞，也能夠在後續去除應力頂蓋層600時作為刻蝕停止層。[0037]之後，進行退火工藝，將由於形成應力頂蓋層所帶來的應力記憶到所述襯底之中，提高溝道區的電子遷移率，改善器件的電學性能。後續可繼續去除應力頂蓋層等其他工藝，本申請對此不作贅述。
[0038]上述所形成的第一材料層及第二材料層，其厚度之和應當與傳統工藝中僅沉積一次材料層的厚度相當，以避免厚度差異較大而導致關鍵尺寸(CD)出現較大變動，給實際生產帶來不便。自然，所述半導體裝置經刻蝕形成側牆後，器件的最終關鍵尺寸也應當與傳統具有圓角矩形狀側牆的器件相近，便於後續工藝的順利進行和保障器件的整體性能。
[0039]上述實施例提供的半導體裝置的形成方法中，相鄰兩個柵極結構間的相鄰兩個側牆之間為凹槽，所述凹槽具有自上而下間的漸窄側壁，即一定程度上減小了凹槽的深寬比，使得凹槽中較深位置所需沉積的應力頂蓋層減少了，由此使得凹槽較深位置易於沉積應力頂蓋層，即避免了應力頂蓋層在凹槽內的沉積出現空隙的問題，從而能夠使應力頂蓋層起到較佳的誘發應力的作用，提高了器件的性能。
[0040]顯然，本領域的技術人員可以對發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包括這些改動和變型在內。
【權利要求】
1.一種半導體裝置的形成方法，其特徵在於，包括: 提供襯底； 在所述襯底上形成多個柵極結構； 在每個柵極結構兩側形成側牆，相鄰兩個柵極結構間的相鄰兩個側牆之間為凹槽，所述凹槽具有自上而下的漸窄側壁。
2.如權利要求1所述的半導體裝置的形成方法，其特徵在於，在每個柵極結構兩側形成側牆的工藝包括如下步驟: 形成第一材料層，所述第一材料層覆蓋所述襯底及柵極結構； 刻蝕所述第一材料層形成第一側牆； 形成第二材料層，所述第二材料層覆蓋所述襯底、第一側牆及柵極結構； 刻蝕所述第二材料層，形成第二側牆。
3.如權利要求2所述的半導體裝置的形成方法，其特徵在於，所述第一側牆的厚度為50?200埃。
4.如權利要求2所述的半導體裝置的形成方法，其特徵在於，所述第一側牆的高度低於所述柵極結構的高度。
5.如權利要求2所述的半導體裝置的形成方法，其特徵在於，所述第二側牆的厚度為50?200埃。
6.如權利要求2所述的半導體裝置的形成方法，其特徵在於，所述第二側牆的高度等於所述柵極結構的高度。
7.如權利要求2所述的半導體裝置的形成方法，其特徵在於，所述第一材料層為經原子層沉積工藝形成的氮化矽層。
8.如權利要求2所述的半導體裝置的形成方法，其特徵在於，所述第二材料層為經原子層沉積工藝形成的氮化矽層。
9.如權利要求7或8所述的半導體裝置的形成方法，其特徵在於，形成第一材料層及第二材料層的工藝條件均為:壓強5?lOTorr，溫度50(T600°C，功率10(T200W。
10.如權利要求7或8所述的半導體裝置的形成方法，其特徵在於，所述原子層沉積工藝的反應氣體均包括SiH2Cl2、NH3> N2。
11.如權利要求10所述的半導體裝置的形成方法，其特徵在於，所述反應氣體流量為50?lOOOsccm。
12.如權利要求2所述的半導體裝置的形成方法，其特徵在於，還包括:在形成第二側牆後，形成應力頂蓋層，所述應力頂蓋層覆蓋所述襯底、第二側牆及柵極結構。
13.—種如權利要求1至12中任一項的半導體裝置的形成方法所形成的半導體裝置，其特徵在於，包括: 襯底，所述襯底上具有多個柵極結構； 緊靠所述柵極結構的側牆，相鄰兩個柵極結構間的相鄰兩個側牆之間為凹槽，所述凹槽具有自上而下的漸窄側壁。
【文檔編號】H01L21/28GK103515320SQ201210206464
【公開日】2014年1月15日 申請日期:2012年6月20日 優先權日:2012年6月20日
【發明者】隋運奇 申請人:中芯國際集成電路製造(上海)有限公司