基於電荷陷阱的存儲器的製造方法

2023-08-02 01:31:16

基於電荷陷阱的存儲器的製造方法
【專利摘要】本發明涉及基於電荷陷阱的存儲器。本發明描述製作3D電荷陷阱存儲器單元的方法連同包含所述3D電荷陷阱存儲器單元的設備及系統。在由導電及絕緣材料交替層形成的平面堆疊中，可形成大致垂直開口。在所述垂直開口內側，可形成包括第一層、電荷陷阱層、穿隧氧化物層及外延矽部分的大致垂直結構。本發明還描述額外實施例。
【專利說明】基於電荷陷阱的存儲器
[0001] 分案申請
[0002] 本發明專利申請是申請日為2010年8月25日，申請號為201080042884. 7,以及發 明名稱為"基於電荷陷阱的存儲器"的發明專利申請案的分案申請。
[0003] 相關申請案奪叉參考
[0004] 本專利申請案主張來自2009年8月26日提出申請的第12/548, 193號美國申請 案的優先權權益，所述美國申請案以引用的方式併入本文中。

【技術領域】
[0005] 本發明關於基於電荷陷阱的存儲器。

【背景技術】
[0006] 非易失性半導體存儲器（NVSM)廣泛用許多電子裝置中，例如個人數字助理 (PDA)、膝上型計算機、行動電話、數位相機等等。這些存儲器中的一些存儲器在電荷陷獲的 基礎上操作。


【發明內容】

[0007] 本發明的一目的在於提供一種存儲器裝置，其包括：大致垂直結構，所述大致垂直 結構至少包括電介質、電荷陷阱、穿隧氧化物及矽部分，所述大致垂直結構在開口內形成， 所述開口在平面堆疊中形成，所述平面堆疊包括導電材料及絕緣材料的交替層，其中所述 電荷陷阱與所述矽部分的一部分直接接觸。
[0008] 本發明的另一目的在於提供一種存儲器裝置，其包括：多個存儲器單元，其中所述 多個存儲器單元中的每一存儲器單元包括電荷陷阱存儲器單元，其中所述電荷陷阱存儲器 單元包含：大致垂直結構，所述大致垂直結構至少包括電介質、電荷陷阱、穿隧氧化物及矽 部分，所述大致垂直結構在開口內形成，所述開口在平面堆疊中形成，所述平面堆疊包括導 電材料及絕緣材料的交替層，其中所述電荷陷阱與所述矽部分的一部分直接接觸。
[0009] 本發明的又一目的在於提供一種存儲器系統，其包括：處理器；及耦合至所述處 理器的存儲器設備，其中所述存儲器設備包括電荷陷阱存儲器單元，其中所述電荷陷阱存 儲器單元中的至少一者包含：大致垂直結構，所述大致垂直結構至少包括電介質、電荷陷 阱、穿隧氧化物及矽部分，所述大致垂直結構在開口內形成，所述開口在平面堆疊中形成， 所述平面堆疊包括導電材料及絕緣材料的交替層，其中所述電荷陷阱與所述矽部分的一部 分直接接觸。

【專利附圖】

【附圖說明】
[0010] 在附圖的各圖中以舉例方式而非限制方式圖解說明一些實施例，附圖中：
[0011] 圖1是根據本發明的各種實施例的基於電荷陷阱的存儲器單元的一部分的橫截 面圖；
[0012] 圖2是圖解說明根據本發明的各種實施例的圖1的基於電荷陷阱的存儲器單元的 俯視圖；
[0013] 圖3是圖解說明根據本發明的各種實施例其中可形成圖1的基於電荷陷阱的存儲 器單元的導電及絕緣材料交替層的堆疊的三維（3D)視圖；
[0014] 圖4是圖解說明根據本發明的各種實施例在垂直開口的壁上形成第一層之後的 圖3的過程中堆疊的橫截面圖；
[0015] 圖5是圖解說明根據本發明的各種實施例在第一層上形成第二層之後的圖4的過 程中堆疊的橫截面圖；
[0016] 圖6是圖解說明根據本發明的各種實施例在用外延娃填充垂直開口的剩餘部分 並移除犧牲層之後的圖5的過程中堆疊的橫截面圖；
[0017] 圖7是圖解說明根據本發明的各種實施例在形成穿隧氧化物層之後的圖6的過程 中堆疊的橫截面圖；
[0018] 圖8是圖解說明根據本發明的各種實施例在形成用於移除外延矽的部分的掩模 之後的圖7的過程中堆疊的橫截面圖；
[0019] 圖9是圖解說明根據本發明的各種實施例用於編程圖1的基於電荷陷阱的存儲器 單元的各種觸點的連接的3D視圖；
[0020] 圖10是圖解說明根據本發明的各種實施例形成圖1的基於電荷陷阱的存儲器單 元的方法的流程圖；
[0021] 圖11是圖解說明根據本發明的各種實施例形成圖1的基於電荷陷阱的存儲器單 元的方法的流程圖；且
[0022] 圖12是圖解說明根據本發明的各種實施例的系統的圖示。

【具體實施方式】
[0023] 現在將描述3D基於電荷陷阱的存儲器單元的實例性結構及其製作方法的實施 例。在以下描述中，出於解釋目的，闡述了具有實例特有細節的眾多實例以提供對實例性實 施例的透徹理解。然而，所屬領域的技術人員將顯而易見，也可在沒有這些實例特有細節的 情況下實踐本發明實例。
[0024] 實例性實施例可包含在由導電及絕緣材料交替層形成的平面堆疊中形成大致垂 直開口（下文中稱作"垂直開口")。雖然在此文檔的整個剩餘部分中使用術語"垂直開口"， 但應注意此做法僅是為了方便起見。因此，可使用更廣泛術語"大致垂直開口 "代替每一實 例中的術語"垂直開口"。
[0025] 在垂直開口內側，可形成包含第一層（例如，阻擋電介質層）、電荷陷阱層、穿隧氧 化物層及外延矽部分的大致垂直結構（下文中稱作"垂直結構"）。儘管在此文檔的整個剩 餘部分中使用術語"垂直結構"，但應注意此做法僅是為了方便起見。因此，可使用更廣泛術 語"大致垂直結構"代替每一實例中的術語"垂直結構"。
[0026] 類似地，為了方便起見，在此文檔的整個剩餘部分中使用術語"金屬"來代替術語 "導電材料"。應注意，可使用更廣泛的術語"導電材料"代替每一實例中的術語"金屬"。導 電材料可包括以下組分中的任何一者或一者以上：NiSi、Ru、Si、TaN、Ti、TiN、TiSi、WN及 WSix，以及其它組分。
[0027] 最後，為了方便起見，在此文檔的整個剩餘部分中使用術語"氧化物"代替術語"絕 緣材料"。應注意，可使用更廣泛的術語"絕緣材料"替代每一實例中的術語"氧化物"。絕 緣材料可包括以下組分中的任何一者或一者以上：A10 X、HfA10x、LaA10x、LaOx、SiN、Si0 2、 ZrA10xZr0x& ZrSiOx,以及其它組分。另外，絕緣材料可包含這些組分中的任何一者或一者 以上的多個層。
[0028] 可將下文進一步詳細描述的包括這些絕緣材料的一些層描述為阻擋電介質層。這 些層包含具有電介質層的層，所述電介質層包含多晶矽間電介質（iro)。可將下文進一步 詳細描述的包括這些絕緣材料的一些層描述為電荷陷阱層，例如包含原子層沉積（ALD) SiN 的那些層。應注意，阻擋電介質層及電荷陷阱層兩者可各自包括上文所列示的絕緣材料組 分中的一者或一者以上以及其它組分的多個層。
[0029] 所述垂直結構可包括電介質層、由穿隧氧化物層部分地覆蓋的外延矽部分及覆蓋 所述外延矽部分的經暴露垂直表面及所述穿隧氧化物層的電荷陷阱層。所述電荷陷阱層可 填充所述穿隧氧化物層與所述電介質層之間的間隙。應注意，與阻擋電介質層及電荷陷阱 層的情況一樣，所述穿隧氧化物層可包括多個層，且所述穿隧氧化物中的層中的每一者可 包括上文所列示的絕緣材料中的任何一者或一者以上以及其它材料。
[0030] 此3D結構可充當NAND(非AND)基於電荷陷阱的（下文中稱作"電荷陷阱"）存儲 器裝置。在電荷陷阱存儲器裝置中，代替浮動柵極，可形成電荷陷阱層以通過陷獲電荷載流 子來存儲信息。所述3D結構包括金屬-絕緣體-氮化物-氧化物-矽（MINOS)存儲器裝 置，其包含柵極電極（例如，圖1中的金屬層120)、阻擋絕緣體層（例如，圖1中的iro層 150)、氮化物（例如，氮化矽）電荷陷阱層（例如，圖1中的電荷陷阱層180)、穿隧氧化物層 (例如，圖1中的穿隧氧化物層170)及矽溝道（例如，圖1中的外延矽160)。
[0031] 所述氮化矽層包括其中存儲數據的材料層。通過穿隧而穿過所述穿隧氧化物層的 電荷載流子被陷獲於所述氮化矽層中。所述iro層是作為阻擋絕緣層形成於所述氮化矽層 上用於防止陷獲於所述氮化矽層中的電荷載流子從所述氮化矽層逃逸。
[0032] 圖1是圖解說明根據本發明的各種實施例的基於電荷陷阱的存儲器單元100的 一部分的橫截面圖。基於電荷陷阱的存儲器單元1〇〇(下文中稱作"電荷陷阱存儲器單元 100"）形成於圖3的堆疊300中。堆疊300的在圖1中所示的一部分包含金屬層120及 140以及氧化物層110及130。應注意，儘管此圖中以及圖4到8中僅展示總共四個金屬及 氧化物層，但實際存儲器裝置將具有額外金屬及氧化物層。在圖1及圖4到8中已人為地 減少層的數目以便可容易看見所述層的結構，且可更容易理解單元100的製作過程。下文 所描述的圖3及圖9表示更實際實施方案。
[0033] 在堆疊300中的開口內側，可形成垂直結構190。垂直結構190可包括電介質層 150、外延矽部分（下文稱作"矽溝道"）160、穿隧氧化物層170及電荷陷阱層180。在存儲 器單元100中，金屬層120及矽溝道160可分別表示NAND MINOS電荷陷阱裝置的柵極及溝 道，其中電荷載流子可被陷獲於電荷陷阱層180中。
[0034] 圖2是圖解說明根據本發明的各種實施例的圖1的電荷陷阱存儲器單元100的俯 視圖200。俯視圖200展示穿隧氧化物層170如何通過大致環繞矽溝道160而允許穿過矽 溝道160的電荷載流子穿隧穿過穿隧氧化物層170以被陷獲於電荷陷阱層180中。如俯視 圖200中所示，IH)層150也大致環繞電荷陷阱層180並使其與金屬140 (還有圖1的金屬 層120)隔離，以減少或防止電荷載流子洩漏到這些金屬層中。將在下文論述的圖3到8中 描述形成上文論述的層中所涉及的各種過程活動。
[0035] 圖3是圖解說明根據本發明的各種實施例其中可形成基於電荷陷阱的存儲器單 元的導電及絕緣材料交替層的堆疊300的3D視圖。淺溝槽隔離部（STI)310可隔離堆疊 300的其中可形成3D存儲器陣列的存儲器單元行的部分。所述存儲器陣列的每一行的存儲 器單元可共享共用柵極觸點（例如，金屬層120或140)，所述共用柵極觸點也作為所述存儲 器陣列的字線觸點操作。氧化物層110及130使金屬層120與140絕緣。儘管此圖中及圖 9中展示6個金屬及氧化物層，但在特定應用中所使用的層的總數目可從6 (如圖所示）到 幾乎無限數目大大地變化。在許多實施例中，頂部金屬層及底部金屬層形成選擇柵極。頂 部與底部金屬層之間的層形成串。
[0036] 圖4是圖解說明根據本發明的各種實施例在垂直開口的壁上形成第一層之後的 圖3的過程中堆疊的橫截面圖400。形成圖1的電荷陷阱存儲器單元100的過程可通過在 圖3的堆疊300中形成垂直開口 410開始。在形成在圖3的堆疊300上界定開口的水平位 置的蝕刻掩模之後，可通過蝕刻過程（例如，溼蝕刻或幹蝕刻等等）來形成垂直開口 410。 由於所述蝕刻過程的限制，垂直開口 410的壁結果可為僅近似垂直。圖4展示可用於形成 為垂直結構的兩個垂直開口 410。可用IH)層150覆蓋垂直開口 410的壁。在圖4到8中， 僅展示兩個開口 410,作為在實際裝置中通常將大得多的開口陣列的部分。已人為地減少開 口 410的數目以便可容易看見所述層的結構，且可更容易理解所述單元的製作過程。
[0037] iro層的沉積可使用與用於界定垂直開口的水平位置相同的掩模層而跟在所述垂 直開口的形成之後。iro層150可包括熱生長的或使用（例如）低壓化學氣相沉積（LPCVD) 或等離子增強化學氣相沉積（PECVD)而沉積的絕緣材料（例如二氧化矽）。iro層150可包 括可使用已知方法沉積的其它絕緣材料，例如氧化物-氮化物-氧化物（0N0)複合層。IPD 層150通常可具有約10nm到約30nm的厚度範圍。
[0038] 在實例性實施例中，iro層18可包括高k材料，例如上文所列示的或許使用LPCVD 技術或快速熱化學氣相沉積（RTCVD)過程沉積的絕緣材料中的任一者以及其它材料。包括 高k材料的iro層150通常可沉積到（例如）約5nm到約30nm的厚度。應注意，所期望厚 度與IH)層150的成分的實際k值及存儲器單元100的一些參數有關。所述IPD層可使金 屬層120及140與圖1的垂直結構190的將如下文所論述在剩餘垂直開口 410中形成的剩 餘部分絕緣。
[0039] 圖5是圖解說明根據本發明的各種實施例在IPD層150上形成第二層之後的圖4 的過程中堆疊的橫截面圖500。所述第二層可包括所屬領域的技術人員也稱作"間隔件層" 的犧牲層520。可通過使用例如CVD或物理氣相沉積（PVD)或ALD的常規沉積方法沉積電 介質材料層來形成犧牲層520。所述電介質材料可包含例如氮化矽（SiN)的氮化物或二氧 化矽（Si02)。犧牲層520可沉積到介於約lnm到約30nm的範圍內的厚度。現在將論述剩 餘垂直開口 510的處理。犧牲層520還可沉積於開口 510的底部處，但可使用間隔件蝕刻 來移除。
[0040] 圖6是圖解說明根據本發明的各種實施例在用外延娃填充垂直開口的剩餘部分 並移除犧牲層之後的圖5的過程中堆疊的橫截面圖600。在形成圖1的電荷陷阱存儲器單 元100的過程的此階段處，如圖6中所示，可由外延矽材料650填充圖5的剩餘垂直開口 510。可通過所屬領域的技術人員已知的工藝來執行外延矽材料650的形成。在一些實施 例中，可由其它形式的矽材料（例如多晶矽）替換外延矽材料650。
[0041] 在用外延矽材料650或其它替代矽材料填充剩餘垂直開口之後，可移除圖5的犧 牲層520。可通過已知蝕刻工藝（例如溼蝕刻工藝）來執行犧牲層520的移除。溼蝕刻工 藝中所使用的溶劑取決於用於犧牲層520的材料。犧牲層520的移除可在IH)層150與外 延矽層160之間形成開口 620,因此暴露外延矽材料650的側以供進一步處理，如現在關於 圖7所論述。
[0042] 圖7是圖解說明根據本發明的各種實施例在形成穿隧氧化物層之後的圖6的過程 中堆疊的橫截面圖700。可通過熱氧化位於開口 620中的外延娃材料650的經暴露區域而 在外延矽材料650上形成穿隧氧化物層750。外延矽的熱氧化是眾所周知的工藝且可包含 (例如）將外延矽材料650的所期望區域暴露於已知條件下的乾燥氧或氧化氮。在形成穿 隧氧化物層750之後，開口 720保持於穿隧氧化物層750與IH)層150之間，可如圖8中所 描述的那樣對所述開口進行處理。
[0043] 圖8是圖解說明根據本發明的各種實施例在形成用於移除外延矽的部分的掩模 之後的圖7的過程中堆疊的橫截面圖。此處理的目的是形成圖2中所示的電荷陷阱層180。 然而，為允許前驅物流過整個開口且大致填充圖7的開口 720,可移除圖7的外延矽材料 650的一部分。經圖案化掩模810可覆蓋堆疊的頂部，經暴露區域830除外，所述經暴露區 域允許蝕刻外延矽的不合意部分820及穿隧氧化物層750的位於經暴露區域830下方的部 分。
[0044] 可通過已知蝕刻工藝來執行外延矽及穿隧氧化物的蝕刻，例如使用幹蝕刻或幹蝕 刻與溼蝕刻方案的組合。在完成蝕刻工藝之後，可用電荷陷阱材料填充剩餘開口以形成圖1 及2中所示的電荷陷阱層180。可通過已知工藝來形成電荷陷阱層180,例如通過ALD (或 許使用氮化矽（Si3N4))或CVD、PVD及其它工藝。
[0045] 圖9是圖解說明根據本發明的各種實施例用於編程圖1的電荷陷阱存儲器單元 100的各種觸點的連接的3D視圖900。圖9中所示的觸點包含字線（WL)觸點910、源極觸 點950及位線（BL)觸點960。源極觸點950可形成於襯底（未展示）上。在將觸點910、 950、960連接到所屬領域的技術人員已知的各種信號之後，可通過從所述襯底穿隧、將高電 場置於控制柵極上（例如，當將正電壓施加到耦合到WL觸點910中的一者的字線時）將電 子注入到形成於氧化物層935、945之間的電荷陷阱層中。這些電子存儲於電荷陷阱層（例 如，圖1的電荷陷阱層180)的陷阱位點中並更改裝置的閾值電壓Vt。可通過使所陷獲的電 子穿隧回到襯底中或通過使空穴穿隧到電荷陷阱層中（例如，通過將負電壓置於耦合到WL 觸點910中的一者的字線上）來擦除所述電子所表示的數據。
[0046] 圖10是圖解說明根據本發明的各種實施例用於形成圖1的電荷陷阱存儲器單元 100的方法1000的高級流程圖。在操作1010處，可在圖3的堆疊300中形成垂直開口。在 操作1020處，如上文關於圖4到8所描述，形成包含如圖1中所示的第一層（例如，圖4的 iro層150)、電荷陷阱層180、穿隧氧化物層170及外延矽部分160的圖1垂直結構190。
[0047] 圖11是圖解說明根據本發明的各種實施例用於形成圖1的電荷陷阱存儲器單元 100的方法1100的流程圖。在操作1110處，可在圖3的堆疊300中形成垂直開口。在操 作1120處，可在所述垂直開口的壁上形成第一層（例如，例如圖4的iro層150的阻擋電 介質層），如上文關於圖4所描述。在操作1130處，可在iro層150上形成圖5的犧牲層 520 (對於細節，參見上文對圖5的描述）。
[0048] 方法1100可繼續以包含操作1140的活動，其涉及用圖6的外延矽材料650來填 充圖5的剩餘垂直開口 510 (對於細節，參見上文對圖6的描述）。在操作1150處，可移除 犧牲層520以留下開口 620,如圖6中所示（對於細節，參見上文對圖6的描述）。
[0049] 在操作1160處，如上文關於圖7所描述，可在圖7的外延矽材料650上形成圖7的 穿隧氧化物層750。在操作1170處，可移除圖6的外延矽材料650的部分以促進電荷陷阱 層的形成（對於細節，參見對圖6的描述）。最後，在操作1180處，可形成電荷陷阱層180 以填充穿隧氧化物層170與IH)層150之間的間隙，並覆蓋外延矽部分160及IH)層150 的位於垂直開口中的經暴露表面。
[0050] 在一些實施例中，可將涉及iro層150的形成的操作1120延期到在操作1180之 後執行。在此實施例中，電荷陷阱層180將覆蓋穿隧氧化物層170及外延矽部分160的經 暴露表面。可使用已知工藝用iro層150來填充電荷陷阱層180與垂直開口的壁之間的剩 餘間隙。
[0051] 圖12是圖解說明根據本發明的各種實施例的系統1200的圖示。系統1200可包含 處理器1210、存儲器裝置1220、存儲器控制器1230、圖形控制器1240以及輸入及輸出（1/ 0)控制器1250、顯示器1252、鍵盤1254、指向裝置1256及外圍裝置1258。總線1260將所 有這些裝置耦合在一起。時鐘產生器1270經由總線1260將時鐘信號提供到系統1200的 裝置中的至少一者。時鐘產生器1270的實例可包含位於電路板（例如母板）中的振蕩器。 系統1200中所示的兩個或兩個以上裝置可形成於單個晶片中。
[0052] 存儲器裝置1220可包括包含圖1的電荷陷阱存儲器單元100的非易失性存儲器。 總線1260可為電路板上的互連跡線或可為一個或一個以上電纜。總線1260還可通過無線 手段（例如通過電磁輻射，例如，無線電波）耦合系統1200的裝置。外圍裝置1258可為打 印機、任選裝置，例如CD-ROM及DVD讀取器及寫入器、例如軟磁碟驅動器的磁性裝置讀取器 及寫入器或例如麥克風的音頻裝置。
[0053] 圖12所表示的系統1200可包含計算機（例如，桌上型計算機、膝上型計算機、手 持式計算機、伺服器、Web器具、路由器等）、無線通信裝置（例如，蜂窩式電話、無繩電話、傳 呼機、個人數字助理等）、計算機相關外圍裝置（例如，印表機、掃描儀、監視器等）、娛樂裝 置（例如，電視、無線電設備、立體聲設備、磁帶及光碟播放器、盒式錄像機、攝錄像機、數碼 相機、MP3 (動畫專家組，音頻層3)播放器、視頻遊戲、表等）等。
[0054] 已描述3D電荷陷阱存儲器單元的實例性結構及其製作方法。雖然已描述特定實 施例，但將顯而易見，可對這些實施例做出各種修改及改變。因此，應將說明書及圖式視為 具有說明性而非限制性意義。
[0055] 提供本發明摘要以符合37C. F. R. § 1. 72(b)，其需要允許讀者快速獲取技術性發 明的性質的摘要。所述發明摘要是以將不用於解釋或限制權利要求書為條件而提交的。另 夕卜，在前述【具體實施方式】中，可看出，出於簡化本發明的目的將各種特徵集合於單個實施例 中。不應將本發明的此方法解釋為限制權利要求書。因此，特此將以上權利要求書併入到 【具體實施方式】中，其中每一權利要求獨立地作為單獨實施例。
【權利要求】
1. 一種存儲器裝置，其包括： 大致垂直結構，所述大致垂直結構至少包括電介質、電荷陷阱、穿隧氧化物及矽部分， 所述大致垂直結構在開口內形成，所述開口在平面堆疊中形成，所述平面堆疊包括導電材 料及絕緣材料的交替層，其中所述電荷陷阱與所述矽部分的一部分直接接觸。
2. 根據權利要求1所述的存儲器裝置，其中所述電荷陷阱包括矽氮化物。
3. 根據權利要求1所述的存儲器裝置，其中所述大致垂直結構填充所述開口的一部 分，且所述電荷陷阱的一部分安置於所述穿隧氧化物與所述電介質之間。
4. 根據權利要求1所述的存儲器裝置，其中所述電介質大致覆蓋所述開口的一個壁， 且所述矽部分由所述電荷陷阱的一部分及所述穿隧氧化物部分地覆蓋。
5. 根據權利要求1所述的存儲器裝置，其進一步包括電耦合至所述矽部分的位線觸 點。
6. 根據權利要求1所述的存儲器裝置，其進一步包括電耦合至所述矽部分的源極觸 點。
7. 根據權利要求1所述的存儲器裝置，其中包含在導電材料及絕緣材料的所述交替層 中的層包括所述存儲器裝置的字線。
8. -種存儲器裝置，其包括： 多個存儲器單元，其中所述多個存儲器單元中的每一存儲器單元包括電荷陷阱存儲器 單元，其中所述電荷陷阱存儲器單元包含： 大致垂直結構，所述大致垂直結構至少包括電介質、電荷陷阱、穿隧氧化物及矽部分， 所述大致垂直結構在開口內形成，所述開口在平面堆疊中形成，所述平面堆疊包括導電材 料及絕緣材料的交替層，其中所述電荷陷阱與所述矽部分的一部分直接接觸。
9. 根據權利要求8所述的存儲器裝置，其中所述電荷陷阱的一部分安置於所述穿隧氧 化物與所述電介質之間.
10. 根據權利要求8所述的存儲器裝置，其中所述矽部分由所述電荷陷阱的一部分及 所述穿隧氧化物部分地覆蓋。
11. 根據權利要求8所述的存儲器裝置，其中所述電介質包括多晶矽間電介質。
12. 根據權利要求8所述的存儲器裝置，其進一步包括： 電耦合至所述矽部分的第一端的位線觸點；及 電耦合至所述矽部分的第二端的源極觸點。
13. -種存儲器系統，其包括： 處理器；及 耦合至所述處理器的存儲器設備，其中所述存儲器設備包括電荷陷阱存儲器單元，其 中所述電荷陷阱存儲器單元中的至少一者包含： 大致垂直結構，所述大致垂直結構至少包括電介質、電荷陷阱、穿隧氧化物及矽部分， 所述大致垂直結構在開口內形成，所述開口在平面堆疊中形成，所述平面堆疊包括導電材 料及絕緣材料的交替層，其中所述電荷陷阱與所述矽部分的一部分直接接觸。
14. 根據權利要求13所述的系統，其中所述電荷陷阱包括矽氮化物。
15. 根據權利要求13所述的系統，其中所述電荷陷阱的一部分填充所述穿隧氧化物與 所述電介質之間的間隙。
【文檔編號】H01L29/06GK104124251SQ201410291273
【公開日】2014年10月29日 申請日期:2010年8月25日 優先權日:2009年8月26日
【發明者】尼馬爾·拉馬斯瓦米, 古爾特傑·S·桑胡 申請人:美光科技公司