非易失性存儲器件及其製造方法
2023-08-02 09:47:26 1
專利名稱：非易失性存儲器件及其製造方法
技術領域：
本發明的示例性實施例涉及一種非易失性存儲器件及其製造方法，更具體而言， 涉及一種在襯底之上垂直層疊有多個存儲器單元的非易失性存儲器件及其製造方法。
背景技術：
非易失性存儲器件即使斷電也能保留其中所儲存的數據。非易失性存儲器件有不同種類，比如NAND快閃記憶體。隨著在矽襯底之上將存儲器單元形成在單層中的二維存儲器結構的集成度接近極限，現正開發三維非易失性存儲器件，其中多個存儲器單元垂直於矽襯底層疊。另外，非易失性存儲器件包括多個串，每個串包括串聯耦接的源極選擇電晶體、存儲器單元電晶體和漏極選擇電晶體。每個串的一端與位線耦接，每個串的另一端共同耦接至一個源極線。然而，隨著與一個源極線耦接的串的數量增加，讀取操作期間的電流消耗增加。因此，希望能夠降低源極線的電阻。
發明內容
本發明的實施例涉及一種非易失性存儲器件及其製造方法，所述非易失性存儲器件可以降低源極線的電阻，同時通過沿垂直方向層疊多個存儲器單元來提高集成度。根據本發明的一個實施例，一種非易失性存儲器件包括襯底，所述襯底包括電阻器層，所述電阻器層具有比源極線的電阻低的電阻；溝道結構，所述溝道結構包括在襯底之上與多個溝道層交替層疊的多個層間電介質層；以及源極線，所述源極線被配置為與溝道層的側壁接觸，其中，源極線的下端部與電阻器層接觸。根據本發明的另一個實施例，一種製造非易失性存儲器件的方法，包括以下步驟 提供襯底，所述襯底具有電阻比源極線的電阻低的電阻器層；形成溝道結構，所述溝道結構包括在襯底之上與多個溝道層交替層疊的多個層間電介質層；以及形成與溝道層的側壁接觸的源極線，其中，源極線的下端部與電阻器層接觸。根據本發明的另一個實施例，一種非易失性存儲器件包括溝道結構，所述溝道結構包括在襯底之上與多個溝道層交替層疊的多個層間電介質層；源極線，所述源極線被設置為與溝道層的側壁接觸；絕緣層，所述絕緣層被設置為覆蓋溝道結構；金屬線，所述金屬線被設置在絕緣層之上；以及接觸單元，所述接觸單元被配置為貫穿絕緣層而將源極線與金屬線耦接。根據本發明的另一個實施例，一種製造非易失性存儲器件的方法，包括以下步驟形成溝道結構，所述溝道結構包括在襯底之上與多個溝道層交替層疊的多個層間電介質層；形成源極線，所述源極線與溝道層的側壁接觸；在溝道結構和源極線之上形成絕緣層； 形成接觸單元，所述接觸單元貫穿絕緣層與源極線耦接；以及在絕緣層之上形成與接觸單元耦接的金屬線。
圖1是說明一種非易失性存儲器件的立體圖。圖2A至圖2E是說明根據本發明第一實施例的非易失性存儲器件及其製造方法的截面圖。圖3A至圖3E是說明根據本發明第二實施例的非易失性存儲器件及其製造方法的截面圖。圖4A至圖4E是說明根據本發明第三實施例的非易失性存儲器件及其製造方法的截面圖。圖5A和5B是沿著圖1的A_A』方向截取的源極線SL的截面圖。
具體實施例方式下面將參照附圖更加詳細地描述本發明的示例性實施例。然而，本發明可以用不同的方式來實施，並且不應當被理解為限於本文所提出的實施例。確切地說，提供這些實施例是為了使本說明書清楚且完整，並且將會向本領域技術人員完全傳達本發明的範圍。在本說明書中，相同的附圖標記在本發明的各個附圖和實施例中表示相同的部件。附圖並非按比例繪製，在某些情況下，為了清楚地示出實施例的特徵，對比例做誇大處理。當提及第一層在第二層「上」或在襯底「上」時，其不僅表示第一層直接形成在第二層或襯底上的情況，還表示在第一層與第二層或襯底之間存在第三層的情況。下文中，結合圖1來簡要描述可以應用本發明實施例的三維非易失性存儲器件的基本結構，然後，將結合圖2A至圖4E來描述本發明的實施例。圖1是說明一種非易失性存儲器件的立體圖。參見圖1，非易失性存儲器件包括襯底100 ；溝道結構C，所述溝道結構C位於襯底100之上，並沿第一方向即線A-A』延伸；字線WL_0至WL_N、源極選擇線SSL和源極線SL， 所述字線WL_0至WL_N、源極選擇線SSL和源極線SL沿著與溝道結構C的延伸方向交叉的第二方向即線B-B』延伸來與溝道結構C的側壁接觸，更具體而言，所述字線WL_0至WL_N、 源極選擇線SSL和源極線SL接觸溝道結構C中所包括的多個溝道層120的側壁；漏極選擇線DSL_0至DSL_N，所述漏極選擇線DSL_0至DSL_N被設置在溝道結構C的階梯部之上，並沿第二方向延伸；以及位線BL，所述位線BL被設置在漏極選擇線DSL_0至DSL_N之上並沿第一方向延伸。襯底100可以是單晶矽襯底，並且可以包括期望的結構(未示出)，諸如阱或絕緣層。溝道結構C可以包括交替層疊的層間電介質層110和溝道層120。層間電介質層 110可以包括氧化物層或氮化物層。溝道層120可以是摻雜有P型或N型摻雜劑的多晶矽層或單晶矽層。多個溝道結構C可以被設置為沿第一方向延伸。溝道結構C可以設置為彼CN 102544063 A此平行並且相互之間經由在第二方向上的間隙。溝道結構C的端部可以具有如所示的沿著 A-A'方向的階梯狀。可以通過將多個字線WL_0至WL_N沿第二方向延伸來設置所述多個字線WL_0至 WL_N。字線WL_0至WL_N中的每個都包括設置在溝道結構C之上並沿第二方向延伸的部分， 以及從延伸部分垂直向下突出以填充溝道結構C之間的間隙的部分，所述溝道結構C在第二方向上彼此之間具有間隙。因此，突出部分與溝道結構C的側壁接觸，所述突出部分與所述溝道結構C的側壁之間具有稍後將描述的存儲層130，更具體而言，存儲層130在垂直延伸的側壁上。字線WL_0至WL_N可以包括導電材料，諸如金屬材料或半導體材料例如摻雜有雜質的多晶矽。存儲層130可以介於字線WL_0至WL_N與溝道結構C之間，並且存儲層130將字線WL_0至WL_N與溝道結構C相互電絕緣，且通過俘獲電荷來實質起數據儲存層的作用。存儲層130可以是包括隧道絕緣層、電荷俘獲層和電荷阻擋層的三層。隧道絕緣層被設置為與溝道結構C相鄰，並且可以是氧化物層。電荷阻擋層被設置為與字線WL_0至WL_N相鄰， 並且可以是氧化物層。電荷俘獲層設置在隧道絕緣層與電荷阻擋層之間，並且可以是氮化物層。源極選擇線SSL被設置在字線WL_0至WL_N的一側，具有沿第二方向延伸的、與字線WL_0至WL_N的頂部平行的頂部。結果，源極選擇線SSL被設置在字線WL_0至WL_N與源極線SL之間。正如字線WL_0至WL_N，源極選擇線SSL可以包括設置在溝道結構C之上並垂直延伸的部分，以及從延伸部分垂直向下突出以填充溝道結構C之間的間隙的部分， 所述溝道結構C在第二方向上排列設置，彼此之間具有間隙。因此，突出部分與溝道結構C 的側壁接觸，所述突出部分與所述溝道結構C的側壁之間具有稍後將描述的柵絕緣層140， 更具體而言柵絕緣層140在垂直延伸的側牆上。源極線SSL可以包括導電材料，諸如金屬材料或半導體材料例如摻雜有雜質的多晶矽。柵絕緣層140可以被設置在源極選擇線SSL與溝道結構C之間。源極線SL可以被設置在源極選擇線SSL的一側，源極線SL的頂部沿第二方向延伸、與源極選擇線SSL的頂部平行。圖5A和5B示例性地示出了源極線SL的形狀，其中圖 5A和圖5B是沿B-B 』方向截取的源極線SL的截面圖。出於說明的目的，溝道結構C的底部輪廓以虛線示出。參見圖5A，源極線SL可以具有與字線WL_0至WL_N或源極選擇線SSL的形狀基本相同的形狀。這裡，源極線SL可以具有設置在溝道結構C之上並沿第二方向延伸的部分， 以及從延伸部分向下垂直突出以填充溝道結構C之間的間隙的部分，所述溝道結構C在第二方向上排列，彼此之間具有間隙。因此，突出部分與溝道結構C的側壁接觸，更具體而言與垂直側壁接觸。參見圖5B，源極線SL可以具有與字線WL_0至WL_N或源極選擇線SSL的形狀不同的形狀。這裡，源極線SL可以沿第二方向延伸，同時穿過溝道結構C以與溝道結構C的側壁接觸，具體而言與第二方向的側壁接觸。源極線SL可以包括導電材料例如半導體材料如摻雜有雜質的多晶矽。漏極選擇線DSL_0至DSL_N被設置在溝道結構C的階梯部之上，並沿第二方向延伸，由此與在第二方向上相對於彼此排列的漏極選擇電晶體(未示出)耦接。更具體而言，在每個溝道層120的突出端部之上形成在第二方向上排列的多個溝道接觸150，用於漏極選擇電晶體的溝道160分別被設置在溝道接觸150之上。漏極選擇線DSL_0至DSL_N沿第二方向延伸，並圍繞用於漏極選擇電晶體的溝道160。位線BL被設置在漏極選擇線DSL_0至DSL_N之上，並通過沿第一方向延伸而與在第一方向上排列的用於漏極選擇電晶體的溝道160耦接。在附圖中，雖然圖示的是位線BL 僅被設置在溝道結構C的階梯部之上，但位線BL還可以沿第一方向延伸並跨越字線WL、源極選擇線SSL和源極線SL的上部。雖然圖中並未示出，但是設置在源極線SL左側的構成元件可以對稱地設置在源極線SL的右側。在上述非易失性存儲器件中，設置了多個存儲器單元MC。這裡，存儲器單元MC每個都包括溝道層120、與溝道層120接觸的存儲層130、以及經由存儲層與溝道層120接觸的字線WL_0至WL_N的一部分。所層疊的存儲器單元MC的數量與溝道層120沿垂直方向的層數相等，而在水平方向上，存儲器單元MC可以沿第一方向和第二方向以矩陣的形式排列。本文中，沿第一方向排列在同一層中並共用同一溝道層120的存儲單元MC構成一個串ST，為每個溝道結構C設置了層數與溝道層120的數量相同的層疊串ST_0至X。共用同一溝道結構C的層疊串ST_0至X與同一位線BL耦接。另外，與多個位線BL耦接的層疊串ST_0至X共同耦接至一個源極線SL。另外，沿第二方向排列在同一層中並共用字線WL即字線WL_0至WL_N之中的任何一個的多個存儲器單元MC，構成一個頁PAGE。為一個字線WL設置了層疊的頁數等於溝道層120的數量的層疊頁PAGE_0至X。共用一個字線札的層疊頁PAGE_0至X的頁之中的目標頁PAGE可以由漏極選擇線DSL_0至X來選擇。具有上述結構的非易失性存儲器件可以採用通過以合理合適的方法控制字線 WL_0至WL_N和位線BL尤其通過利用多個漏極選擇線DSL_0至X來選擇目標頁PAGE的方式，執行讀取操作或寫入操作。換言之，可以通過在讀取或寫入操作期間將與目標頁PAGE 耦接的漏極選擇線DSL激活而將其它漏極選擇線DSL去激活，來選中目標頁PAGE。根據上述三維非易失性存儲器件，與多個位線BL耦接的層疊串ST_0至X共同耦接至一個源極線SL。在這裡為一個源極線SL與多個串ST耦接的結構。這裡，期望減小源極線SL的電阻。以下將結合圖2A至圖4E來描述可以減小源極線SL的電阻的結構。圖2A至圖2E是說明根據本發明的第一實施例的非易失性存儲器件及其製造方法的截面圖。具體地，圖2E示出根據本發明的第一實施例的非易失性存儲器件，圖2A至圖2D 圖示用於製造圖2E所示的非易失性存儲器件的中間過程。附圖示出沿圖1的線A-A』截取的截面。下文中，將不再描述與圖1所示的非易失性存儲器件相同的構成元件，或只是簡略地提及，基於對圖1的非易失性存儲器件的修改來提供描述。首先，描述非易失性存儲器件。參見圖2E，根據本發明的第一實施例的非易失性存儲器件包括襯底200、溝道結構210A、源極線SL、源極選擇線SSL和多個字線WL_0至WL_N。襯底200包括電阻小於源極線SL的低阻電阻器204。溝道結構210A沿第一方向延伸，並包括在襯底200之上交替層疊的層間電介質層212和溝道層214。源極線SL沿第二方向延伸，同時與溝道結構210A的側壁接觸，源極線SL的下端部與低阻電阻器204接觸。源極選擇線SSL被對稱地設置在源極線SL的兩側並沿第二方向延伸，同時與溝道結構210A的側壁接觸，所述源極選擇線SSL與所述溝道結構210A的側壁之間具有柵絕緣層140(見圖1)。字線WL_0至WL_N被對稱地設置在源極選擇線SSL的兩側並沿第二方向延伸，同時與溝道結構210A的側壁接觸，所述字線WL_0至WL_N與所述溝道結構210A的側壁之間具有存儲層130 (見圖1)。襯底200可以是半導體襯底，諸如矽襯底。低阻電阻器204可以被形成在摻雜有雜質的區域，並從襯底200的表面起具有期望的深度。例如，低阻電阻器204可以是摻雜有高濃度N型雜質的區域。出於說明的目的， 下文中，在低阻電阻器204之下的襯底200的部分被稱為支撐部202。雖然附圖中並未示出，但支撐部202可以包括位於最上部的絕緣層。另外，低阻電阻器204可以是設置在支撐部202之上的諸如摻雜有高濃度雜質的多晶矽層的半導體層、金屬層或金屬矽化物層。金屬層的例子包括鎢層、鉬層、釕層和銥層。 金屬矽化物的例子包括矽化鈦層和矽化鎢層。溝道結構210A可以與圖1所示的溝道結構C基本相同。這裡，溝道結構210A可以通過沿第一方向延伸而在第二方向上彼此平行排列，並且除了設置有字線WL_0至WL_N、 源極選擇線SSL和源極線SL的區域以外，可以具有形成為階梯狀的兩個端部。這裡，溝道結構210A的兩個端部具有階梯狀是指多個溝道層214沿第一方向比它們上方的溝道層214
突出得更多。源極線SL與圖1所示的源極線SL相似，但不同之處在於源極線SL的下端部與位於襯底200上部的低阻電阻器204接觸。這裡，源極線SL可以具有設置在溝道結構210A 之上並沿第二方向延伸的部分，以及從延伸部分垂直向下突出以填充溝道結構210A之間的間隙的部分，所述溝道結構2IOA在第二方向上排列，彼此之間具有間隙。這裡，突出部分具有足以接觸到位於襯底200上部的低阻電阻器204的高度。另外，源極線SL可以穿過溝道結構210A並沿第二方向延伸。這裡，源極線SL具有足以接觸到位於襯底200上部的低阻電阻器204的高度。字線WL_0至WL_N和源極選擇線SSL可以與圖1所示的字線WL_0至WL_N和源極選擇線SSL具有基本相同的形狀。因此，字線WL_0至WL_N和源極選擇線SSL包括設置在溝道結構210A之上並沿第二方向延伸的部分，以及從延伸部分垂直向下突出以填充溝道結構210A之間的間隙，所述溝道結構210A在第二方向上排列，彼此之間具有間隙。這裡， 突出部分的高度為使得突出部分不接觸位於襯底200上部的低阻電阻器204，而是接觸所有溝道層214的側壁。另外，根據本發明的第一實施例的非易失性存儲器件還可以包括與圖1所示基本相同的溝道接觸230、漏極選擇線250A、漏極選擇電晶體的溝道觀0、以及位線BL。換言之， 溝道接觸230被形成在溝道結構210A的階梯部之上。更具體而言，溝道接觸230被形成在溝道層214的突出端部之上。漏極選擇電晶體的溝道觀0以及圍繞溝道觀0的漏極選擇電晶體的柵絕緣層270被設置在溝道接觸230之上。漏極選擇線250A沿第二方向延伸同時圍繞溝道280和柵絕緣層270，從而將沿第二方向排列的漏極選擇電晶體彼此耦接。位線 BL沿第一方向延伸同時在溝道280之上與溝道280接觸，並與沿第一方向排列的溝道280 華禹接。
以上未描述的附圖標記「 220 」、「 240 」和「 260 」表示第一絕緣層、第二絕緣層和第
三絕緣層。以下，將描述用於製造非易失性存儲器件的方法。參見圖2A，提供襯底200，襯底200包括設置在上部的低阻電阻器204。可以通過對襯底200摻雜來形成低阻電阻器204，襯底200由具有諸如N型雜質的高濃度雜質的半導體材料諸如矽形成。另外，可以通過在襯底200的支撐部202之上沉積摻雜有高濃度雜質的諸如多晶矽層的半導體層、金屬層、或金屬矽化物層，來形成低阻電阻器204。金屬層的例子包括鎢層、鉬層、釕層和銥層。金屬矽化物的例子包括矽化鈦層和矽化鎢層。參見圖2B，通過在包括低阻電阻器204的襯底200之上交替地形成層間電介質層 212和溝道層214、並將層間電介質層212和溝道層214圖案化來形成多個溝道結構210，所述多個溝道結構210沿第一方向延伸，並沿第二方向相互平行排列，彼此之間具有期望的間隙。隨後，形成多個字線WL_0至WL_N以及源極選擇線SSL。字線WL_0至WL_N和源極選擇線SSL可以被形成為對稱地設置在源極線SL的兩側。另外，字線WL_0至WL_N和源極選擇線SSL以它們的下部不接觸襯底200的低阻電阻器204的方式形成。下文將詳細描述形成字線WL_0至WL_N和源極選擇線SSL的方法。例如，在形成覆蓋溝道結構210的絕緣層(未示出)之後，通過選擇性地刻蝕絕緣層來形成用於定義將要形成字線WL_0至WL_N和源極選擇線SSL的空間的溝槽(未示出)。 這裡，將絕緣層刻蝕到暴露出所有溝道層214的側壁但不暴露出低阻電阻器204的深度。隨後，在用於形成字線WL_0至WL_N的溝槽中形成存儲層130(見圖1)，並且在用於形成源極選擇線SSL的溝槽中形成柵絕緣層140(見圖1)。隨後，可以通過用導電材料填充溝槽來形成字線WL_0至WL_N和源極選擇線SSL。隨後，形成源極線SL。以源極線SL的下端部接觸襯底200的低阻電阻器104的方式形成源極線SL。下文中，詳細描述用於形成源極線SL的方法。例如，可以通過選擇性地刻蝕源極選擇線SSL之間的絕緣層(未示出)來形成用於定義要形成源極線SL的空間的溝槽(未示出)。這裡，將絕緣層(未示出)刻蝕到暴露出所有溝道層214的側壁而且還暴露出低阻電阻器204的深度。隨後，可以通過用導電材料填充溝槽來形成源極線SL。替代地，可以通過選擇性地刻蝕源極選擇線SSL之間的絕緣層(未示出)和溝道結構210、並暴露低阻電阻器204來形成線形溝槽(未示出)，所述線形溝槽沿第二方向延伸，並穿過溝道結構210同時暴露出低阻電阻器204。隨後，通過用導電材料填充溝槽來形成源極線SL。參見圖2C，通過刻蝕除了設置有字線WL_0至WL_N、源極選擇線SSL和源極線SL 的區域以外的區域的溝道結構210來形成兩個端部構形為階梯狀的溝道結構210A。由於用於形成階梯狀的溝道結構210A的刻蝕方法是本領域公知的，因此不再贅述。隨後，形成覆蓋所得結構的第一絕緣層220。選擇地刻蝕與溝道結構210A的兩個端部相對應的區域的第一絕緣層220，以形成暴露出溝道層214的突出端部的接觸孔。隨後，通過用導電材料填充接觸孔來形成與溝道層214耦接的溝道接觸230。
參見圖2D，在包括溝道接觸230的第一絕緣層220之上形成第二絕緣層M0，並且在第二絕緣層240之上形成用於漏極選擇線的導電層250。這裡，導電層250被形成在溝道接觸230之上，並具有沿第二方向延伸的線形。隨後，形成覆蓋用於漏極選擇線的導電層250的第三絕緣層沈0。參見圖2E，通過選擇性地刻蝕第三絕緣層沈0、用於漏極選擇線的導電層250、以及第二絕緣層240來形成暴露出溝道接觸230的接觸孔。隨後，形成位於每個接觸孔的側壁上的用於漏極選擇電晶體的柵絕緣層270，然後通過用例如半導體材料的溝道形成層填充包括柵絕緣層270的接觸孔來形成漏極選擇電晶體的溝道觀0。被刻蝕的用於漏極選擇電晶體的導電層250成為漏極選擇線250A。隨後，通過在第三絕緣層260之上沉積導電層、並將沉積的導電層圖案化來形成位線BL，所述位線BL沿第一方向延伸，並與沿第一方向排列的漏極選擇電晶體的溝道280 華禹接。圖3A至圖3E是說明根據本發明的第二實施例的非易失性存儲器件及其製造方法的截面圖。具體地，圖3E示出根據本發明第二實施例的非易失性存儲器件，圖3A至3D圖示用於製造圖3E所示的非易失性存儲器件的中間過程。附圖示出了沿圖1的線A-A』截取的截面圖。下文中，將不再描述與圖1所示的非易失性存儲器件相同的構成元件，或只是簡略地提及，針對基於圖1的非易失性存儲器件的區別/修改提供描述。首先，描述非易失性存儲器件。參見圖3E，根據本發明第二實施例的非易失性存儲器件包括襯底300、溝道結構 310A、源極線SL、源極選擇線SSL和多個字線WL_0至WL_N、金屬線M和接觸335、385、PD和 395。每個溝道結構310A沿第一方向延伸，並包括在襯底300上交替層疊的層間電介質層 312和溝道層314。源極線SL沿第二方向延伸，並與溝道結構310A的側壁接觸。源極選擇線SSL對稱地設置在源極線SL的兩側並沿第二方向延伸，並且與溝道結構310A的側壁接觸，源極選擇線SSL與溝道結構310A的側壁之間具有柵絕緣層140(見圖1)。字線WL_0至 WL_N對稱地設置在源極選擇線SSL的兩側並沿第二方向延伸，並且與溝道結構310A的側壁接觸，字線WL_0至WL_N與溝道結構310A的側壁之間具有存儲層130 (見圖1)。金屬線 M設置在絕緣層320、340、360和390之上。接觸335、385、PD和395貫穿絕緣層320、；340、 360和390與金屬線M和源極線SL電連接。襯底300可以是諸如矽襯底的半導體襯底。溝道結構310A可以與圖1所示的溝道結構C基本相同。這裡，溝道結構310A可以通過沿第一方向延伸而在第二方向上相互平行排列，並且除了設置有字線WL_0至WL_N、 源極選擇線SSL和源極線SL的區域以外，可以具有形成為階梯狀的兩個端部。源極線SL可以與圖1所示的源極線SL基本相同。這裡，源極線SL可以具有設置在溝道結構310A之上並沿第二方向延伸的部分，以及從延伸部分垂直向下突出以填充溝道結構310A之間的間隙的部分，所述溝道結構310A沿第二方向排列，彼此之間具有間隙。 替代地，源極線SL可以穿過溝道結構310A並沿第二方向延伸。字線WL_0至WL_N和源極選擇線SSL可以具有與圖1所示的字線WL_0至WL_N和源極選擇線SSL基本相同的形狀，因此，字線WL_0至WL_N和源極選擇線SSL包括設置在溝道結構310A之上並沿第二方向延伸的部分，以及從延伸部分垂直突出以填充溝道結構310A之間的間隙的部分，所述溝道結構310A沿第二方向排列，彼此之間具有間隙。第一至第四絕緣層320、340、360和390被順序地層疊在溝道結構3IOA之上，金屬線M被設置在第四絕緣層390之上。在第一絕緣層320中，設置有溝道接觸330和第一接觸335，所述溝道接觸330貫穿第一絕緣層320與溝道結構310A的階梯部即溝道層314的突出端部耦接，所述第一接觸 335貫穿第一絕緣層320與源極線SL的上端部耦接。溝道接觸330與圖1所示的基本相同。在第二絕緣層340和第三絕緣層360之內，設置了用於漏極選擇電晶體的溝道380 和包圍溝道380的柵絕緣層370，所述溝道380貫穿第二絕緣層340和第三絕緣層360而與溝道接觸330耦接。在第二絕緣層340之上，設置有漏極選擇線350A。漏極選擇線350A 沿第二方向延伸，同時包圍用於漏極選擇管的溝道380以及柵絕緣層370，並使沿第二方向排列的漏極選擇電晶體彼此耦接。另外，在第二絕緣層340和第三絕緣層360之內，設置有第二接觸385穿過第二絕緣層340和第三絕緣層360，以與第一接觸335耦接。用於漏極選擇電晶體的溝道380、柵絕緣層370和漏極選擇線350A與圖1所示的基本相同。在第三絕緣層360之上，設置有位線BL和與第二接觸385耦接的焊盤PD，所述位線BL沿第一方向延伸同時與溝道380接觸，並與沿第一方向排列的溝道380耦接。這裡， 在沿第一方向延伸的同時，位線BL在中間區域被切斷，使得設置有焊盤PD的區域中不存在位線BL，而焊盤PD存在於每個位線BL的區塊之間。可以在形成位線BL的過程中同時形成以下將描述的焊盤PD。因此，焊盤PD可以與位線BL形成在同一層中。位線BL與圖1所示的基本相同，除了位線BL被切斷以使它們不存在於源極線SL之上以外。在覆蓋位線BL和焊盤PD的第四絕緣層390之內，設置有貫穿第四絕緣層390與焊盤PD耦接的第三接觸395。在第四絕緣層390之上設置有與第三接觸395耦接的金屬線M0這裡，根據本發明的本實施例，源極線SL可以經由貫穿第一至第四絕緣層320、 340,360和390的第一接觸335、第二接觸385、焊盤PD和第三接觸395與金屬線M電連接。 因此，源極線SL的電阻可以降低。以下，將描述用於製造非易失性存儲器件的方法。參見圖3A，通過在襯底300之上交替地形成層間絕緣層312和溝道層314、並將層間絕緣層312和溝道層314圖案化來形成多個溝道結構310，所述多個溝道結構310被形成為沿第一方向延伸，並沿第二方向相互平行排列，彼此之間具有期望的間隔。隨後，形成多個字線WL_0至及源極選擇線SSL。用於形成字線WL_0至WL_ N和源極選擇線SSL的方法與以上結合圖2B所述的方法相同。隨後，形成源極線SL。可以以源極線SL的下端部與字線WL_0至WL_N的下端部和源極選擇線SSL的下端部基本設置在同一高度的方式來形成源極線SL。這裡，與第一實施例不同的是，在本發明第二實施例中，源極線SL可以不與襯底300的一部分耦接。以下將詳細描述用於形成源極線SL的方法。例如，可以通過選擇性地刻蝕源極選擇線SSL之間的絕緣層(未示出)來形成用於定義將要形成源極線SL的空間的溝槽(未示出)。這裡，將絕緣層(未示出)刻蝕到暴露出所有溝道層314的側壁的深度。之後，可以通過用導電材料填充溝槽來形成源極線SL。
替代地，可以通過以下方式形成源極線SL 選擇性地將源極選擇線SSL之間的絕緣層(未示出)和溝道結構310刻蝕到暴露出所有溝道層314的側壁的深度來形成沿第二方向延伸並穿過溝道結構310的線形溝槽(未示出)，並用導電材料填充所述溝槽(未示出)。參見圖:3B，通過刻蝕除了設置有字線WL_0至WL_N、源極選擇線SSL和源極線SL 的區域之外的區域的溝道結構310，來形成兩個端部構形為階梯狀的溝道結構310A。由於用於形成具有階梯狀的溝道結構310A的刻蝕方法是公知的，故在此不再贅述。隨後，形成覆蓋所得結構的第一絕緣層320。選擇性地刻蝕第一絕緣層320以形成暴露出溝道層314的突出端部的接觸孔。同時，形成暴露出源極線SL的接觸孔。隨後，通過用導電材料填充接觸孔來形成與溝道層314耦接的溝道接觸330以及與源極線SL耦接的第一接觸335。參見圖3C，在包括溝道接觸330和第一接觸335的第一絕緣層320之上形成第二絕緣層340，並且在第二絕緣層340之上形成用於漏極選擇線的導電層350。這裡，用於漏極選擇線的導電層350被形成在溝道接觸330之上，並具有沿第二方向延伸的形狀。隨後，形成覆蓋用於漏極選擇線的導電層350的第三絕緣層360。參見圖3D，通過選擇性地刻蝕第三絕緣層360、用於漏極選擇線的導電層350以及第二絕緣層340來形成暴露出溝道接觸330的接觸孔，同時，通過選擇性地刻蝕第三絕緣層 360和第二絕緣層340來形成暴露出第一接觸335的接觸孔。隨後，在暴露出溝道接觸330 的接觸孔的側壁上形成用於漏極選擇電晶體的柵絕緣層370，並且通過用諸如導電材料的溝道形成層來填充具有柵絕緣層370的接觸孔而形成用於漏極選擇電晶體的溝道380。此外，通過用導電層填充暴露出第一接觸335的接觸孔來形成第二接觸385。被刻蝕的用於漏極選擇線的導電層350成為漏極選擇線350A。參見圖3E，通過在第三絕緣層360上沉積導電層並將導電層圖案化，來形成沿第一方向延伸並與沿第一方向排列的溝道380耦接的位線BL、以及與第二接觸385耦接並通過與位線分隔開而設置在位線BL之間的焊盤PD。隨後，形成覆蓋位線BL和焊盤PD的第四絕緣層390，然後通過選擇性地刻蝕第四絕緣層390來形成暴露出焊盤PD的接觸孔。隨後，通過用導電材料填充接觸孔來形成第三接觸395。隨後，通過在第四絕緣層390上沉積導電層並將導電層圖案化來形成與第三接觸 395耦接的金屬線M。圖4A至4E是說明根據本發明的第三實施例的非易失性存儲器件及其製造方法的截面圖。具體地，圖4E示出根據本發明的第三實施例的非易失性存儲器件，圖4A至4D圖示用於製造圖4E所示的非易失性存儲器件的中間過程。附圖示出沿圖1的線A-A』截取的截面圖。在下文中，將不再描述與圖1所示的非易失性存儲器件相同的構成元件，或只是簡略地提及，基於對圖1的非易失性存儲器件的修改提供描述。首先，描述非易失性存儲器件。參見圖4E，根據本發明的第三實施例的非易失性存儲器件包括襯底400 ；外圍電路柵402，所述外圍電路柵402是設置在襯底400之上的外圍電路器件；覆蓋外圍電路柵 402的第四絕緣層406 ；溝道結構410A ；源極線SL ；源極選擇線SSL ；以及多個字線WL_0至WL_N。每個溝道結構410A沿第一方向延伸，並包括在第四絕緣層406之上交替層疊的層間電介質層412和溝道層414。源極線SL沿第二方向延伸並與溝道結構410A的側壁接觸，源極線SL的下端部與外圍電路柵402耦接。源極選擇線SSL被對稱地設置在源極線SL的兩側並沿第二方向延伸，同時與溝道結構410A的側壁接觸，源極選擇線SSL與溝道結構410A 的側壁之間具有柵絕緣層140 (見圖1)。字線WL_0至WL_N被對稱地設置在源極選擇線SSL 的兩側並沿第二方向延伸，同時與溝道結構410A的側壁接觸，字線WL_0至WL_N與溝道結構410A的側壁之間具有存儲層130(見圖1)。在根據本發明的本實施例的三維非易失性存儲器件中，由於溝道層414不形成在襯底400中，因此外圍區可以設置在襯底400與要設置存儲器單元的區域之間。這裡，在襯底400與溝道結構410A之間的空間中可以形成各種外圍電路器件。外圍區和存儲器單元區可以用絕緣材料諸如第四絕緣層406來隔離。在此實施例中，可以在襯底400之上設置外圍電路柵402，所述外圍電路柵402由低阻材料諸如金屬形成，並通過柵絕緣層404與襯底400絕緣。具體地，外圍電路柵402可以被設置在源極線SL之下。第四絕緣層406被設置在襯底400之上以覆蓋外圍電路柵402。溝道結構410A可以與圖1所示的溝道結構C基本相同，除了溝道結構410A被設置在第四絕緣層406之上以外。源極線SL與圖1所示的源極線SL相同，但源極線SL的下端部與設置在襯底400 之上的外圍電路柵402接觸。這裡，源極線SL可以具有設置在溝道結構410A之上並沿第二方向延伸的部分，以及從延伸部分垂直向下突出以填充溝道結構410A之間的間隙的部分， 所述溝道結構410A通過彼此間隔開而沿第二方向排列。這裡，突出部分具有足以貫穿第四絕緣層406接觸到外圍電路柵402的高度。替代地，源極線SL可以穿過溝道結構410A和第四絕緣層406，並沿第二方向延伸。字線WL_0至WL_N以及源極選擇線SSL可以具有與圖1所示的字線WL_0至WL_N 和源極選擇線SSL基本相同的形狀。另外，根據本發明第三實施例的非易失性存儲器件還可以包括溝道接觸430、漏極選擇線450A、用於漏極選擇電晶體的溝道480、以及位線BL，這些元件與圖1所示的元件基本相同。以上未描述的附圖標記「420」、「440」和「460」分別表示第一絕緣層、第二絕緣層
和第三絕緣層。下文中，將描述用於製造非易失性存儲器件的方法。參見圖4A，在襯底400之上形成外圍電路器件。在此實施例中，可以通過沉積用於柵的柵絕緣層和導電層、並將所述用於柵的柵絕緣層和導電層圖案化，來形成外圍電路柵 402，所述外圍電路柵通過柵絕緣層404與襯底400絕緣。隨後，形成覆蓋外圍電路柵402的第四絕緣層406。隨後，通過在第四絕緣層406之上交替地形成層間絕緣層412和溝道層414、並將層間絕緣層412和溝道層414圖案化，來形成多個溝道結構410，所述多個溝道結構410被形成為沿第一方向延伸，並沿第二方向相互平行排列，彼此之間具有期望的間距。隨後，形成多個字線WL_0至及源極選擇線SSL。用於形成字線WL_0至WL_N和源極選擇線SSL的方法與以上結合圖2B所述的方法相同。隨後，形成源極線SL。可以採用將源極線SL的下端部設置為接觸外圍電路柵402 的方式來形成源極線SL。以下將詳細描述用於形成源極線SL的方法。例如，通過選擇性地刻蝕源極選擇線SSL之間的絕緣層(未示出)來形成用於定義將要形成源極線SL的空間的溝槽(未示出)。這裡，將絕緣層(未示出)刻蝕至第四絕緣層406的期望深度，使得暴露出所有溝道層414的側壁和外圍電路柵402。隨後，用導電材料來形成所述溝槽(未示出)以形成源極線SL。替代地，可以通過以下方式來形成源極線SL 通過選擇性地將源極選擇線SSL之間的絕緣層(未示出)、溝道結構410和第四絕緣層406刻蝕到暴露出外圍電路柵402的深度，來形成在第二方向延伸並穿透溝道結構410的線型溝槽(未示出)，並用導電材料填充溝槽(未示出)。隨後的工藝，即圖4C至4E所示的工藝，與以上結合圖2C至2E所描述的工藝基本相同，這裡不再贅述。根據本發明的實施例，非易失性存儲器件可以降低源極線的電阻，同時通過沿垂直方向層疊多個存儲器單元來提高集成度。雖然已經結合具體的實施例描述了本發明，但是對本領域技術人員清楚的是，在不脫離所附權利要求的主旨和範圍的情況下，可以進行各種變化和修改。
權利要求
1.一種非易失性存儲器件，包括襯底，所述襯底包括電阻器層，所述電阻器層具有比源極線的電阻低的電阻；溝道結構，所述溝道結構包括交替層疊在所述襯底之上的多個層間電介質層和多個溝道層；以及源極線，所述源極線被配置為與所述溝道層的側壁接觸，其中，所述源極線的下端部與所述電阻器層接觸。
2.如權利要求1所述的非易失性存儲器件，其中，所述電阻器層包括在所述襯底中摻雜有雜質的區域。
3.如權利要求1所述的非易失性存儲器件，其中，所述電阻器層由金屬層、金屬矽化物層或摻雜有雜質的半導體層形成，並且所述電阻器層被設置在所述襯底之上。
4.如權利要求1所述的非易失性存儲器件，其中，所述電阻器層由設置在所述襯底之上的外圍電路柵形成。
5.如權利要求1所述的非易失性存儲器件，其中，所述襯底由絕緣層與所述電阻器層隔1 °
6.如權利要求1所述的非易失性存儲器件，其中，所述源極線包括設置在所述溝道結構之上並延伸以與所述溝道結構交叉的第一部分、以及從所述第一部分垂直延伸以與所述溝道層的側壁接觸的第二部分。
7.如權利要求1所述的非易失性存儲器件，其中，所述源極線穿過所述溝道結構，並沿著與所述溝道結構的延伸方向相交叉的方向接觸所述溝道層的側壁。
8.—種製造非易失性存儲器件的方法，包括以下步驟提供襯底，所述襯底包括電阻比源極線的電阻低的電阻器層；形成溝道結構，所述溝道結構包括交替層疊在所述襯底之上的多個層間電介質層和多個溝道層；以及形成與所述溝道層的側壁接觸的所述源極線，其中，所述源極線的下端部與所述電阻器層接觸。
9.如權利要求8所述的方法，其中，提供包括所述電阻器層的所述襯底的步驟包括以下步驟利用用於所述電阻器層的雜質將所述襯底摻雜。
10.如權利要求8所述的方法，其中，提供包括所述電阻器層的所述襯底的步驟包括以下步驟形成金屬層、金屬矽化物層、或摻雜有用於所述電阻器層的雜質的半導體層，其中，所述電阻器層被形成在所述襯底之上。
11.如權利要求8所述的方法，其中，提供包括所述電阻器層的所述襯底的步驟包括以下步驟在所述襯底之上形成用於所述電阻器層的外圍電路柵。
12.如權利要求8所述的方法，其中，提供包括電阻比所述源極線的電阻低的所述電阻器層的所述襯底的步驟包括以下步驟利用絕緣層將所述襯底與所述電阻器層隔離。
13.一種非易失性存儲器件，包括溝道結構，所述溝道結構包括在襯底之上與多個溝道層交替層疊的多個層間電介質層；源極線，所述源極線被設置為與所述溝道層的側壁接觸； 絕緣層，所述絕緣層被設置為覆蓋所述溝道結構； 金屬線，所述金屬線被設置在所述絕緣層之上；以及接觸單元，所述接觸單元被配置為貫穿所述絕緣層而將所述源極線與所述金屬線耦接。
14.如權利要求13所述的非易失性存儲器件，其中，所述絕緣層包括下絕緣層和上絕緣層，並且所述接觸單元包括貫穿所述下絕緣層與所述源極線耦接的第一接觸、設置在所述下絕緣層之上以與所述第一接觸耦接的焊盤、以及貫穿所述上絕緣層與所述焊盤耦接的第二接觸。
15.如權利要求14所述的非易失性存儲器件，其中，所述焊盤與位線被設置在同一層中，但所述焊盤與所述位線間隔開。
16.如權利要求15所述的非易失性存儲器件，還包括設置在所述下絕緣層內部並與所述溝道層的端部耦接的多個溝道接觸、設置在所述溝道接觸之上的用於漏極選擇電晶體的溝道、以及圍繞所述用於漏極選擇電晶體的溝道的柵絕緣層和漏極選擇線；以及所述位線，所述位線被設置在所述下絕緣層之上，並與所述用於漏選擇電晶體的溝道華禹接。
17.—種製造非易失性存儲器件的方法，包括以下步驟形成溝道結構，所述溝道結構包括在襯底之上與多個溝道層交替層疊的多個層間電介質層；形成源極線，所述源極線與所述溝道層的側壁接觸； 在所述溝道結構和所述源極線之上形成絕緣層； 形成接觸單元，所述接觸單元貫穿所述絕緣層與所述源極線耦接；以及在所述絕緣層之上形成與所述接觸單元耦接的金屬線。
18.如權利要求17所述的方法，還包括以下步驟在形成所述金屬線之前，在所述溝道結構和所述源極線之上形成下絕緣層；形成第一接觸，所述第一接觸貫穿所述下絕緣層與所述源極線耦接；在所述下絕緣層之上形成與所述第一接觸耦接的焊盤；在包括所述焊盤的所述下絕緣層之上形成上絕緣層；以及形成第二接觸，所述第二接觸貫穿所述上絕緣層而將所述焊盤與所述金屬線耦接。
19.如權利要求18所述的方法，還包括以下步驟形成多個溝道接觸，所述多個溝道接觸被設置在所述下絕緣層內部，並與所述溝道層的端部耦接；形成用於漏極選擇電晶體的溝道，所述用於漏極選擇電晶體的溝道被設置在所述溝道接觸的上部；形成圍繞所述用於漏極選擇電晶體的溝道的柵絕緣層和漏極選擇線；以及形成位線，所述位線被設置在所述下絕緣層之上，並與所述用於漏極選擇電晶體的溝道耦接。
20.如權利要求19所述的方法，其中，同時執行形成所述焊盤的步驟與形成所述位線的步驟。
全文摘要
本發明提供一種非易失性存儲器件及其製造方法。所述非易失性存儲器件包括襯底，所述襯底包括電阻器層，所述電阻器層具有比源極線的電阻低的電阻；溝道結構，所述溝道結構包括在襯底之上與多個溝道層交替層疊的多個層間電介質層；以及源極線，所述源極線被配置為與溝道層的側壁接觸，其中，源極線的下端部與電阻器層接觸。
文檔編號H01L21/8247GK102544063SQ20111040563
公開日2012年7月4日 申請日期2011年12月8日 優先權日2010年12月31日
發明者劉泫升, 崔殷碩 申請人:海力士半導體有限公司