雙通道時間交錯型模數轉換器中的誤差估計與校正的製作方法
2023-07-12 09:52:16
專利名稱：雙通道時間交錯型模數轉換器中的誤差估計與校正的製作方法
專利說明雙通道時間交錯型模數轉換器中的誤差估計與校正
背景技術：
最近，時間交錯型模數轉換器(TIADC)在需要非常高的採樣率(即單個ADC無法提供的採樣率)的諸多應用中吸引了人們的注意力。在TIADC系統中，通過將並行工作的較慢的ADC組合起來，獲得快速的ADC。理想情況下，較慢的ADC應該各自具有相同的偏置、相同的增益和相同的均勻採樣時刻。然而，在實際中，因製造誤差、組件失配、溫度變化、機械應力、環境擾動等因素，該要求是很難實現的。所引起的誤差使TIADC系統的性能顯著下降，由此，要改善性能則必須對這些誤差進行估計和校正。
發明內容
本發明是一種雙通道TIADC，其中，對偏置、增益和相位誤差進行估計和校正。對於偏置估計和校正而言，已開發出一種誤差表達式，其中已顯示出這兩個ADC的平均偏置值產生了直流音調，而這兩個ADC之間的偏置差異產生了尼奎斯特頻率的音調。這種算法首先被用於使尼奎斯特音調最小化，尼奎斯特音調取決於這兩個ADC之間的偏置差異。這是通過使一個ADC上的偏置等於另一個ACD上的偏置而實現的。然而，通過使用公知的直流偏置校正技術，可以以一種直接的方式消除直流音調。
對於增益誤差估計和校正而言，已開發出一種表達式，其中已顯示出這兩個ADC之間的增益差異產生了在尼奎斯特頻率附近反射的圖像音調。另外，輸入信號自身是通過這兩個ADC的增益的平均值來調整的。我們開發了一種算法，它能使這兩個ADC之間的增益值的差異最小化。通過使用單獨的自動增益控制(AGC)環路，可以校正因這兩個ADC上的增益值的平均值而對輸入信號所作的調整。
已開發出一種用於相位誤差的表達式，其中已顯示出相位誤差產生了在尼奎斯特頻率附近反射的圖像音調。該圖像音調與因增益誤差而導致的音調相比有π/2的相位差別。還顯示出該音調的振幅與相位誤差的量相當。這兩個ADC的輸出之間的關聯表示了它們之間的延遲，結果，開發出一種適應性算法，它使兩對相鄰的時間樣本之間的自動關聯方面的差異最小化。
為校正每一個誤差而開發的適應性算法將每一個誤差看作與該雙通道TIADC中的其它誤差無關。本發明的實施方式包括基於各個誤差的符號的適應性算法，其中，到雙通道TIADC的輸入信號自身是訓練信號，偏置、增益和相位誤差的估計與校正都是在後臺實現的。換句話說，通過使用遮蔽的適應性技術，可以執行調適。整個調適是一種混合信號處理，其中，各種誤差的估計是在數字域中實現的，而校正則是在模擬域中實現的。在各實施方式中，通過查詢表格(LUT)將數字域中的估計信息轉換成模擬域中合適的校正。在偏置調適環路中，例如，到LUT的某一地址是基於偏置誤差而計算的，並且該地址在LUT中所對應的值被用於驅動該雙通道TIADC中的數模轉換器(DAC)和/或其它合適的模擬電路以實現校正。或者，LUT的地址可以被用於驅動DAC和/或模擬電路。對於增益和相位誤差，也實現了相似的混合域操作。
如附圖所示，根據下文對本發明的示例實施方式的特定描述，上述內容將變得很明顯，在附圖中相同的標號指代相同的部分。附圖並非必然按比例繪製，而是要突出本發明的各實施方式。
圖1是雙通道時間交錯型模數轉換器(TIADC)的框圖。
圖2是雙通道TIADC中的偏置校正單元的框圖。
圖3是雙通道TIADC中的增益校正單元的框圖。
圖4是雙通道TIADC中的相位校正單元的框圖。
圖5是偏置、增益和相位校正單元連接到電荷域管線模數轉換器(ADC)的一級的框圖。
圖6是具有偏置誤差的信號的頻譜圖。
圖7是圖6的信號經偏置誤差校正過的頻譜圖。
圖8是eoffset與OLUT2地址的變化圖。
圖9是OLUT2k地址與迭代k的變化圖。
圖10是具有增益誤差的信號的頻譜圖。
圖11是圖10的信號經增益誤差校正過的頻譜圖。
圖12是egain與GLUT2位置的變化圖。
圖13是GLUT2k的地址與迭代k的變化圖。
圖14是具有相位誤差的信號的頻譜圖。
圖15是圖14的信號在相位誤差校正之後的頻譜圖。
圖16是ephase與PLUT2的地址的變化圖。
圖17是PLUT2k的地址與迭代k的變化圖。
圖18是輸入到雙通道TIADC中的寬帶信號的頻譜圖。
圖19是對於圖18的寬帶信號而言eoffset與OLUT2地址的變化圖。
圖20是對於圖18的寬帶信號而言egain與GLUT2地址的變化圖。
圖21是對於圖18的寬帶信號而言ephase與PLUT2地址的變化圖。
具體實施例方式 下文描述本發明的示例實施方式，最開始先描述一種雙通道時間交錯型模數轉換器(TIADC)。該TIADC中的信號處理元件檢測並校正(1)偏置誤差、(2)增益誤差以及(3)採樣時間誤差。在該TIADC的描述之後，是用於描述各種誤差以及相應的檢測與校正技術的數學模型。
應該理解，本文所描述的信號處理元件可以具體實施為分立的模擬或數字電路，可以具體實施為在可編程數字處理器中執行的程序代碼，或者可以具體實施為它們的組合等其它方式。
圖1是顯示出一種示例雙通道TIADC 10的框圖。典型的雙通道TIADC 10可以具有12位的位寬，並且按400Msps的採樣頻率進行操作。備選實施方式可以按更快或更慢的採樣率進行操作，並且具有更大或更小的位寬。兩個模數轉換器(ADC)20和21對模擬輸入信號12(用x(t)表示)進行操作，以提供數字輸出信號14(用y(n)表示)。這兩個ADC 20和21以交替的採樣時間間隔2T對輸入信號12進行採樣和保持，其中T是採樣率fsamp的倒數，由時鐘信號45提供。在一個實施方式中，這兩個ADC 20和21是電荷域管線ADC，它們分別在時鐘信號45的奇數上升沿40和偶數上升沿41對輸入信號12進行採樣和數位化。在其它實施方式中，相移器可以被安排在時鐘與ADC 20、21之間，從而以交替方式來操作ADC 20、21。多路復用器30使這兩個ADC 20和21的輸出(按採樣率的一半)交錯，從而按採樣率產生輸出14。
數位訊號處理器(DSP)60監控並校正ADC 20、21的輸出中的偏置、增益和相位誤差。抽頭100、101將ADC 20、21的輸出分別饋送到DSP 60中，DSP 60使用一組查詢表格(LUT)30-35或一組數模轉換器(DAC，未示出)來計算誤差和相應的校正。在圖1所示的實施方式中，ADC 20、21具有相應的偏置LUT(0LUT)30、31、增益LUT(GLUT)32、33以及相位LUT(PLUT)34、35。DSP 60根據適應性算法處理任何誤差，其示例在下文中進行描述。
在較佳的實施方式中，DSP 60通過使用LUT 30-35(通常包括存儲器)中所存儲的值，在數字域中估計誤差並在模擬域中校正誤差。通過將LUT 30-35用作數字域和模擬域之間的界面，數字估計信息可以被轉換成相應的模擬校正。例如，基於數字誤差信號和OLUT 30、31中所存儲的相應的地址值，模擬電路和/或DAC(未示出)可以被用於校正ADC 20與21之間的相對和/或絕對偏置誤差。GLUT32、33和PLUT 34、35也可以存儲用於數字誤差信號的地址值。通過將誤差轉換成用於ADC 20、21的模擬設置，LUT 30-35有效地執行數模轉換。
圖2是在DSP 60之內的偏置校正單元210的框圖，其中包括誤差測量模塊201。誤差測量模塊201包括減法器230，減法器230對來自ADC 20、21的抽頭100、101上的輸出信號取差值。耦合到減法器230的輸出的加法器240與延遲寄存器250一起構成了反饋環路；該加法器對減法器230的輸出以及來自延遲寄存器250的減法器230的輸出的延遲版本進行求和，延遲寄存器250每隔N個樣本就復位到零。延遲寄存器250將所得的偏置誤差信號eoffset發送給適應性處理器220。適應性處理器220可以是用DSP、現場可編程門陣列、專用集成電路、編程通用數據處理器來實現，或者也可以用任何其它合適的方式來實現。在一些實施方式中，適應性處理器220根據下述的算法進行操作，其中，它以一種使偏置誤差信號最小化的方式來選擇OLUT231的地址。所選的OLUT 30、31的地址所對應的值被用於以對應的方式來校正ADC 20與21之間的偏置。
在較佳的實施方式中，適應性處理器220使用正負號函數模塊282來確定偏置誤差信號的符號，並根據偏置誤差信號是負的、零或是正的，分別返回-1、0或1。接下來，來自正負號函數模塊282的輸出與偏置步長μoffsetk相乘，以控制加到偏移值Noffset/2以產生OLUT2 31的地址的那個值，正如圖2所示那樣。根據誤差信號的符號，上述乘積可以產生向前的步進、向後的步進或沒有變化。
所得的乘積進入用加法器286和延遲寄存器288實現的反饋環路。捨入模塊290對反饋環路的輸出進行捨入處理以形成地址步進，用加法器292可以使該地址步進偏移一個偏移值Noffset/2。例如，如果OLUT2 31具有從0到255的256個地址位置，則偏移值可以是128，該偏移值將偏置誤差設置到OLUT2 31的範圍中的中點。
然後，偏移的地址被饋送到OLUT2 31以及上溢/下溢模塊294，上溢/下溢模塊294監控所得的地址，如有必要，還使OLUT1 30的地址復位以使OLUT2 31的地址保持在可接受的範圍中。當然，上述偏移值與地址位置的範圍取決於實現方式的諸多細節。某些實現方式可以在零偏移的情況下操作，從而不需要加法器292。
圖3是在DSP 60之內的增益校正單元310的框圖，其中包括誤差測量模塊301。乘法器360、361使來自抽頭100、101的信號分別平方。誤差測量模塊301包括減法器330，減法器330對經平方的信號取差值，並且將該差值轉發給反饋環路，該反饋環路包括加法器340和延遲寄存器350，延遲寄存器350每隔N個樣本就復位到零。如圖2所示，反饋環路將增益誤差信號egain發送給適應性處理器220，在某些實施方式中，適應性處理器220根據下述的算法進行操作。適應性處理器220以一種使增益誤差信號最小化的方式來選擇GLUT 32、33的地址。DSP 60使用來自GLUT 32、33的輸出，以相應的方式控制ADC 20、21的增益。
在較佳的實施方式中，適應性處理器220使用正負號函數模塊282來確定增益誤差信號的符號，其輸出與增益步長μgaink相乘，以控制加到偏移值Ngain/2以產生GLUT2 33的地址的那個值，如圖3所示。所得的乘積進入用加法器286和延遲寄存器288實現的反饋環路。捨入模塊290對反饋環路的輸出進行捨入處理以形成地址步進，用加法器292可以使該地址步進偏移一個偏移值Ngain/2。偏移的地址被饋送到GLUT233以及上溢/下溢模塊294，如有必要，上溢/下溢模塊294會調節GLUT132。如上所述，上述偏移值與地址位置的範圍取決於實現方式的諸多細節。
圖4是在DSP 60之內的相位校正單元410的框圖，其中包括誤差測量模塊401。誤差測量模塊401包括減法器430，減法器430將來自抽頭100、101的信號的差值饋送到乘法器460的兩個輸入埠，乘法器460返回該差值的平方。第二減法器431對來自抽頭101的信號以及來自抽頭100的信號經延遲寄存器450延遲後的版本取差值。用第二乘法器461，對減法器431的輸出求平方。第三減法器432對來自乘法器460和461的輸出取差值；來自減法器432的差值進入包括加法器440和延遲寄存器451的反饋環路，如圖2、3所示。反饋環路提供用於驅動適應性處理器220的相位誤差信號ephase。
在一些實施方式中，適應性處理器220根據下述算法進行操作。如在圖2、3所示的偏置和增益校正單元210、310中那樣，適應性處理器220以一種使相位誤差信號最小化的方式在PLUT2 35中選擇地址。以一種相應的方式使用所選地址所對應的值來控制ADC 20和21之間的相位誤差。如有必要，上溢/下溢模塊294監控地址設置並且調節PLUT1 34，以使PLUT2 35保持在給定的範圍中。
在較佳的實施方式中，適應性處理器220使用正負號函數模塊282來確定相位誤差信號的符號，其輸出與相位步長μphasek相乘，以控制加到偏移值Nphase/2以產生PLUT2 35的地址的那個值，正如圖4所示那樣。所得的乘積進入用加法器286和延遲寄存器288實現的反饋環路。捨入模塊290對反饋環路的輸出進行捨入處理以形成地址步進，用加法器292可以使該地址步進偏移一個偏移值Nphase/2。然後，偏移的地址被饋送到PLUT 32和33。如上所述，上述偏移值與地址位置的範圍取決於實現方式的諸多細節。
所揭示的TIADC的各實施方式可以使用單個適應性處理器220來控制所有三組LUT 30-35。在這些實施方式中，按順序將偏置、增益和相位誤差校正應用於ADC 20、21(例如，首先校正偏置誤差，然後校正增益誤差，然後校正相位誤差，並且重複下去)。因為所有三個校正單元共享一個公用的適應性處理器220，所以所得的TIADC比具有單獨的偏置、增益和相位校正單元的TIADC要小、要輕、更有效且製造起來更簡單。此外，在性能比尺寸或成本更重要的其它實施方式中，每一個適應性處理器220都可以用專用硬體或可編程處理器來實現。
圖5示出了來自偏置、增益和相位校正單元的輸出連接到電荷域管線ADC 500的第一管線級501的情況，該ADC 500可以用在圖1的雙通道TIADC 10中。該ADC 500的進一步描述可以在美國專利申請12/074,706和美國專利7,079,067中找到，這兩篇文獻全部引用在此作為參考。第一和第二管線級501和502將電荷重新分配、電荷比較和電荷重新分配驅動器電路併入到單端管線中，以提供兩位模數轉換。將另外的級添加到該管線中提供了另外的模數轉換位，其中連續的級以相似的方式對穿過該管線傳播的電荷分組進行操作。
在時鐘信號CLK的交替的半周期上，電荷分組進出具有電荷轉移電路505的第一管線級501，從而使節點520處的電壓根據轉移的電荷分組的大小而變化。比較器530將所得的節點520處的電壓與參考電壓VRC進行比較。鎖存器522每一時鐘周期對來自比較器530的輸出進行一次鎖存，以產生數字輸出VB1。電荷重新分配驅動器513接收VB1，並且向級502輸出電荷重新分配電壓信號VQR。在級502中，VQR的轉變引起了比較器的一個節點處的電壓的相應變化，從而意味著級501的比較結果控制著後一級502中的電荷重新分配。
來自偏置、增益和相位校正單元210、310、410的輸出可以被用於控制管線各級的各個組件。例如，來自OLUT(比如，圖1和2中的OLUT 30和31)的偏置控制信號531可以被用於調節參考電壓VRC。相似的是，來自GLUT(比如圖1和3中的GLUT 32和33)的增益控制信號533可以被用於調節比較器530的增益。時鐘相位VC1和VCC1可以被延遲或推進一個可變的相位延遲510，這受來自PLUT(比如PLUT 34和35)的信號511控制。可變的相位延遲510可以是用延遲鎖定環路、分散延遲線路、或任何其它合適的延遲、緩衝器或存儲器元件來實現的。
偏置、增益和相位校正信號可以連接到電荷域管線ADC中的某一些級或全部的級。另外，不同的校正信號可以被應用於不同的級以便在校正誤差時進行更精細的控制。本領域技術人員應該理解，偏置、增益和相位校正信號可以以相似的方式連接到任何合適的ADC，包括電荷域管線ADC。
偏置誤差 在這一部分內容中，我們考慮根據本發明操作的雙通道TIADC 10僅用於偏置誤差的估計和校正。為了看到偏置誤差是如何被校正的，我們假設輸入信號是x(t)＝cos(ωot+φ)，其中ωo是輸入信號12的任意的頻率，φ是輸入信號12的任意的相位。雙通道TIADC 10的輸出14是由下式給出
(1) 其中，V1和V2是ADC1 20和ADC2 21的偏置值，n是樣本個數，T是雙通道TIADC 10的採樣周期。通過將奇偶時刻的輸出組合起來，我們得到了 y(n)＝cos(ωonT+φ)+V1+(1-(-1)n)Vd ＝cos(ωonT+φ)+Vs+(-1)nVd (2) 其中 (3) 表示兩個ADC 20、21之間的偏置的平均值和差異。方程(2)可以被寫成 y(n)＝cos(ωonT+φ)+Vs+cos(ωsnT/2)Vd (4) 其中ωs＝2π/T是採樣頻率，並且(-1)n＝cos(ωsnT/2)。根據方程(4)可以清楚看到，這兩個ADC 20、21之間的平均偏置產生了直流項，偏置之差則產生了尼奎斯特頻率的音調。在各實施方式中，目的是使後一種音調(即尼奎斯特頻率的音調)的大小最小化。應該理解，一旦偏置值的差異被消除或最小化(例如，通過使用OLUT 30、31使ADC 20和21之間的相對偏置線性地移動)，使平均偏置值最小化是相當直接了當的。圖6示出了當雙通道TIADC的採樣頻率是400MHz時具有偏置誤差的50MHz音調的模擬頻譜。如圖6所示，在所得的頻譜中有兩個音調是因偏置誤差而出現的。直流音調對應於這兩個ADC 20和21之間的平均偏置值，而尼奎斯特頻率的音調對應於這兩個ADC 20和21之間的偏置值的差異。
圖7示出了同一信號在偏置誤差校正之後的模擬頻譜，下文會解釋。可以看出，因偏置值的差異而導致的尼奎斯特頻率的音調已經最小化了。尼奎斯特頻率的音調的抑制的量取決於在校正之後上述兩個ADC之間的偏置的剩餘差異。可以看出，尼奎斯特頻率的音調被抑制了超過50dB。在圖6和7之間，可以看出，直流成分是不同的。這是因為這樣一個事實，已經使ADC2的偏置大致等於ADC1的偏置。
為了使尼奎斯特頻率的音調的大小最小化，我們需要獲得該頻率處的信號的信息。為此，讓y1(n)和y2(n)分別對應於來自ADC1 20和ADC2 21的輸出。與ωs/2相對應的y(n)的N-點DFT是由下式給出的 (5) 其中 (6) 根據方程6，很明顯，通過使eoffset≈0，我們可以使尼奎斯特頻率的音調的大小最小化。eoffset的計算對應於取上述平均值之差，或者對應於在N個樣本上來自兩個ADC 20和21的輸出之差的平均值。N的值越大，該估計就越準確。樣本的個數可以根據處理器和應用而改變雙向通信(例如，通過乙太網連接進行通信)通常需要快速的收斂或N的更小值。例如，當N＝1時，每一個樣本都經歷校正。單向通信(如纜線數據機中那樣)並不要求如此快速的收斂，並且可以用更多的樣本來實現(即N的更大的值)。
OLUT 30和31(其大小均為Noffset)包括許多條目，這些條目可以被用於直接或間接控制ADC 20、21中的偏置。因為我們正把估計和校正看成一種混合域處理，所以如果OLUT 30、31充當模擬和數字域之間的界面，則並不喪失一般性。OLUT 30、31的地址是用適應性算法在數字域中進行估計的，比如下文所描述的那種，而OLUT30、31的輸出則直接或間接地提供模擬域中的相應偏置校正。為了示出，讓上述兩個ADC之間的偏置的最大差異是±Xo最低有效位(LSB)。在典型的12位TIADC中，最大的可容忍的偏置差異將大約是60LSB，或者大約是總位寬的3％。OLUT30和31的條目被設計成根據模擬電路用線性的、對數的或任何其它分布來覆蓋該範圍。對於線性分布，OLUT 30和31中的條目與下一個條目相差了2Xo/Noffset個LSB。在較佳的實施方式中，OLUT 30和31中的條目線性地分布在零誤差點附近，並且對數地分布在該分布的邊緣附近。
再次參照圖1所示的雙通道TIADC 10，考慮到ADC1 20的OLUT1 30的地址可使得來自OLUT1 30的輸出是零。如上所述，OLUT1 30與ADC1 20相關聯，OLUT2 31與ADC2 21相關聯。對於兩個OLUT 30和31具有偏置值隨OLUT地址呈線性分布的情況而言，DSP 60將OLUT1 30的地址設為Noffset/2。
作為一個示例，圖8示出了基於方程(6)在Noffset＝256時eoffset隨OLUT2 31變化的情況。OLUT1的地址是128，這意味著來自OLUT1的輸出是零，從而假定OLUT中的值呈線性分布。根據圖8，很明顯，eoffset是在偏置誤差的兩個極端之間呈線性變化。可以看出，對於OLUT2 31的特定地址，誤差函數穿過零。在這種情況下，OLUT2 31的最佳地址是192。如下所述，DSP 60使用自適應算法來尋找用於使eoffset的絕對值最小化的OLUT2 31的地址。在較佳實施方式中，自適應算法是基於eoffset的符號，因此，是硬體有效的。
用於偏置誤差校正的算法 假定OLUT 30和31中的值呈線性分布，DSP 60將OLUT1 30的地址設為Noffset/2。讓OLUT2k表示在第k次迭代時OLUT2 31的地址。讓μ1k表示在第k次迭代時的變量，讓μoffsetk表示在第k次迭代時上述適應性算法的步長。此處，我們假定 (7) 其中μoffsetmin和μoffsetmax分別是最小值和最大值。用於校正偏置誤差的適應性算法現在可以寫成 (8) 其中，
和k1是任何任意的正數。從方程8可以看出，μ1k基於eoffset的符號來提供OLUT2 31的地址的更新。在收斂處，OLUT2k指示用於產生eoffset的最小絕對值的OLUT2 31的最佳地址。對於早先引用的示例，圖9示出了OLUT2k隨著迭代k而收斂。從圖9中可以看出，在大約7次迭代的過程中，OLUT2k收斂到在192附近的地址，這是與圖8所示eoffset的零交叉值相對應的最佳地址。
我們現在用一組參數來解釋適應性算法的操作過程。為此，我們選擇μoffsetmax＝64、μoffsetmin＝1和k1＝1。OLUT1的地址被設為128，並且
在第一次迭代過程中，基於eoffset的符號，獲得了μ12。圖9示出了eoffset的符號是正的，因此，
且
因此，在第二次迭代過程中，OLUT2 31的地址被設為192。理想情況下，在這一階段，eoffset的符號應該是零(回想到當OLUT2的地址是192時出現了這種情況下的eoffset的零交叉)。然而，因為量化和捨入誤差，eoffset的符號是正的。現在，
並且
在第三次迭代過程中，OLUT2 31的地址是224。這種算法以這種方式繼續下去，直到獲得了OLUT2 31的地址的最佳值。這種用於發現OLUT2 31的地址的最佳值的搜索被命名為二進位搜索。
沒有必要將OLUT1 30的地址固定在Noffset/2處。如果在偏置校正的調適過程中的迭代k期間OLUT2 31的地址超過邊界[N10，N20](其中
並且
)，則OLUT1 30的地址可以適當地改變並且調適過程重新開始。
增益誤差 在這一部分內容中，我們考慮只具有增益誤差的雙通道TIADC 10。同樣，假定輸入信號12是x(t)＝cos(ωot+φ)，雙通道TIADC 10的輸出14是由下式給出的
(9) 其中G1和G2是分別由ADC1 20和ADC2 21提供的增益。通過將奇偶時刻的輸出14組合起來，我們獲得 y(n)＝G1cos(ωonT+φ)+(1-(-1)n)Gdcos(ωonT+φ) ＝[Gs+(-1)nGd]cos(ωonT+φ) (10) 其中 (11) 同樣，通過使用
方程(10)可以被重新寫成 (12) 方程12示出了增益失配產生了在ωs/2附近反射的圖像音調，該圖像音調的振幅正比於上述兩個ADC 20和21之間的增益值之差。也可以看出，可以用上述兩個ADC 20和21的增益的平均值來調整上述輸入信號。這不需要成為擔心的情況，因為自動增益控制(AGC)環路通常被用於校正這種誤差。圖10示出了當雙通道TIADC 10的採樣頻率是400MHz時具有增益誤差的50MHz音調的模擬頻譜。如圖10所示，在150MHz處，有圖像音調。抑制的量取決於上述兩個ADC 20和21的增益值之差。或者，它取決於上述兩個ADC 20和21的增益值之比以及整體之間的差異。圖11示出了同一信號在應用了增益校正之後的模擬頻譜，下文會解釋。可以看出，增益校正使圖像音調減小了超過25dB。
通過使上述兩個ADC 20和21上的信號的功率之差最小化，就可以實現這兩個ADC 20和21之間的增益值之差的最小化。為此，增益誤差函數可以表示成下式 (13) 從上述方程可以注意到，只要變量kgain滿足下式，就可以使egain大致等於零。
(14) 如圖1所示，DSP 60使用GLUT 32和33直接或間接地控制每一個ADC 20和21的輸出的增益。每一個GLUT 32和33中的分布可以是線性的、對數的或任何其它分布。如果上述兩個ADC的增益之比的最大變化是(1±Xg)，則這些GLUT被設計成覆蓋2Xg的整個範圍。在較佳的實施方式中，Xg≤2％意味著增益的可容忍的範圍是標稱增益值的0.98-1.02倍。
就像偏置估計和校正的情況那樣，我們假定GLUT1 32的地址可使得來自它的輸出是1。作為一個示例，我們假定GLUT 32和33中的值呈線性分布，其中每一個GLUT 32和33的大小是Ngain。圖12示出了基於方程(13)egain隨GLUT2 33的地址變化的情況。在所示的實施方式中，Ngain＝256，儘管Ngain可以取任何合適的值。儘管誤差變化不是線性的，但是就線性而言其表現是相當好的。從圖12中明顯看出，egain的零交叉區域對應於GLUT2 33的最佳地址。在圖12中，egain的絕對值的最小值對應於GLUT2地址162。
用於增益誤差校正的算法 假定GLUT中的分布是線性的，DSP 60將GLUT1 32的地址設為Ngain/2。讓GLUT2k表示在第k次迭代時GLUT2 33的位置。讓μ2k表示在第k次迭代時的變量，讓μgaink表示在第k次迭代時上述適應性算法的步長。此處，我們假定 (15) 其中μgainmin和μgainmax分別是μgaink的最小值和最大值。用於校正增益誤差的適應性算法可以被寫成 (16) 其中，
和k2是任何任意的正數。從上述適應性算法可以看出，μ2k基於egain的符號來提供GLUT2 33的地址的更新。在收斂處，GLUT2k指示用於產生egain的最小絕對值的GLUT2 33的最佳地址。對於早先引用的示例，圖13示出了GLUT2k隨著迭代k而收斂，假定Ngain＝256。從圖13中可以看出，在大約7次迭代的過程中，GLUT2k收斂到在162附近的地址，這是與圖12所示egain的零交叉值相對應的最佳地址。
必須注意到，沒有必要將GLUT1 32的地址固定到Ngain/2。如果在增益校正的調適過程中的迭代k期間GLUT2 32的地址超過邊界[N1g，N2g](其中
並且
)，則GLUT1 32的地址可以適當地改變並且調適過程重新開始 相位誤差 在這一部分內容中，我們考慮只具有相位誤差的雙通道TIADC 10。同樣，假定輸入信號12是x(t)＝cos(ωot+φ)，雙通道TIADC 10的輸出14是由下式給出的 (17) 此處，假定ADC1 20在時間瞬時2nT處進行採樣，而ADC2 21在時間瞬時(2n+1)T+Δt處進行採樣。結果，Δt是採樣時間誤差。上述方程可以重新寫成 (18) 可以看出，cos[(-1)nωoΔt/2]＝cos[ωoΔt/2]，因為正弦函數是奇函數，同時(-1)n＝cos(nπ)，我們得到sin[(-1)nωoΔt/2]＝cos(nπ)sin[ωoΔt/2]。通過使用sin(a)cos(nπ)＝sin(a-nπ)和nπ＝ωsnT/2，上述方程可以被寫成 (19) 假定與1/ωo比Δt是很小的，cos(ωoΔt/2)≈1並且sin(ωoΔt/2)≈ωoΔt/2。結果， (20) 從上述方程我們可以看出，相位誤差產生了其振幅正比於相位誤差Δt的圖像音調。有趣的是，注意到，該圖像音調與增益誤差所產生的音調相比有π/2的相位差別。圖14示出了具有50MHz處的音調的信號的模擬頻譜。同樣，假定採樣頻率是400MHz。從圖14中可以看出，在150MHz處，有一個因相位誤差而產生的圖像音調。圖15示出了同一信號在相位校正之後的模擬頻譜，該圖像音調已經被抑制了超過25dB。抑制的量取決於Δt接近於零的程度。
眾所周知，兩個序列之間的關聯提供了關於它們之間的時間延遲的信息。為此，我們現在用下式來定義相位誤差 (21) 用於相位誤差的備選表達式由下式給出 (22) 它也提供了上述兩個ADC 20、21之間的相位誤差的有關信息。
如上述偏置和增益校正過程中那樣，DSP 60使用PLUT 34、35(其大小是Nphase)來直接或間接地控制到ADC 20、21的時鐘信號的相位。用適應性算法在數字域中估計PLUT 34、35的地址，而PLUT 34、35的輸出則在用於控制ADC 20、21的時鐘信號45中直接或間接地提供相應的延遲。讓上述兩個ADC 20、21之間的最大相位延遲是±Xp個單位，其中PLUT 34、35的條目被設計成覆蓋該範圍。在較佳的實施方式中，該最大相位延遲大約是上述周期的0.3％，或者對於500MHz的採樣頻率而言是±5.75ps的時間延遲(即2ns的採樣周期)。±Xp的單位可以是秒、弧度或採樣頻率的分數，PLUT 34、35的條目可以根據實現該校正過程的模擬電路而遵循線性的、對數的或任何其它分布。
同樣，DSP 60設置PLUT1 34的地址，使得來自PLUT1 34的輸出是零。換句話說，沒有對ADC1 20執行校正。一個實施方式使用了在PLUT 34、35中的值的線性分布，其中每一個PLUT 34、35的大小是Nphase。作為一個示例，圖16示出了基於方程(22)ephase隨PLUT2 35的地址變化的情況，同時Nphase＝256，儘管Nphase可以取任何合適的值。從圖16中明顯看出，ephase的零交叉區域對應於PLUT2的最佳地址。在圖16中，ephase的最小絕對值對應於PLUT2地址157。現在我們開發一種適應性算法，尋求與ephase的零交叉值相對應的PLUT2 35的最佳地址。
用於相位誤差校正的算法 假定PLUT 34和35中的分布是線性的，DSP 60將PLUT1 34的地址設為Nphase/2。讓PLUT2k表示在第k次迭代時PLUT2 35的地址。讓μ3k表示在第k次迭代時的變量，讓μphasek表示在第k次迭代時上述適應性算法的步長。此處，我們假定 (23) 其中μphasemin和μphasemax分別是μphasek的最小值和最大值。用於校正相位誤差的適應性算法可以被寫成 (24) 其中，
和k3是任何任意的正數。從上述適應性算法可以看出，μ3k基於ephase的符號來提供PLUT2 35的地址的更新。在收斂處，PLUT2k指示用於產生ephase的最小絕對值的PLUT2 35的最佳地址。圖17示出了PLUT2k隨著迭代k而收斂，假定Nphase＝256。從圖17中可以看出，在大約7次迭代的過程中，PLUT2k收斂到在157附近的地址，這是與圖16所示ephase的零交叉值相對應的最佳地址。
必須注意到，沒有必要將PLUT1 34的地址固定到Nphase/2。如果在相位校正的調適過程中的迭代k期間PLUT2 35的地址超過邊界[N1p，N2p](其中
並且
)，則PLUT1 34的地址可以適當地改變並且調適過程重新開始。
還必須提及，方程(22)對於所有奇數尼奎斯特區域都是有效的。對於偶數尼奎斯特區域，相位誤差的符號是方程(22)中給出的相位誤差的負數。換句話說，對於偶數尼奎斯特區域，相位誤差變為
(25) 用於寬帶信號的偏置、增益和相位誤差校正 到目前為止，我們已經處理了包括單個音調的輸入信號。現在，我們將看看當信號是寬帶的時候的偏置、增益和相位誤差。圖18示出了在採樣率是400MHz時到雙通道TIADC 10的寬帶信號的頻譜。同樣，對於Noffset＝256時OLUT2 31中的值的線性分布，圖19示出了eoffset隨OLUT2 31的地址變化的情況。從圖19中明顯看到，eoffset是偏置誤差的兩個極端之間的線性變化，即使是當輸入信號是寬帶的時候。可以看出，在OLUT2 31的特定地址處，誤差函數穿過零。考慮到這一點，具有OLUT2 31的最佳地址的二進位搜索的同一算法可以被用於輸入信號是寬帶的情況。
同樣，對於Ngain＝256時GLUT2 33中的值的線性分布，圖20示出了egain隨GLUT2 33的地址變化的情況。從圖20中可以看出，增益誤差函數不再是平滑的直線。事實上，增益誤差示出了非線性的行為。然而，當仔細看圖20時，可以看出，在GLUT2地址的整個範圍中，egain具有某一趨勢。通過對egain的變化執行消除趨勢的操作，可以提取線性部分。在某些實施方式中，消除趨勢的操作最好是一階的或線性的，最小二乘擬合到該數據，正如圖20所示。圖20示出了從消除趨勢操作過程中提取的直線。這示出了對於GLUT2 33的某一地址存在egain等於零。上述用於增益誤差估計和校正的適應性算法可以被應用於當輸入是寬帶的情況，只要μgainmin、μgainmax和k2被恰當地選擇就可以。為了讓該算法收斂，μgainmax和μgainmin必須很小，使得圖20的線性趨勢能夠被捕獲。必須提及的是，因為在上述適應性算法中
是很小的值，所以，收斂時間變得較長。
同樣，對於Nphase＝256時PLUT2中的值的線性分布，圖21示出了ephase隨PLUT2的地址變化的情況。從圖21中可以看出，相位誤差函數就像增益誤差函數那樣，不再是平滑的函數，而是顯示出與增益誤差變化相似的非線性行為。還可以看出，ephase所具有的趨勢相似於當到雙通道TIADC 10的輸入是寬帶的時候的egain的趨勢。從圖21中可以看出，在非線性變化中，有線性部分。同樣，通過對ephase的變化執行消除趨勢的操作，可以提取線性部分。圖21示出了從消除趨勢操作過程中獲得的直線。這示出了對於PLUT2 35的某一地址存在ephase等於零。上述用於相位誤差估計和校正的適應性算法可以被應用於當輸入是寬帶的情況，只要μphasemin、μphasemax和k3被恰當地選擇就可以。為了讓該算法收斂，μphasemax和μphasemin必須很小，使得圖21的線性趨勢能夠被捕獲。同樣，必須提及的是，因為在上述適應性算法中μphasek∈[μphasemax，μphasemin]是很小的值，所以，收斂時間變得較長。
在許多應用中，長收斂時間可能是不可接受的。從上文中可以看出，可以產生用於偏置校正的適應性算法，用二進位搜索在前7-8次迭代過程中就收斂。然而，對於寬帶輸入而言，增益與相位的誤差是非線性的，因此，為了加速收斂，我們提出一種兩步算法，其中在第一步獲得了GLUT2 33或PLUT2 35的最佳地址的鄰域。第二步是先前提及的適應性算法，其中使用μgaink或μphasek的小數值。
從圖20、21中可以看出，用於表示egain或ephase變化的最小二乘擬合的直線提供了零交叉，該零交叉是GLUT2 33或PLUT2 35的最佳地址。為此，讓Nlut表示Ngain或Nphase，eerr表示egain或ephase，X(k)表示GLUT2 33或PLUT2 35的第k個地址。讓 (26) 其中a和b是常數，並且eerr(k)表示地址位置X(k)的誤差值。必須回想到，eerr(k)是用方程(13)或方程(22)獲得的。從方程26中可以注意到，Y(k)＝a+bX(k)提供了eerr(k)的變化的直線擬合，只要常數a和b是已知的就可以。相對於常數a和b，使R的導數等於零，我們就獲得了 (27) 通過解上述兩個方程，我們獲得了 (28) 通過使y(k)＝0，就可以獲得最佳點的鄰域。因此 (29) 其中Int(x)表示x的正數部分。沒必要計算
和
因為它們是已知的。通過使用上述方程中獲得的X(k)的值，我們將μ2k或μ3k的初始值設為等於X(k)-Nlut/2。這構成了上述兩步算法中的第一步。在第二步中，我們運行上述適應性算法，同時將合適的值賦予用於增益的μgainmin和μgainmax或用於相位的μphasemin和μphasemax。
在單步驟算法較佳的應用(即較慢的收斂是可接受的那些應用)中，我們可以獲得具有校準信號的初始估計，該校準信號包括輸入到雙通道TIADC 10的單個音調。本申請提及的算法可以被用於獲得收斂。在獲得具有單個音調的收斂之後，實際的輸入可以被引入。當恰當地選擇用於增益的μgainmin和μgainmax或用於相位的μphasemin和μphasemax時，上述適應性算法可以重新開始。
儘管上文結合示例實施方式對本發明進行了特別的顯示和描述，但是，本領域普通技術人員應該理解，在不背離本發明的範圍的情況下可以作出許多形式和細節的改變。
權利要求
1.一種雙通道時間交錯型模數轉換器(ADC)系統，包括
時鐘信號發生器，用於以頻率f和周期T來產生時鐘信號；
耦合到所述時鐘信號發生器的第一ADC，所述第一ADC在所述時鐘信號的奇數周期上對輸入信號進行採樣和保持，以提供第一數位訊號；
耦合到所述時鐘信號發生器的第二ADC，所述第二ADC在所述時鐘信號的偶數周期上對所述輸入信號進行採樣和保持，以提供第二數位訊號；
耦合成接收所述第一和第二數位訊號的誤差測量模塊，所述誤差測量模塊基於所述第一和第二數位訊號產生誤差信號；
耦合成接收所述誤差信號的適應性處理器，所述適應性處理器基於所述誤差信號來估計所述第一和第二ADC之間的偏置、增益和採樣時間誤差中的至少一個，所述適應性處理器反饋與所估計的誤差相對應的校正信號以校正所述第一和第二ADC中的至少一個的偏置、增益和採樣時間誤差之一；以及
多路復用器，用於使所述第一和第二數位訊號交錯以形成所述輸入信號的數字表示。
2.如權利要求1所述的系統，其特徵在於，
所述第一ADC和第二ADC是電荷域管線ADC，並且所述校正信號是通過電荷域管線的輸入級進行反饋的。
3.如權利要求1所述的系統，其特徵在於，
所述適應性處理器通過測量基於幹擾音調的誤差信號，來估計偏置誤差，所述幹擾音調取決於所述第一和第二ADC之間的振幅偏置之差。
4.如權利要求1所述的系統，其特徵在於，
所述適應性處理器通過測量基於所述第一和第二數位訊號的功率之差的誤差信號，來估計增益誤差。
5.如權利要求1所述的系統，其特徵在於，
所述適應性處理器通過確定所述第一和第二數位訊號之間的關聯，來估計採樣時間誤差。
6.如權利要求1所述的系統，其特徵在於，
所述適應性處理器按順序地處理偏置、增益和採樣時間誤差。
7.如權利要求6所述的系統，還包括
耦合到所述適應性處理器的多個查詢表(LUT)，
其中，所述校正信號基於所述LUT的地址，並且
每一個LUT包含用於控制所述第一和第二ADC中的至少一個的偏置設置、增益設置或延遲設置之一的數值。
8.如權利要求6所述的系統，還包括
多個數模轉換器(DAC)，
其中，所述校正信號被提供給所述DAC，並且
每一個DAC控制所述第一和第二ADC中的至少一個的偏置設置、增益設置或延遲設置之一。
9.如權利要求1所述的系統，還包括
另外的適應性處理器，
所述適應性處理器配置成並行地處理偏置、增益和採樣時間誤差。
10.如權利要求1所述的系統，其特徵在於，
所述適應性處理器包括
用於確定所述誤差信號的符號的正負號函數模塊；
用於使所述誤差信號的符號乘以地址步長的乘法器；
用於對所述乘法器的輸出進行求和以及延遲的反饋環路；以及
用於對所述反饋環路的輸出進行捨入的捨入模塊。
11.如權利要求10所述的系統，其特徵在於，
所述誤差測量模塊包括
用於對所述第一和第二數位訊號取差值的減法器；以及
用於對所述減法器的輸出進行求和以及延遲從而提供所述誤差信號的反饋環路。
12.如權利要求10所述的系統，其特徵在於，
所述誤差測量模塊包括
用於對所述第一數位訊號求平方的第一乘法器；
用於對所述第二數位訊號求平方的第二乘法器；
用於對來自所述第一和第二乘法器的輸出取差值的減法器；以及
用於對所述減法器的輸出進行求和以及延遲從而提供所述誤差信號的反饋環路。
13.如權利要求10所述的系統，其特徵在於，
所述誤差測量模塊包括
用於對所述第一和第二數位訊號取差值的第一減法器；
用於延遲所述第一數位訊號的延遲元件；
用於對所述第二數位訊號與來自所述延遲元件的輸出取差值的第二減法器；
用於對來自所述第一減法器的輸出求平方的第一乘法器；
用於對來自所述第二減法器的輸出求平方的第二乘法器；
用於對來自所述第一和第二乘法器的輸出取差值的第三減法器；以及
用於對所述第三減法器的輸出進行求和以及延遲從而提供所述誤差信號的反饋環路。
14.如權利要求1所述的系統，其特徵在於，
所述適應性處理器使用硬體來估計並校正誤差。
15.如權利要求1所述的系統，其特徵在於，
所述適應性處理器使用軟體來估計並校正誤差。
16.如權利要求1所述的系統，還包括
多個查詢表(LUT)，
每一個LUT耦合到所述適應性處理器，並且配置成基於來自所述適應性處理器的輸出針對偏置、增益或採樣時間誤差之一向第二ADC提供校正信號。
17.一種用於校正雙通道時間交錯型模數轉換器(ADC)中的誤差的方法，包括
用時鐘信號發生器以頻率f和周期T來產生時鐘信號；
分別用第一和第二ADC以交替的採樣時間間隔2T對輸入信號進行採樣與保持從而產生第一和第二數位訊號；
用誤差測量模塊基於所述第一和第二數位訊號來確定誤差信號；
用自適應處理器基於所述誤差信號來估計所述第一和第二ADC之間的偏置、增益和採樣時間誤差中的至少一個；
基於所述適應性處理器所估計的誤差，提供校正信號；
將所述校正信號應用於所述第一和第二ADC中的至少一個從而校正偏置、增益和採樣時間誤差之一；以及
用多路復用器使所述第一和第二數位訊號交錯以形成所述輸入信號的數字表示。
18.如權利要求17所述的方法，其特徵在於，
所述第一和第二ADC是電荷域管線ADC，並且所述校正信號被應用於電荷域管線的輸入級。
19.如權利要求17所述的方法，其特徵在於，
估計偏置誤差包括基於幹擾音調來測量誤差信號，所述幹擾音調的振幅取決於所述第一和第二ADC之間的振幅偏置之差。
20.如權利要求17所述的方法，其特徵在於，
估計增益誤差包括基於所述第一和第二數位訊號的功率之差來測量誤差信號。
21.如權利要求17所述的方法，其特徵在於，
估計採樣時間誤差包括確定所述第一和第二數位訊號之間的關聯。
22.如權利要求17所述的方法，其特徵在於，
偏置、增益和採樣時間誤差按順序地被估計和校正。
23.如權利要求22所述的方法，其特徵在於，
提供所述校正信號包括在查詢表中查詢與偏置、增益或採樣時間誤差相對應的地址值。
24.如權利要求22所述的方法，其特徵在於，
提供所述校正信號包括將偏置、增益和採樣時間誤差所對應的數字值轉換成相應的模擬偏置、增益和採樣時間設置。
25.如權利要求17所述的方法，其特徵在於，
偏置、增益和採樣時間誤差是被並行地估計的。
26.如權利要求17所述的方法，其特徵在於，
估計誤差包括
用正負號函數模塊來確定所述誤差信號的符號；
用乘法器使所述誤差信號的符號乘以地址步長；
用反饋環路對所述乘法器的輸出進行求和以及延遲；以及
用捨入模塊對所述反饋環路的輸出進行捨入。
27.如權利要求26所述的方法，其特徵在於，
確定所述誤差信號還包括
用減法器對所述第一和第二數位訊號取差值；以及
用反饋環路對所述減法器的輸出進行求和以及延遲從而提供所述誤差信號。
28.如權利要求26所述的方法，其特徵在於，
確定所述誤差信號還包括
用第一乘法器對所述第一數位訊號求平方；
用第二乘法器對所述第二數位訊號求平方；
用減法器對來自所述第一和第二乘法器的輸出取差值；以及
用反饋環路對所述減法器的輸出進行求和以及延遲從而提供所述誤差信號。
29.如權利要求26所述的方法，其特徵在於，
確定所述誤差信號還包括
用第一減法器對所述第一和第二數位訊號取差值；
用延遲元件來延遲所述第一數位訊號；
對所述第二數位訊號與來自所述延遲元件的輸出取差值；
用第一乘法器對來自所述第一減法器的輸出求平方；
用第二乘法器對來自所述第二減法器的輸出求平方；
用第三減法器對來自所述第一和第二乘法器的輸出取差值；以及
用反饋環路對所述第三減法器的輸出進行求和以及延遲從而提供所述誤差信號。
30.如權利要求17所述的方法，其特徵在於，
所述適應性處理器使用硬體來估計誤差。
31.如權利要求17所述的方法，其特徵在於，
所述適應性處理器使用軟體來估計誤差。
32.如權利要求17所述的方法，其特徵在於，
提供所述校正信號包括根據分別存儲在相應查詢表上的偏置、增益或採樣時間誤差所對應的地址值在所述第二ADC上設置偏置、增益或採樣時間設置。
33.一種雙通道時間交錯型模數轉換器(ADC)，包括
時鐘信號發生器，用於產生時鐘信號；
第一ADC，用於接收所述時鐘信號並且在所述時鐘信號的奇數周期上對輸入進行採樣和保持；
第二ADC，用於接收所述時鐘信號並且在所述時鐘信號的偶數周期上對所述輸入進行採樣和保持；
誤差信號模塊，用於接收所述第一和第二ADC的輸出並且提供與所述輸出的偏置、增益和相位誤差相對應的誤差信號；
查詢表(LUT)，所述查詢表存儲用於控制所述第一和第二ADC中的至少一個的偏置設置、增益設置或延遲設置之一的數值；以及
適應性處理器，所述適應性處理器接收所述誤差信號並且基於所述誤差信號按順序地估計偏置、增益和相位誤差，所述適應性處理器還基於所述LUT中所存儲的數值向所述第一和第二ADC按順序地提供偏置、增益和相位誤差的相應校正。
全文摘要
一種雙通道時間交錯型模數轉換器(TIADC)系統，它提供了偏置、增益和採樣時間誤差的估計與校正。構成TIADC的兩個ADC的偏置誤差產生了尼奎斯特頻率處的寄生信號，該信號可以被用於使這兩個ADC的偏置之差最小化。這兩個ADC之間的增益之差產生了在尼奎斯特頻率附近反射的寄生信號，其大小可以通過使這兩個ADC之間的信號功率之差最小化而得到減小。自動增益控制環路校正因ADC的增益的平均值而導致的輸入信號的調整。相位誤差產生了在尼奎斯特頻率附近反射的寄生信號，這些信號與因增益誤差所導致的那些信號相比有π/2的相位差異。使來自ADC的連續信號的關聯之差最小化，可減小這些圖像音調的大小。
文檔編號H03M1/54GK101783683SQ20091026682
公開日2010年7月21日 申請日期2009年12月28日 優先權日2008年12月29日
發明者S·S·齊達畢 申請人:英特賽爾美國股份有限公司