等離子體蝕刻方法
2023-07-11 23:46:06
專利名稱：等離子體蝕刻方法
技術領域：
本發明涉及等離子體蝕刻方法，詳細地說，本發明涉及在半導體裝置的製造過程中，通過等離子體對在被處理體中所形成的被蝕刻膜進行蝕刻處理的等離子體蝕刻方法。
背景技術：
例如，在多層配線結構的半導體裝置的製造中，在以形成配線連接用的孔等的凹部為目的而對層間絕緣膜進行蝕刻時，作為在下層配線正上方的底層的停止膜，形成有氮化矽膜或者碳化矽膜。為了實現配線間的電連接，這樣的停止膜在凹部形成的最終階段通過蝕刻被除去。
關於氮化矽膜或者碳化矽膜等的蝕刻，例如，提出了以獲得有機類SiO2膜相對於底層的SiN膜的蝕刻選擇比為目的，使用在分子內含有碳和氟的碳氟化合物氣體(CF類氣體)或者在分子內含有碳、氫、氟的氫氟烴氣體(CHF類氣體)進行等離子體蝕刻處理(例如，參照專利文獻1)。
而且，為了對由多層結構形成的氮化矽層進行各向異性蝕刻，提出了使用碳氟化合物氣體和作為氫源的CH2F2、CH3F等進行等離子體蝕刻處理的方法(例如，專利文獻2)；在氮化矽層形成高長寬比(aspectratio)的槽(trench)時，為了維持相對於掩模層的高選擇性，使用碳氟化合物氣體和作為氫源的CHF3、CH2F2、CH3F等進行等離子體蝕刻處理的方法(例如，專利文獻3)。
此外，考慮到大規模集成電路(LSI)的設計原則是從現在的90nm達到今後的65nm、進一步達到45nm，那麼配線就傾向於向微細化進展。伴隨著配線的微細化，在配線間的絕緣層所產生的電容成為發生信號延遲的原因，對此需要採取對策，使用為抑制該信號延遲的低介電常數材料(Low-k材料)的層間絕緣膜正在開發中。作為使用這樣的Low-k材料的層間絕緣膜，與目前的Low-k膜相比，介電常數進一步降低的低電阻的多孔Low-k膜受到矚目。但是，與其低介電常數相反，多孔Low-k膜由於在膜內保持有空孔(bore)，所以也存在著強度低、耐蝕刻性也低這樣的問題。
日本專利特開2003-234337號公報[專利文獻2]日本專利特開平11-102896號公報[專利文獻3]日本專利特開2000-340552號公報在對上述底層的氮化矽膜或者碳化矽膜進行等離子體蝕刻時，需要能夠確保對最上層的蝕刻掩模的蝕刻選擇性。
而且，在蝕刻時，若處理氣體的成分和膜中的成分反應所形成的聚合體附著於被處理體表面，就會引起蝕刻率的降低，所以就需要能夠抑制聚合體的形成和附著。
再者，作為被蝕刻膜的底層氮化矽膜或者碳化矽膜，若產生在橫向被蝕刻的側向腐蝕現象(side etching)，就會損害設備特性，因此也需要防止側向腐蝕現象。
而且，在底層氮化矽膜或者碳化矽膜上層的層間絕緣膜使用多孔Low-k膜時，多孔Low-k膜容易被氧化而產生等離子體損傷。其結果為，若在後續工序中進行氟酸處理，被氧化部分就會被除去，就存在損傷明顯化這樣的問題。進而，因暴露於等離子體中多孔Low-k膜的表面會形成無數的傷痕，因此會產生表面粗糙等問題。
這樣，若作為層間絕緣膜的多孔Low-k膜發生劣化，則關係到半導體裝置可靠性的降低，所以等離子體蝕刻就需要在對多孔Low-k膜不形成損傷的條件下實施。
如上所述，與對沒有多孔Low-k膜的被處理體進行等離子體蝕刻處理時相比，在對被蝕刻膜的上層形成有多孔Low-k膜的被處理體進行等離子體蝕刻處理時，等離子體蝕刻條件的選擇格外困難，至今還沒有發現能夠滿足上述全部課題的條件。
發明內容
因此，本發明的目的是提供一種等離子體蝕刻方法，在底層的氮化矽膜或者碳化矽膜上層的層間絕緣膜使用多孔Low-k膜的被處理體中，該等離子體蝕刻方法在對上述氮化矽膜或者碳化矽膜進行蝕刻處理時，能夠確保相對硬質掩模的蝕刻選擇性，可以抑制聚合體的附著和側向腐蝕現象，並且能夠抑制對多孔Low-k膜的損傷和表面粗糙。
為解決上述課題，本發明的第一觀點提供一種在等離子體處理裝置的處理室內，通過處理氣體的等離子體對被處理體進行蝕刻處理的等離子體蝕刻方法，其特徵在於，被處理體具有被蝕刻膜和在該被蝕刻膜上層所形成的多孔Low-k膜，作為上述處理氣體，使用含有由碳和氟所構成的碳原子數在2以下的碳氟化合物和CO2，不含由碳、氟和氫所構成的氫氟烴化合物的處理氣體。
在上述第一觀點中，上述碳氟化合物更優選為CF4。
上述碳氟化合物和上述CO2的比率優選為碳氟化合物∶CO2＝3∶1～10∶1。
此外，上述多孔Low-k膜優選介電常數為2.0～2.7的無機Low-k膜。
如第一觀點所述的等離子體蝕刻方法，優選以在上述多孔Low-k膜的上層所形成的硬質掩模作為掩模進行上述被蝕刻膜的蝕刻。
此外，上述被蝕刻膜優選為氮化矽膜或者碳化矽膜。
此外，上述硬質掩模優選為氧化矽膜。而且，上述被蝕刻膜相對上述硬質掩模的蝕刻選擇比優選大於2。
此外，在上述被蝕刻膜和上述多孔Low-k膜之間，上述多孔Low-k膜和上述硬質掩模之間，優選分別具有粘著膜。
本發明的第二觀點提供一種控制程序，其特徵在於，在計算機上動作、運行時，控制上述等離子體處理裝置實施上述第一觀點的等離子體蝕刻方法。
本發明的第三觀點提供一種計算機可讀取的存儲介質，該存儲介質存儲有在計算機上運行的控制程序，其特徵在於，上述控制程序，在運行時，控制上述等離子體處理裝置實施發明第一到九方面中任一方面所述的等離子體蝕刻方法。
採用本發明的等離子體處理方法，在對具有被蝕刻膜和在被蝕刻膜的上層所形成的多孔Low-k膜的被處理體進行等離子體蝕刻時，作為處理氣體，使用含有由碳和氟所構成的碳原子數在2以下的碳氟化合物和CO2，不含有由碳、氟和氫構成的氫氟烴化合物的處理氣體，就能夠在確保相對硬質掩模較高的蝕刻選擇性、抑制聚合體的附著和側向腐蝕現象、並且抑制對多孔Low-k膜的損傷、抑制多孔Low-k膜表面的粗糙化的同時，進行蝕刻。
因此，本發明的等離子體處理方法，例如，能夠適用於半導體設備的製造過程中的蝕刻處理，該半導體設備為含有作為層間絕緣膜的多孔Low-k膜的多層配線結構。
圖1表示本發明的等離子體處理裝置的概略圖。
圖2是等離子體蝕刻前的晶片截面結構的示意圖。
圖3是說明進行等離子體蝕刻狀態的晶片截面結構的示意圖。
圖4是等離子體蝕刻後的晶片截面結構的示意圖。
圖5表示金屬鑲嵌工藝(Damascene process)的適用例，說明進行等離子體蝕刻狀態的晶片截面結構示意圖。
圖6表示金屬鑲嵌工藝(Damascene process)的適用例，等離子體蝕刻後的晶片截面結構示意圖。
符號說明1 等離子體處理裝置；2 腔室；60過程控制器；61用戶界面；62存儲部；101下層配線用絕緣膜；102停止(stoper)膜；103第一粘著膜；104多孔Low-k膜；105第二粘著膜；106硬質掩模；200、201疊層體；210、211凹部具體實施方式
下面，參照附圖對本發明的優選實施方式加以說明。
圖1所示為適用於本發明的一個實施方式的蝕刻處理的等離子體處理裝置的示意圖。該等離子體處理裝置1能夠使用電極板上下平行相對、雙向連接有高頻電源的電容耦合型平行平板等離子體蝕刻裝置。
該等離子體處理裝置1，例如，具有表面由耐酸鋁(alumite)處理(陽極氧化處理)過的鋁所構成的成形為圓筒形狀的腔室2，將該腔室2接地。在腔室2內，水平載置有例如由矽構成、在其上形成有作為被處理體的規定的膜的半導體晶片(wafer)(以下簡記做「晶片」)W，作為下部電極作用的基座5設置為被基座支撐臺4支撐的狀態。高通濾波器(high-pass filter)(HPF)6與該基座5連接。
在基座支撐臺4的內部，設有溫度調節介質室7，通過導入管8將溫度調節介質導入溫度調節介質室7中，並在其中循環，使得基座5能夠被控制在需要的溫度。
基座5的上中央部成形為凸狀的圓板形，在其上設有與晶片W形狀大致相同的靜電卡盤(chuck)11。靜電卡盤11形成為電極12介於絕緣材料之間的結構，通過施加來自於連接在電極12的直流電源13的例如1.5kV的直流電壓，就會通過庫侖力靜電吸附晶片W。
為了向作為被處理體的晶片W的背面以規定壓力(背壓)供給傳熱介質，例如He氣體等，在絕緣板3、基座支撐臺4、基座5和靜電卡盤11中形成有氣體通路14。通過該傳熱介質實現基座5和晶片W之間的熱傳導，使得晶片W能夠被維持在規定溫度。
在基座5的上端周邊部，以包圍載置在靜電卡盤11上的晶片W的方式配置有環狀的聚焦環(focus ring)15。該聚焦環15，例如由矽構成，具有提高蝕刻的均勻性的作用。
在基座5的上方，設置有與該基座5平行相對的上部電極21。該上部電極21構成為隔著絕緣材料22被支撐於腔室2的上部，構成與基座5的相對面，具有多個吐出孔23，由例如石英所構成的電極板24與支撐該電極24的電極支撐體25所構成，該電極支撐體25由導電性材料，例如表面由耐酸鋁處理過的鋁所構成。此外，基座5和上部電極21之間的間隔設置為可調節的。
在上部電極21中的電極支撐體25的中央，設有氣體導入口26，氣體供給管27與該氣體導入口26連接，處理氣體供給源30通過閥28和質量流量控制器(mass flow control)29與該氣體供給管27連接，從該處理氣體供給源30供給用於等離子體蝕刻的蝕刻氣體。作為蝕刻氣體，優選組合使用例如CF4、C2F6等碳氟化合物氣體和CO2。這裡的碳氟化合物氣體是通過自由基反應(radical reaction)而起到蝕刻作用的氣體，CO2是控制上述自由基對被蝕刻膜進行最適宜作用的氣體。而且，在碳氟化合物氣體和CO2以外，也可以混合例如N2、He等。此外，在圖1中，雖然只代表性地圖示了一個處理氣體供給源30，實際上設有多個處理氣體供給源30，使得能夠分別獨立的對例如CF4等碳氟化合物氣體、CO2等進行流量控制，供給至腔室2內。
在腔室2的底部連接有排氣管31，排氣裝置35與該排氣管31連接。排氣裝置35具備渦輪分子泵等真空泵，通過該真空泵可以抽真空使腔室2內成為規定的減壓氣氛，例如達到1Pa以下的規定壓力。在腔室2的側壁設有閘閥(gate valve)32，在該閘閥32處於打開的狀態下，能夠在相鄰的負載鎖定室(未圖示)之間搬送晶片W。
第一高頻電源40與上部電極21連接，在其供電線上設有匹配器41。低通過濾器(LPF)42與上部電極21連接。該第一高頻電源40具有在50～150MHz範圍內的高頻率，通過施加這樣高頻率的高頻電力，在腔室2內就能夠形成處於滿意離解狀態的，並且高密度的等離子體，使得能夠在低壓條件下進行等離子體處理。該第一高頻電源40的頻率優選為50～80MHz，典型的是採用如圖1所示的60MHz或者在其附近的條件。
第二高頻電源50與作為下部電極的基座5連接，在其供電線上設有匹配器51。該第二高頻電源50具有在數百kHz～十數MHz範圍內的頻率，通過施加該範圍內頻率的高頻電力，能夠賦予晶體W適當的離子作用且不會帶來損傷。第二高頻電源50的頻率採用例如圖1所示的13.56MHz或者800kHz等條件。
等離子體處理裝置1的各構成部，與具備CPU的過程控制器60連接並受其控制。過程控制器60連接有工序管理者為管理等離子體處理裝置1而進行指令輸入操作等的鍵盤、和可視化顯示等離子體處理裝置1的運轉狀況的顯示器等所構成的用戶界面61。
此外，過程控制器60連接有存儲部62，該存儲部62存儲有為實現該過程控制器60對在等離子體裝置1中運行的各種處理進行控制的控制程序(軟體)，和記錄有處理條件數據等的方法(recipe)。
這樣，根據需要，接受來自用戶界面61的命令，從存儲部62調出任意的方法，在過程控制器60中運行，在過程控制器60的控制下，就能夠在等離子體處理裝置1中進行需要的處理。而且，上述控制程序和處理條件數據等方法，能夠儲存於計算機可讀取的存儲介質，例如CD-ROM、硬碟、軟盤、快閃記憶體(flash memory)等中的狀態來利用，或者也可以從其他的裝置，例如通過專用線路隨時傳送來聯機使用。
接下來，參照圖2～圖4，說明通過這樣所構成的等離子體處理裝置1對具有被蝕刻膜的疊層體進行的等離子體蝕刻工序。圖2～圖4是為說明本發明的一個實施方式的蝕刻處理的概要，放大顯示晶片W縱切面的主要部分的示意圖。在構成晶片W的矽基板(未圖示)上，如圖2所示，例如形成有下層配線用絕緣膜101，在其上形成有作為被蝕刻膜的停止(stop)膜102，在其上層，從下方開始依次形成第一粘著膜103、多孔Low-k膜104、第二粘著膜105、硬質掩模106，構成疊層體200。
停止膜102是以例如等離子體CVD或者旋制氧化矽(Spin onGlass)等方法成膜的Si3N4膜、SiC膜等，是在通過蝕刻形成配線槽、孔等的凹部210時，作為蝕刻停止膜(etching stopper)發揮作用。
多孔Low-k膜104是以例如CVD(化學蒸發沉積法ChemicalVapor Deposition)法成膜的層間絕緣膜，不管是什麼材質，優選使用介電常數(k值)為2.0～2.7的低介電常數材料，而且，優選使用無機類的低介電常數材料。作為構成多孔Low-k膜104的低介電常數材料，能夠使用例如Black Diamond 2X、Black Diamond 3(都是商品名；アプライドマテリアルズ社制)、LKD(商品名；JSR社制)、Aurora ULK、Aurora ELK(都是商品名；ASM社制)、Porous Coral(商品名；Novellas社制)、NCS(商品名；催化劑化成工業株式會社制)等。
作為蝕刻掩模的硬質掩模106，可以使用例如由TEOS(四乙氧基矽烷)所形成的氧化矽膜(SiO2膜)等。
此外，第一粘著膜103和第二粘著膜105都是以改善多孔Low-k膜104的密閉性為目的而形成的，使其從上下夾住多孔Low-k膜104，可以使用例如緻密的Low-k膜、含碳氧化矽膜等。
在疊層體200中，基於通過照相平板印刷(photolithography)技術所形成的抗蝕圖形(resist pattern)，通過蝕刻，從最上層的硬質掩模106開始到露出停止膜102的深度為止，形成凹部210。
如圖3所示，使用等離子體處理裝置1(參照圖1)，對具有凹部210的疊層體200，使用例如CF4和CO2形成的等離子體，進行蝕刻。關於該等離子體蝕刻的條件在稍後詳述。
作為除去停止膜102使用的蝕刻氣體，使用含有由碳和氟構成的CF4、C2F6等碳氟化合物氣體(CF類氣體)和CO2的處理氣體。此時，若使用在碳氟化合物的分子中碳原子多的處理氣體，則會大量形成作為反應生成產物的聚合體而附著在凹部210內，蝕刻率降低的同時，對硬質掩模106的蝕刻選擇性也降低。因此，優選碳氟化合物的碳原子數在2以下。
而且，從相對於硬質掩模106，停止膜102的蝕刻選擇比降低的方面考慮，在處理氣體中，不含有由碳、氟和氫所構成的氫氟烴化合物氣體(CHF類氣體)是很重要的。
在蝕刻時，優選在以[停止膜102的蝕刻率]/[硬質掩模106的蝕刻率]所表示的蝕刻選擇比大於2的條件下實施。蝕刻選擇比小於2時，由於硬質掩模106的蝕刻增強，所以該膜厚變薄，在後續工序中，在使硬質掩模106發揮例如作為平坦化處理的停止膜的作用時，就會產生不適合。
蝕刻在例如凹部210的深度能夠達到下層配線用絕緣膜101時停止。這樣，如圖4所示，凹部210內的停止膜102被除去，露出下層配線用絕緣膜101。
作為在等離子體處理裝置1中的等離子蝕刻處理的具體順序，首先，開放閘閥32，將形成凹部210的晶片W從未圖示的負載鎖定室搬入腔室2內，載置於靜電卡盤11上。接著，通過從直流電源13施加直流電壓，將晶片W靜電吸附在靜電卡盤11上。
接下來，關閉閘閥32，通過排氣裝置35，將腔室2抽真空直到規定的真空度。然後，開放閥28，將來自處理氣體供給源30的蝕刻用氣體，例如，CF4等碳氟化合物和CO2通過質量流量控制器29調整為規定的流量比，向處理氣體供給管27、氣體導入口26，上部電極21的中空部導入，通過電極板24的吐出孔23，如圖1中的箭頭所示，向晶片W均勻吐出。這裡，處理氣體的流量可以為，例如CF4/CO2＝75/25～600/200mL/min(sccm)，優選為150/50～500/50mL/min左右。此時，從抑制側向腐蝕現象和多孔Low-k膜的表面粗糙、充分保證與硬質掩模的選擇比、而且減少對Low-k膜的損傷和聚合體附著這些觀點出發，CF4與CO2的流量比優選為CF4∶CO2＝3∶1～10∶1。
從充分獲得與硬質掩模的選擇比並同時減少對Low-k膜的損傷的觀點出發，處理氣體的滯留時間優選為例如3～0.17秒左右，更優選為1～0.3秒。
這裡的滯留時間意味著蝕刻氣體在腔室1內用於蝕刻的部分所滯留的時間，能夠基於下式求出，其中，以下部電極面積(在圖1中，是晶片W和聚焦環15的合計面積)乘以上下電極間距離所求出的有效腔室體積(即，處理氣體等離子體化的空間體積)為V[m3]、以排氣速度為S[m3/秒]、以腔室內壓力為p[Pa]、以處理氣體的總流量為Q[Pa·m3/秒]、以滯留時間為τ[秒]。
τ＝V/S＝pV/Q從抑制側向腐蝕現象和多孔Low-k膜的表面粗糙、充分保證與硬質掩模的選擇比、而且減少對Low-k膜的損傷的觀點出發，腔室2內的壓力維持在規定壓力，例如5～20Pa，優選為6～13Pa左右。分別從第一高頻電源40向上部電極21供給200～2500W，優選400～1500W左右的高頻電力，從第二高頻電源50向作為下部電極的基座5供給100～1000W，優選為100～300W左右的高頻電力，將蝕刻氣體等離子體化，對停止膜102進行蝕刻。此外，背壓(back pressure)優選設定為晶片W的中心部/邊緣部為約2000Pa/約5500Pa左右。從確保與硬質掩模的選擇比、抑制側向腐蝕現象和聚合體附著的觀點出發，作為處理溫度，例如晶片W(基座5)的溫度優選為0～40℃。
接下來，參照圖5和圖6，對本發明更具體的適用例進行說明。在具有多層配線結構的半導體裝置的製造過程中，配線連接用的接觸插頭(contact plug)、Cu配線等，一般是通過在層間絕緣膜中形成通孔或槽之後，將金屬埋入而形成的。特別是Cu配線的埋入方法，所知的是金屬鑲嵌工藝(Damascene process)(單層金屬鑲嵌工藝(singleDamascene process)或者雙層金屬鑲嵌工藝(dual Damascene process))。例如，如圖5所例示，在通過單層金屬鑲嵌工藝形成配線時，在未圖示的矽基板上，在下層配線用絕緣膜112中設有隔著勢壘金屬(barriermetal)113埋入的Cu等金屬材料所構成的下層配線114，在其上疊層多層的層間絕緣膜120，即，由從下開始依次疊層SiC或SiN等構成的停止膜115、第一粘著膜116、多孔Low-k膜117、第二粘著膜118、硬質掩模119，由此，準備疊層體201。此外，在圖5和圖6中，符號111是由SiO2等構成的下層的絕緣膜。此外，第一粘著膜116和第二粘著膜118都是以改善多孔Low-k膜117的密閉性為目的而設置的，也可以省略。
在多層的層間絕緣膜120中，形成有凹部211。凹部211是如下形成的通過照相平板印刷技術在層間絕緣膜120上形成與之對應的抗蝕圖形，然後，將該抗蝕圖形作為掩模(mask)，對層間絕緣膜120進行蝕刻加工，直到露出停止膜115為止。
接下來，以硬質掩模119作為掩模，對上述停止膜115進行蝕刻，如圖6所示，使由Cu等構成的下層配線114露出。此時，如上所述，使用等離子體處理裝置1，通過含有碳氟化合物氣體和CO2的處理氣體來進行等離子體蝕刻處理。
以後的工序省略了圖示，例如，使用濺射法、PVD法(物理氣相沉澱Physical Vapor Deposition)、電鍍法等將勢壘金屬和Cu埋入凹部211中，通過CMP(化學機械研磨法Chemical Mechanical Polishing)除去剩餘的銅，進行平坦化處理。在該平坦化處理時，硬質掩模119作為停止膜發揮作用。通過上述方法，就能夠在多層配線結構的半導體裝置中形成金屬配線。
接下來，對確認本發明效果的試驗結果加以說明。
在具有與圖2同樣的疊層結構、以規定間隔形成多個凹部210(槽)的行與間隔(line space)的疊層體中，硬質掩模106作為掩模與向凹部210內露出的停止膜102相對，使用與圖1所示的同樣結構的等離子體處理裝置1實施蝕刻處理，評價蝕刻特性。作為蝕刻氣體，使用表1所示的各種氣體，適宜組合進行實驗。
表1
在表1所示的(1)～(14)的各試驗組中，氣體流量如下(1)CF4＝150mL/min(sccm)；(2)CF4/N2＝150/50mL/min(sccm)；(3)CF4/O2＝150/15mL/min(sccm)；(4)CF4/CO2＝300/100mL/min(sccm)；(5)CF4/N2/CO2＝300/50/100mL/min(sccm)；(6)CF4/CHF3/CO2＝150/50/100mL/min(sccm)；(7)CF4/CH2F2/CO2＝150/15/100mL/min(sccm)；(8)C4F8/CO2＝30/50mL/min(sccm)；(9)CH2F2/CF4/Ar/O2＝15/60/450/30mL/min(sccm)；(10)CH2F2/CF4/Ar/CO2＝15/60/450/100mL/min(sccm)；(11)CHF3/CH2F2/Ar＝80/20/800mL/min(sccm)；(12)NF3/Ar＝8/200mL/min(sccm)；(13)NF3/He/Ar＝8/100/200mL/min(sccm)；(14)NF3/Ar/CO＝8/200/50mL/min(sccm)作為試驗組(1)～(14)的共同條件，腔室2內的壓力設為6.7Pa(50mTorr)，分別向上部電極21供給400W的高頻電壓、向作為下部電極的基座5供給100W的高頻電壓，將各蝕刻氣體等離子體化進行蝕刻。此時，背壓設定為晶片W的中心部/邊緣部為2000Pa(15Torr)/5333Pa(40Torr)，處理溫度設定為腔室2的側壁＝60℃；基座5＝20℃，蝕刻時間根據試驗組而設定。
蝕刻特性是針對多孔Low-k膜104的損傷、與硬質掩模106(TEOS-SiO2)的選擇比、聚合體附著物的抑制效果、向凹部210內露出的多孔Low-k膜104的表面粗糙程度和側向腐蝕現象，以如下所示的評價基準進行判斷。
多孔Low-k膜的損傷
將蝕刻處理後的晶片W利用氟酸(HF)處理，測定槽部的寬度(CD；臨界尺寸Critical Dimension)的變化。若出現等離子體損傷，則多孔Low-k膜104的表面被氧化，因此通過氟酸處理除去氧化膜的CD就會變化。在本試驗中，CD的變化率超過7％的判斷為損傷，損傷發生的評價為×(不良)，未發生的評價為○(良好)。此外，上述CD的變化率7％，是CD的變化量，即[氟酸處理後的CD值]-[氟酸處理前的CD值]的值，相當於6nm。
與硬質掩模(SiO2)的蝕刻選擇比
從停止膜102的蝕刻率(ER1)和停止膜106的蝕刻率(ER2)，求出比率ER1/ER2，約1以下的評價為×(不良)、超過約1小於等於約2的評價為△(普通)、超過2小於等於3的評價為○(良好)、超過3的評價為◎(最佳)。
聚合體(附著物)的抑制效果
聚合體的附著顯著的評價為×(不良)、幾乎未見到附著的評價為○(良好)。
多孔Low-k膜104的表面粗糙程度
向凹部內露出的多孔Low-k膜104的表面被削減、很顯著表面粗糙化的評價為×(不良)、少量表面粗糙化的評價為△(普通)、幾乎沒有削減、沒有表面粗糙化的評價為○(良好)。
側向腐蝕現象
凹部210內的停止膜102中發生側向腐蝕現象的評價為×(不良)、幾乎沒有發生側向腐蝕現象的評價為○(良好)。
由以上的蝕刻特性的評價(表1中顯示的結果)可知，在試驗組(1)的單一氣體CF4和試驗組(2)的CF4/N2中，幾乎未得到蝕刻選擇比，可見在凹部210內的多孔Low-k膜104的側壁上附著有大量的聚合體。此外，在試驗組(3)的CF4/O2中，雖然未發生聚合體的附著，但是對多孔Low-k膜104的損傷很明顯。
在碳氟化合物氣體(CF4)和CO2中組合了氫氟烴氣體(CHF3、CH2F2)的試驗組(6)和(7)中，可見到與硬質掩模106的選擇比降低的傾向。
而且，在碳氟化合物氣體和CO2的組合中，在使用含碳原子數大的碳氟化合物C4F8的試驗組(8)中，與硬質掩模106的選擇比也顯著降低。
在處理氣體中含有Ar的試驗組(9)～(14)中，雖然與硬質掩模的選擇比提高了，但是發生了多孔Low-k膜104的損傷和表面粗糙。這考慮是由於若在處理氣體中含有Ar，則離子濺射作用就會增強，顯示出Ar不適用於具有多孔Low-k膜104的層間絕緣膜的蝕刻。
與以上相對，在使用只含有含碳原子數少的碳氟化合物氣體CF4和CO2的處理氣體的試驗組(4)中，在多孔Low-k膜104的破壞、與硬質掩模106的蝕刻選擇比、聚合體附著的抑制效果、凹部210內露出的多孔Low-k膜104的表面粗糙程度、和側向腐蝕現象這些全部的試驗項目中得到了唯一良好的結果。而且，在使用含碳數量少的碳氟化合物氣體CF4和CO2中進一步含有N2的處理氣體的試驗組(5)中，儘管在與硬質掩模106的蝕刻選擇比和多孔Low-k膜的表面粗糙程度的項目中，其評價稍有不佳，但是在和試驗組(2)的CF4/N2的比較中，可見到蝕刻選擇比的改善、聚合體的附著防止效果的顯著改善。因此能夠確認，與CF4/N2氣體類相比，CF4/N2/CO2氣體類更能夠改善蝕刻特性。
以上雖然敘述了本發明的實施方式，但是本發明不限於上述實施方式，可以有多種變形。
例如，雖然在上述實施方式中使用了電容耦合型平行平板蝕刻裝置，但是不論什麼裝置，只要能夠以本發明的氣體種形成等離子體就可以，例如，能夠使用感應耦合型等多種等離子體處理裝置。
權利要求
1.一種等離子體蝕刻方法，用於在等離子體處理裝置的處理室內，通過處理氣體的等離子體對被處理體進行蝕刻處理，其特徵在於，被處理體具有被蝕刻膜、和在該被蝕刻膜的上層形成的多孔Low-k膜，作為所述處理氣體，使用含有由碳和氟構成的碳原子數在2以下的碳氟化合物和CO2，不含由碳、氟和氫構成的氫氟烴化合物的處理氣體。
2.如權利要求1所述的等離子體蝕刻方法，其特徵在於，所述碳氟化合物為CF4。
3.如權利要求1或2所述的等離子體蝕刻方法，其特徵在於，所述碳氟化合物和所述CO2的比率為碳氟化合物∶CO2＝3∶1～10∶1。
4.如權利要求1～3中任一項所述的等離子體蝕刻方法，其特徵在於，所述多孔Low-k膜是介電常數為2.0～2.7的無機Low-k膜。
5.如權利要求1～4中任一項所述的等離子體蝕刻方法，其特徵在於，以在所述多孔Low-k膜的上層所形成的硬質掩模作為掩模，對所述被蝕刻膜進行蝕刻。
6.如權利要求5所述的等離子體蝕刻方法，其特徵在於，所述被蝕刻膜為氮化矽膜或碳化矽膜。
7.如權利要求5或6所述的等離子體蝕刻方法，其特徵在於，所述硬質掩模為氧化矽膜。
8.如權利要求5～7中任一項所述的等離子體蝕刻方法，其特徵在於，所述被蝕刻膜相對於所述硬質掩模的蝕刻選擇比大於2。
9.如權利要求8所述的等離子體蝕刻方法，其特徵在於，在所述被蝕刻膜和所述多孔Low-k膜之間、以及所述多孔Low-k膜和所述硬質掩模之間，分別具有粘著膜。
10.一種控制程序，其特徵在於，在計算機上動作，運行時，控制所述等離子體處理裝置，實施權利要求1～9中任一項所述的等離子體蝕刻方法。
11.一種計算機可讀取的存儲介質，存儲有在計算機上運行的控制程序，其特徵在於，所述控制程序，在運行時，控制所述等離子體處理裝置，實施權利要求1～9中任一項所述的等離子體蝕刻方法。
全文摘要
本發明提供一種對硬質掩模的蝕刻選擇比高、能夠抑制聚合體的附著和側向腐蝕現象、並且抑制對多孔Low－k膜的損傷和表面粗糙程度的等離子體蝕刻方法。在等離子體處理裝置(1)的處理室內，使用處理氣體對被處理體進行等離子體蝕刻處理，其中，該被處理體具有被蝕刻膜和在該被蝕刻膜上層形成的多孔Low－k膜，該處理氣體含有由碳和氟所構成的碳原子數在2以下的碳氟化合物和CO
文檔編號H01L21/311GK1967786SQ20061014850
公開日2007年5月23日 申請日期2006年11月17日 優先權日2005年11月17日
發明者西野雅 申請人:東京毅力科創株式會社