屏蔽柵極溝槽技術中對蝕刻深度的測定的製作方法

2023-08-07 21:03:51

專利名稱：屏蔽柵極溝槽技術中對蝕刻深度的測定的製作方法
技術領域：
本發明涉及半導體裝置，特別涉及半導體裝置製造過程對蝕刻深度的控制。
背景技術：
M0SFET (金屬氧化物半導體場效應電晶體)裝置在電子方面有很多的應 用，包括在無線電頻率/微波放大器中的應用。在這些應用中，柵極漏極反饋 電容必須減少到最小，以使得無線電頻率的倍率最大化，並使得信號失真最 小化。在一種矽功率MOSFET (金屬氧化物半導體場效應電晶體)中，基於適 當的柵極偏壓，柵極電極提供接通和斷開控制。用於減少DM0S (雙擴散金屬氧化物半導體)裝置的柵極漏極電容Cgd的 傳統技術仍然面臨的技術限制和困難。特別地，溝槽型的DMOS裝置配置有溝 槽漏極，其中柵極和漏極間的大電容Cgd限制了裝置開關轉換的速度。電容 是主要由溝槽型柵極底部和漏極之間的耦合電場產生。為了減少柵極漏極電 容， 一種改良的屏蔽柵極溝槽(SGT)被引入溝槽柵極底部，以屏蔽溝槽柵極 和漏極。美國專利5,126,807和5,998,833闡述了具有屏蔽柵極溝槽(SGT)的 M0SFET可以作為一種可行的解決方案，用於具有SGT功能的高速轉換應用， 如同作為溝槽較低區域的移動式柵極或固定源極電壓。然而，上述參考文獻 也提出了一個挑戰，即控制移動式柵極的深度，以避免MOSFET故障。蝕刻深 度的控制尤其重要，例如，背部蝕刻多晶矽趨向柵極溝槽中部時，由於這不 是一個終止點，該控制十分重要。由於特徵尺寸連續縮小，移動式柵極蝕刻 控制開始成為更具挑戰和重要的任務了 。用於控制蝕刻深度的通常工藝技術，此處所提到的是時間控制，包括蝕 刻持續時間控制。在這項技術中，蝕刻速率的測定和蝕刻深度的計算是由實 時蝕刻程序控制的，並且蝕刻速率隨著蝕刻持續時間而曾加。很不幸，多晶 矽的蝕刻速率極高地依賴於諸多因素，其中包括，例如，多晶矽顆粒尺寸， 摻雜質，溝槽的尺寸和所有負載影響。因而，多晶矽的蝕刻速率難以測定。發明內容本發明涉及一種測定蝕刻深度的方法，其特徵在於，包含以下步驟 步驟1:在具有溝槽的底層的一部分上形成一個材料層，通過這一方法在所述的溝槽內填充該材料；步驟2:在材料層的測試區域上放置塗層，所述的塗層不覆蓋所述的溝 步驟3:同方向地蝕刻所述的材料層；步驟4:基於塗層的一部分下面材料的蝕刻特性，測定溝槽內材料的蝕 刻深度DT。所述的蝕刻特性是塗層下面的測試區域的橫向底切的數量，所述的步驟 4進一步包括步驟4.1:測量橫向底切DL的數值；步驟4. 2:從底切數值DL測定溝槽中材料被蝕刻長度的深度。所述的塗層包括矩形形狀。所述的塗層包括圓形形狀。所述的塗層包括具有尖端的區域，所述的尖端具有尖角e。所述的測試區域上面的塗層包括徽章形狀。所述的測試區域上面的塗層包括三角形或者刺形。所述的測量橫向底切DL數值的步驟包括測量測試區域長度AL的變化；從長度AL的變化中，測定橫向底切DL的數值。所述的一種測定蝕刻深度的方法，進一步包括步驟5:在接近測試區域 處形成標識標尺，採用所述的標識標尺可更容易地測量測試區域長度AL的改 變。所述的從長度AL的改變測定橫向底切DL的數值的步驟，包括DL近似 取值為^ AZxtan6>/2 。所述的塗層由透明材料製成。所述的透明材料包括透明氧化物材料。所述的材料層包含多晶矽層。本發明涉及一種形成屏蔽柵極溝槽(SGT)結構的方法，其特徵在於，包 含如下步驟步驟l:將多晶矽填充在溝槽內，在所述的溝槽上形成多晶矽膜； 步驟2:在多晶矽的一部分上放置塗層； 步驟3:同方向蝕刻多晶矽；步驟4:基於塗層下多晶矽區域的蝕刻特性，測定溝槽內多晶矽的蝕刻深度o所述的蝕刻特性為塗層下測試區域的橫向底切的數值，所述的步驟4進 一步包括測量橫向底切DL的數值；從底切DL的數值來測定溝槽內多晶矽蝕刻長度的深度。所述的塗層包括一個具有三角形尖角e的區域。 所述的測量橫向底切DL的數值的步驟，進一步包括 測量測試區域長度AL的改變； 從長度AL的改變來測定橫向底切DL的數值。所述的一種形成屏蔽柵極溝槽(SGT)結構的方法，進一步包括步驟5:在接近測試區域處放置標識標尺，採用所述的標識標尺可更容易地測量測試區域長度AL的改變。所述的從長度AL的改變測定橫向底切DL的數值的步驟，包括DL近似取值為D丄》 AIxtan6>/2 。本發明涉及一種半導體裝置晶圓包括測試結構，其特徵在於，所述的測 試結構進一步包括材料層，所述的材料層包括一個三角形測試區域，所述的測試區域至少 位於半導體晶圓表層的一部分上；標尺，所述的標尺標識在接近於測試區域的半導體晶圓表面上；所述的標尺標識易於測量測試區域長度的改變。所述的一種半導體裝置晶圓，進一步包括位於一部分材料層上的透明氧 化物材料。所述的三角形測試區域包括一個具有尖角^的區域。 所述的材料層包括多晶矽材料。所述的一種半導體裝置晶圓，進一步包括在底層上形成的溝槽，所述的 材料層至少填充溝槽的一部分。


圖1A-1E是根據本發明的，在溝槽的較低部位製造SGT移動式柵極的各處 理步驟的截面視圖。圖1F是根據本發明的， 一個用於測定蝕刻深度的測試結構和標尺的俯視2是根據本發明的，在製造過程的中間階段，具有測試結構和標尺的半 導體晶圓的俯視圖。
具體實施方式
雖然下列詳細資料的描述包括很多用於舉例說明的具體細節，本領域的 普通技術人員將承認下列細節的各種變種和變更都位於本發明的範圍之中。 因此，本發明以下所描述的具體實施方式
並不喪失一般性，而且並不限制本 發明。圖1A-1E是根據本發明的，在溝槽的較低部位製造SGT移動式柵極的各處理步驟的截面視圖。如圖1所示， 一個溝槽104被蝕刻在一個半導體層102上， 如矽層，通過各向異性蝕刻技術，例如利用溝槽塗層面具的活性離子蝕刻(沒 有顯示)。溝槽104在大約0. 3微米到1微米寬度之間，並且深度在大約1到 3微米之間。如圖1B所示，採用熱氧化技術，在材料上以及溝槽104內部的 材料上形成電絕緣層106，如矽氧化物膜。在圖1C中，在底層上形成材料層108。材料108填充在溝槽104中。舉 例來說，材料108可以是沉積的多晶矽，如，利用低壓化學氣相沉積(LPCVD) 技術。材料層108的一部分上放置有塗層110。塗層110可由一層材料組成， 例如多晶矽或者其他抗蝕劑，其曝露在光，輻射和帶電粒子下會被激發。當 被激發時， 一部分抗蝕劑可能對蝕刻材料層108的過程有抗蝕力。塗層110 最好不覆蓋溝槽104。形成塗層110的材料層可以包括最接近溝槽104的區 域，如圖ID所示。材料層108上的測試區域109位於塗層110的下面。塗層 110可以由透明材料組成，以易於測量塗層下的測試區域109的長度。 除了用光致抗蝕劑或者其他抗蝕劑來製成軟塗層，透明介電層，如矽氧化物 材料可以沉積覆蓋在材料108上，然後與軟塗層共同構成硬塗層。在溝槽104內部，材料層108在相同方向上背面蝕刻至一預定深度Dt， 以形成一個如圖1E所示的屏蔽柵極電極114。隨著溝槽104中的材料108被 垂直蝕刻至深度Dt，圖層110下面的多晶矽被底切了一個總量為Dl的深度。 在本發明的實施例中，深度dt能通過監測橫向底切深度dl來測定。該橫向底 切深度DL與溝槽深度DT的關係可根據函數F (Dl)來確定 Dt=F (Dl) (1) 一旦得到Dl的數據以及Dt和Dl的關係，溝槽的深度dt就能夠被確定。Dt和 DL的關係函數F (Dl)可根據實驗確定。例如，進行實驗，用材料108填充不 同已知深度的溝槽。當蝕刻深度DT到達每條溝槽的底部時，橫向底切深度Dl 可被測量。函數F (Dl)可由深度DL的測量值和己知溝槽的深度來確定。標識標尺112是由在塗層110下的材料108的一部分形成的，用來幫助 測量測試區域109的長度L。舉例來說，標識標尺112包含一系列間隔充分規 則的平行特徵物113，如鋸齒形或者三角形。如該結構的俯視1F所示， 標尺由標尺塗層下面同樣被底切蝕刻的材料108形成，但是標尺塗層113的 側面區域保持相同。可選擇地，標尺沿著溝槽形成，同時該溝槽通過整合標 尺到溝槽塗層上來形成。在這種情況下，因為標尺已經蝕刻進入底層，並且 沒有受到後來的多晶矽蝕刻影響，塗層110隻覆蓋測試結構區域109。在蝕刻 過程中標尺112有助於連續合適地測量材料層108的一部分109的長度，該 區域109位於塗層110的下面。直接讀取讀數dl有困難，而且如果讀數dl太小會受誤差影響。為了使 底切的讀數dl稍微方便地被測量，塗層110包含了有特徵的尖銳三角^靠近 標尺112。舉例來說，並且不失一般性，如圖1F所示，塗層110有一個尖的 形狀或包含一個尖的形狀，該尖的形狀部分的長度為Lq，並位於標尺112旁。 可選擇地，塗層110或者其中的一部分有一個圓形，徽章形或者刺形，例如三角形。實線指出了塗層110的形狀。虛線指出在蝕刻材料108—段時間後的測試區域109的形狀。由於橫向底切影響刺形塗層110下面的測試區域109的側面，測試區域109的長度會改變。如果尖角^充分尖銳，有一個相對數值小的底切深度Dl，剌形區域下面的材料層108長度的改變將會容易測量並具有意義。橫向底切Dl的數值通過下列公式近似推算 Z)丄《 AZxtan6>/2AL是蝕刻後塗層110的刺形區域下面的測試區域109的長度變化的測量值， 並且^是刺形的尖角。如果尖角充分小，小數值的橫向底切dl中會導致測試 區域109中相對大和容易測量的長度變化AL，該長度變化AL在標尺標記113 的幫助下能容易準確的讀出。刺形結構和標記標尺在半導體晶圓中的使用是在半導體製造過程中的一 個中間步驟，並且更適合構成在測試區域內作為測試結構來檢驗裝置製造過 程中的臨界尺寸(CD)。圖2是俯視圖，圖解了一個具有刺形結構109的晶圓 202和一個臨界尺寸測試區域中的標識標尺112。刺形測試結構109包含一個 材料層，該材料層設置在半導體晶圓202表面的至少一個區域，該圓片和塗 層110組成圖案，塗層110具有刺形結構的測試區域，該測試區域位於材料 層一區域之上。標尺112臨近測試區域為了便於測量測試區域長度的L。刺 形結構109的形成過程與溝槽底部屏蔽電極的形成過程一樣，除了向測試結 構所做的額外的塗層處理過程。帶有刺形結構109的晶圓202和標識標尺112 被用於作為半導體裝置製造過程的一個中間步驟，其中，晶圓202上形成的 溝槽結構的蝕刻深度必須控制合適。塗層110在最後深蝕刻過程中剝落，或 者在使用的塗層是硬塗層時仍然保留。在任何情況下，更可取的是塗層110 頂部排列有一個特殊T型的標尺，從而掩膜頂部能被鑑定，即使是在掩膜被 移除的情況下。本發明的實施例提供了一種採用簡單直接方法的，更精確的對蝕刻深度 的實時測定。刺形結構結合標識標尺同樣提供了一個工具，用於檢驗多晶矽 深蝕刻過程中的控制精度。
權利要求
1、一種測定蝕刻深度的方法，其特徵在於，包含以下步驟步驟1在具有溝槽的底層的一部分上形成一個材料層，通過這一方法在所述的溝槽內填充該材料；步驟2在材料層的測試區域上放置塗層，所述的塗層不覆蓋所述的溝槽；步驟3同方向地蝕刻所述的材料層；步驟4基於塗層的一部分下面材料的蝕刻特性，測定溝槽內材料的蝕刻深度DT。
2、 如權利要求1所述的一種測定蝕刻深度的方法，其特徵在於，所述的蝕刻 特性是塗層下面的測試區域的橫向底切的數量，所述的步驟4進一步包括步驟4. 1:測量橫向底切DL的數值；步驟4. 2:從底切數值DL測定溝槽中材料被蝕刻長度的深度。
3、 如權利要求2所述的一種測定蝕刻深度的方法，其特徵在於，所述的塗層包括矩形形狀。
4、 如權利要求2所述的一種測定蝕刻深度的方法，其特徵在於，所述的塗層包括圓形形狀。
5、 如權利要求2所述的一種測定蝕刻深度的方法，其特徵在於，所述的塗層 包括具有尖端的區域，所述的尖端具有尖角e。
6、 如權利要求5所述的一種測定蝕刻深度的方法，其特徵在於，所述的測試 區域上面的塗層包括徽章形狀。
7、 如權利要求5所述的一種測定蝕刻深度的方法，其特徵在於，所述的測試 區域上面的塗層包括三角形或者刺形。
8、 如權利要求5所述的一種測定蝕刻深度的方法，其特徵在於，所述的測量 橫向底切DL數值的步驟包括 測量測試區域長度AL的變化； 從長度AL的變化中，測定橫向底切DL的數值。
9、 如權利要求8所述的一種測定蝕刻深度的方法，其特徵在於，進一步包括步驟5:在接近測試區域處形成標識標尺，採用所述的標識標尺可更容易地 測量測試區域長度AL的改變。
10、 如權利要求8所述的一種測定蝕刻深度的方法，其特徵在於，所述的從長度AL的改變測定橫向底切DL的數值的步驟，包括DL近似取值為 A ^AZxtan6V2 。
11、 如權利要求2所述的一種測定蝕刻深度的方法，其特徵在於，所述的塗層由透明材料製成。
12、 如權利要求ll所述的一種測定蝕刻深度的方法，其特徵在於，所述的透明材料包括透明氧化物材料。
13、 如權利要求2所述的一種測定蝕刻深度的方法，其特徵在於，所述的材 料層包含多晶矽層。
14、 一種形成屏蔽柵極溝槽(SGT)結構的方法，其特徵在於，包含如下步驟 步驟l:將多晶矽填充在溝槽內，在所述的溝槽上形成多晶矽膜； 步驟2:在多晶矽的一部分上放置塗層；步驟3:同方向蝕刻多晶矽；步驟4:基於塗層下多晶矽區域的蝕刻特性，測定溝槽內多晶矽的蝕刻 深度。
15、 如權利要求14所述的一種形成屏蔽柵極溝槽(SGT)結構的方法，其特 徵在於，所述的蝕刻特性為塗層下測試區域的橫向底切的數值，所述的步驟 4進一步包括測量橫向底切dl的數值；從底切Dl的數值來測定溝槽內多晶矽蝕刻長度的深度。
16、 如權利要求15所述的一種形成屏蔽柵極溝槽(SGT)結構的方法，其特 徵在於，所述的塗層包括一個具有三角形尖角0的區域。
17、 如權利要求16所述的一種形成屏蔽柵極溝槽(SGT)結構的方法，其特 徵在於，所述的測量橫向底切dl的數值的步驟，進一步包括測量測試區域長度al的改變；從長度al的改變來測定橫向底切dl的數值。
18、 如權利要求17所述的一種形成屏蔽柵極溝槽(SGT)結構的方法，其特徵在於，進一步包括步驟5:在接近測試區域處放置標識標尺，採用所述的標識標尺可更容 易地測量測試區域長度al的改變。
19、 如權利要求17所述的一種形成屏蔽柵極溝槽(SGT)結構的方法，其特 徵在於，所述的從長度AL的改變測定橫向底切dl的數值的步驟，包括Dl 近似取值為formula see original document page 3
20、 一種半導體裝置晶圓包括測試結構，其特徵在於，所述的測試結構進一步包括材料層，所述的材料層包括一個三角形測試區域，所述的測試區域至少 位於半導體晶圓表層的一部分上；標尺，所述的標尺標識在接近於測試區域的半導體晶圓表面上； 所述的標尺標識易於測量測試區域長度的改變。
21、 如權利要求20所述的一種半導體裝置晶圓，其特徵在於，進一步包括位 於一部分材料層上的透明氧化物材料。
22、 如權利要求20所述的一種半導體裝置晶圓，其特徵在於，所述的三角形 測試區域包括一個具有尖角0的區域。
23、 如權利要求20所述的一種半導體裝置晶圓，其特徵在於，所述的材料層包括多晶矽材料。
24、如權利要求20所述的一種半導體裝置晶圓，其特徵在於，進一步包括在 底層上形成的溝槽，所述的材料層至少填充溝槽的一部分。
全文摘要
本發明公開了一種測定蝕刻深度的方法，一種形成屏蔽柵極溝槽(SGT)結構的方法以及一種半導體裝置晶圓。在具有溝槽的底層的一部分上形成材料層。用材料填充所述的溝槽。在材料層測試區域之上設有抗蝕性塗層。所述的抗蝕性塗層不覆蓋所述的溝槽。所述的材料層被同方向地蝕刻。從塗層下材料的蝕刻特性來測定蝕刻深度。上述方法可應用於形成SGT結構。晶圓包括材料層，所述的材料層至少設置在半導體晶圓表面的一部分上；抗蝕性塗層，所述的抗蝕性塗層包括一個設置在材料層一部分上的三角形測試區域；標尺，所述的標尺標識在接近於測試區域的底層表面上。
文檔編號H01L21/66GK101271855SQ200810086658
公開日2008年9月24日 申請日期2008年3月21日 優先權日2007年3月23日
發明者安荷·叭剌, 李鐵生, 樓盈盈, 宇 王 申請人:萬國半導體股份有限公司