功率/性能服務質量的基於優先級的調節的製作方法

2023-08-08 06:50:11

專利名稱：功率/性能服務質量的基於優先級的調節的製作方法
技術領域：
本發明涉及處理器的領域，特別是涉及在計算機系統中提供服務
質量(QoS)。
背景技術：
半導體加工和邏輯設計方面的進步允許在集成電路器件上可存在 的邏輯(logic)數量的增加。因此，計算機系統配置已經從系統中的單個 或多個集成電路發展到個體集成電路上存在的多個核心和多個邏輯處 理器。處理器或集成電路通常包括單個處理器管芯，其中該處理器管 芯可包括任何數量的處理資源，例如核心、線程和/或邏輯處理器。
在具有多個線程的處理器中，由於共享諸如高速緩存、存儲器和 功率之類的資源， 一個線程的行為可能影響同一個處理器核心上另一 個線程的行為。 一個線程的行為通常在共享資源和流水線的使用方面 引起不公平。實際上，當一個線程的性能相對同一個核心上的其它線 程明顯改變時，通常因共享資源的不平衡使用而發生性能方面的不可 預見的改變。
因此，執行低優先級(priority)應用程式的 一個線程或核心可能對執 行較高優先級應用程式的核心或線程的性能產生不利影響。例如，後 臺應用程式、如病毒掃描可能正在使用足夠的共享資源的第一核心上 執行，從而對正執行後臺應用程式的第二核心的性能產生不利影響。 以前一直使用電壓和頻率的調節(throttle)來節省功率。但是，這些努力 通常涉及調節線程或核心而不考慮當前應用程式、虛擬機或作業系統 任務的優先級。相反，某些努力集中在資源分割(partitioning)上以便對 所有應用程式提供服務質量。然而，不考慮優先級或功耗的分割可能引起不利的性能和功率使用。

發明內容
根據本發明的第一方面，提供了一種裝置，包括 多個處理元件的第一處理元件，將與多個軟體實體的第一軟體實 體相關耳關；以及
優先級了解管理邏輯，接收所述第一軟體實體的優先等級，並才艮 據所述第一軟體實體的所述優先等級來修改所述第一處理元件的操作 點。
根據本發明的第二方面，提供了一種裝置，包括 處理器，包括
第一處理元件，將與第一軟體實體相關聯； 第二處理元件，將與第二軟體實體相關聯；
存儲元件，保存與所述第 一軟體實體相關聯的第一優先等級以及 與所述第二軟體實體相關聯的第二優先等級，其中，所述第一優先等 級高於所述第二優先等級；以及
優先級了解管理器，根據所述第一優先等級高於所述第二優先等 級，將所述第一處理元件的第一操作點設置成比所述第二處理元件的 第二操作點更高的操作點。
根據本發明的第三方面，提供了一種裝置，包括
優先級使用邏輯，指示與第一優先等級相關聯的資源的使用情況 以及與第二優先等級相關聯的所述資源的使用情況，其中，所述第一 優先等級低於所述第二優先等級；以及
優先級了解管理邏輯，耦合到所述優先級使用邏輯，以便響應與 第 一優先等級相關聯的所述資源的使用超過預定使用量，而降低將與 所述第 一優先等級的軟體實體相關聯的第 一處理元件的操作點。


附圖中的各圖以舉例而不是限制的方式來說明本發明。
圖1圖解說明多處理元件的一實施例，包括根據關聯應用程式優
先級來設置處理元件的操作點(operatingpoint)的優先級管理器。
圖2a圖解說明能夠修改處理元件的速率和共享資源的分配的功
率/性能邏輯的一實施例。
圖2b圖解說明能夠修改處理元件的速率和高速緩沖存儲器的分
配的功率/性能邏輯的 一 實施例。
圖3圖解說明能夠修改處理元件的速率和存儲器帶寬的分配的功 率/性能邏輯的一實施例。
具體實施例方式
在以下描述中，闡述大量具體細節，例如具體資源、跟蹤資源的 使用情況的具體邏輯、應用程式優先級的具體通信等的實例，以便提 供對本發明的充分理解。然而，本領域的技術人員會清楚，這些具體 細節不一定要用於實施本發明。在其它情況下，沒有詳細描述諸如微 處理器體系結構、虛擬機監控器(monitor)/機器、功率/時鐘選通(gating)/ 調製以及已知邏輯的具體操作細節之類的公知組件或方法，以免不必 要地影響對本發明的理解。
本文所述的方法和裝置用於根據與處理元件相關聯的軟體實體的 優先級來調節處理元件的功率和/或性能。具體來說，主要對於虛擬化 環境中的多個核心來討論基於優先級的調節。但是，基於優先級的調 節的方法和裝置不受此限制，因為它們可在諸如蜂窩電話、個人數字 助理、嵌入式控制器、移動平臺、臺式平臺和伺服器平臺之類的任何 集成電路器件或系統上或者與其關聯地實現，以及結合諸如核心、硬 件線程(hardthread)、軟體線程或邏輯處理器或者其它處理資源之類的 任何類型的處理元件來實現。另外，基於優先級的調節可在諸如傳統行。
參照圖1，示出能夠根據與處理元件相關聯的軟體實體的優先級
來調節處理元件的處理器的一實施例。硬體120包括處理器125、集 線器(hub)150和存儲器160。集線器125包括用於處理器121與存儲器 130之間的通信的任何設備，例如存儲器控制器集線器或晶片組。注 意，集線器125可以集成在處理器121或存儲器130中。存儲器160 可以專用於處理器125或者與系統中的其它設備共享。存儲器160的 實例包括動態隨機存取存儲器(DRAM)、靜態RAM(SRAM)、非易失 性存儲器(NV存儲器)和長期存儲裝置。
處理器125通常包括通過互連(interconnect)來發送和接收總線信 號的輸入/輸出(1/0)緩沖器。互連的實例包括射電收發邏輯(gunning transceiver logic)(GTL)總線、GTL+總線、雙倍數據速率(DDR)總線、 並發總線(pumpedbus)、差分總線、高速H存一致性總線(cache coherent bus)、點對點總線、多支路總線(multi-dropbus)或者實現任何已知總線 協議的其它已知互連。
處理器125包括多個處理元件、如處理元件130-133。處理元件表 示線程、進程、上下文、邏輯處理器、硬體線程、核心和/或共享對處 理器中的諸如保留(reservation)單元、執行單元和高級高速緩存/存儲器 之類的其它共享資源的訪問(access)的任何處理元件。處理元件又可稱 作線程單元，即能夠使指令被獨立調度來供軟體線程執行的元件。物 理處理器通常表示集成電路，它可能包括任何數量的其它處理元件、 如核心或硬體線程。
核心通常表示設置在集成電路上的能夠保持獨立體系結構狀態的 邏輯，其中，各獨立保持的體系結構狀態與至少一些專用執行資源相 關聯。與核心相比，硬體線程通常表示設置在集成電路上的能夠保持 獨立體系結構狀態的任何邏輯，其中，獨立保持的體系結構狀態共享 對執行資源的訪問。
可以看到，當某些處理資源^皮共享而其它處理資源專用於體系結構狀態時，硬體線程與核心的命名(nomenclature)之間的界限重疊。核 心和硬體線程又通常由作業系統或管理軟體看作是單獨的邏輯處理 器，其中軟體能夠單獨調度各邏輯處理器上的操作。換言之，軟體將 物理處理器上的兩個核心或線程看作是兩個獨立的處理器。另外，各 核心可能包括用於執行多個軟體線程的多個硬體線程。因此，處理元 件包括能夠保存上下文的上述資源(例如核心、線程、硬體線程或其它 元件)的任一個。
管理程序110將提供例如虛擬機(VM)105-107等軟體與例如硬體 120等硬體之間的接口。管理程序通常對硬體120進行抽象，以便允 許多個虛擬機和/或客戶(guest)應用程式在硬體120上獨立運行。虛擬 機105-107可以是作業系統、應用程式、客戶軟體或者要在硬體120 上執行的其它軟體。雖然示出虛擬化環境，但是，硬體120可存在於 其它固件和軟體環境中，例如在硬體120上執行的傳統作業系統。因 此，任何任務、軟體程序、應用程式、用戶級應用程式、客戶軟體、 作業系統、虛擬機、虛擬機監控器、或者能夠被分配優先級的其它可 執行代碼稱作軟體實體。
在一個實施例中，處理元件(PE)130-133與軟體實體相關聯。作為 第一個實例，將軟體實體、如管理程序110和虛擬機105-108直接分 配給PE 130-133，或者PE 130-133專用於執行管理程序110和虛擬枳i 105-108。作為另一個實例，軟體實體只通過由PE 130-133執行軟體實 體的代碼/任務來與PE 130-133相關聯。如上所述，處理元件125的實 例包括核心、線程、上下文、邏輯處理器以及它們的組合。
在一個實施例中，根據與處理元件130相關聯的軟體實體的優先 等級(priority level)來設置處理元件、如處理元件130的糹乘作點。處理 元件的操作點表示處理元件的速率/功率等級、可用於處理元件的資源 的分配/性能等級或者它們的組合。作為一個實例，通過^f務改諸如時鐘、 頻率、電壓或功率之類的資源來改變處理元件的速率，以改變處理元 件的操作點。這些不同的功率和頻率狀態通常稱作P狀態或T狀態，它們是操作點的解釋性實例。另外，可對於不同的操作點來改變其它
速率機制、如指令發出(issue)和存儲器訪問(access)發出的速率。
作為另一個實例，通過修改諸如存儲器、存儲器帶寬、高速緩存、 取硬體(fetchhardware)、解碼硬體、無序硬體、保留硬體以及處理元件 所使用的其它任何邏輯/硬體之類的共享資源的分配，來改變處理元件 的^^喿作點。因此，處理元件的操作點包括處理元件的速率以及處理元 件可用的共享資源的分配的任何組合。換言之，操作點可包括諸如高 速緩存等共享資源的分配/性能以及處理元件的速率等級、如電壓和頻 率。
為了進行說明"叚定處理元件130的第一操作點包括全功率/電壓、 全時鐘/頻率、對共享高速緩存的全部路(way)的訪問以及未禁止的用於 訪問存儲器的令牌/信用，而處理元件130的第二操作點包括降低的電 壓/功率、降低的時鐘頻率、僅對共享高速緩存的一部分的訪問以及禁
止的用於訪問存儲器的令牌/信用。雖然這個實例完全是解釋性的，但 它表明操作點可包括指定等級的資源的任何組合。
優先級了解管理器(priority aware manager"40將接收與處理元件 130相關聯的軟體實體的優先等級，並且將根據該優先等級來修改處 理元件130的操作點。在一個實施例中，優先級了解管理器140將根 據優先等級來確定處理元件130的操作點。例如，假定虛擬機(VM)105 是將在後臺運行的、被分配了低優先級的病毒掃描軟體，並且將使用 PE 130來執行VM 105。在這裡，VM 105的優先級存儲在優先級存儲 元件135中，以指示VM 105的優先等級。或者，當PE 130承擔執行 VM 105的任務時，PE 130的優先等級可保存在優先級元件135中。 根據與PE 130相關聯的VM 105的低優先級，管理器140將PE 130 的操作點修改為低操作點。如上所述，較低操作點可包括PE130的諸 如較低電壓、較低頻率或較低功率之類的較低速率以及諸如對高速緩 存的減少數量的路的訪問之類的對共享資源的減少的訪問這兩者的組 合。'為了進一步說明該實例，假定管理程序110是為了在PE133上執 行而調度的高優先級應用程式。根據優先級元件135中為管理程序110 和PE 133所保存的高優先級，管理器140將PE 133的操作點設置成 比PE 130的操作點更高的操作點，例如更高的電壓、更高的頻率和/ 或對共享資源增加的訪問。下面參照圖2和圖3來討i侖操作點的其它
實例、如高速緩存和存儲器帶寬等級的分配。操作點可通過用於改變 資源或修改對共享資源的訪問的任何已知方法來設置或修改。例如， 電壓可通過電路或選通來降低，而時鐘可經過調製、倍增(multiplied)、 劃分(divided)、選通或抑制。
注意，上文中參考了高和低優先級。但是，可使用優先級的任何 等級或者任何數量的等級。例如，可存在少至兩個優先等級或者多達 與軟體實體相同數量的優先等級。作為一個解釋性實例，假定對於圖
1存在四個優先等級，其中管理程序110為優先等級一、即最高優先 等級，VM 105為最低優先等級四，VM 106為優先等級二，以及VM 107
為優先等級三。在序號_及律師備審案件目錄號(attorney docket
number) 42.P24869的同時待審的申請中更詳細地討i侖了軟體優先級到 硬體的通信。
在另一個實施例中，軟體實體確定其它軟體實體的優先等級，並 對與所述其它軟體實體相關聯的處理元件分配操作點。例如，可以是 虛擬機監控器(VMM)的管理程序110既為處理元件130上的低優先級 VM 105調度指令，又確定處理元件130將被修改/設置到低操作點。 在這裡，處理元件130的所選操作點由VMM 110寫入優先級元件135, 優先級元件135也可設置在PE 130的體系結構狀態寄存器中。然後， 管理器140通過修改適當的功率等級、頻率等級或資源分配等級，來 增強操作點。雖然在這個實例中將VMM描述為判定優先級和才乘作點 的軟體實體，但是，任何軟體實體、如作業系統或專用代碼都可確定 優先等級和/或操作點。
除了根據優先等級來確定操作點之外，管理器140還可能根據資源使用情況來確定操作點。如上所述，在一個實施例中，管理器140 能夠控制處理元件的速率以及對處理元件的硬體資源分配。因此，管 理器140的策略可能不僅考慮軟體實體優先等級，而且還考慮軟體實
體對其它優先級的軟體實體的影響。作為一個實例，如果VM105、即 病毒掃描軟體沒有影響管理程序110或其它高優先級應用程式，即沒 有使用過多的資源145、例如功率、頻率、高速緩存、存儲器或其它 資源，則功率管理器140可確定不減小PE130的操作點。相反，如果 包括VM 105的優先等級正使用過多的資源145，則功率管理器140 可根據VM 105的優先等級以及資源145的使用情況來減小PE 130的 操作點。
因此，功率/性能管理器140可包括集中或分布的任何量的邏輯， 以便確定軟體實體/處理元件的優先級、確定處理元件的速率、確定資 源的性能、設置處理元件的速率、設置資源的性能分配、實現功率/性 能管理策略或者它們的組合。
在一個實施例中，資源145包括指示與優先等級相關聯的資源145 的使用情況的優先級使用邏輯。因此，如果較低優先等級正使用過多 的資源145、即超過資源145的預定量，則該使用邏輯將向管理器140 指示過度使用。作為第一個實例，使用邏輯向管理器140指示PE130 正使用處理器125的多少功率預算。如果那個功率量超過閾值、如 20%,則功率管理器邏輯140確定P是否將修改PE130的操作點。由 於VM105是低優先級應用程式，所以，如果確定PE 130的功庫毛正影 響其它較高優先級的軟體實體，則管理器140可通過任何數量的上述 速率控制或性能控制機制來減小PE 130的操作點。速率控制機制的其 它實例包括頻率縮放、時鐘調製、時鐘抑制、指令發出調節、存儲器 發出調節或者其它基於源的速率調製技術。
使用邏輯的另一個實例包括存儲器帶寬邏輯151。如圖所示，邏 輯151設置在集線器150中，以便跟蹤與優先等級相關聯的存儲器互 連上的業務。在這裡，如果過多的存儲器帶寬被低優先等級使用，則管理器140可減小對與那個較低優先等級相關聯的處理元件、如處理
元件130的帶寬分配。雖然在集線器150中示出，但是，邏輯151可 存在於硬體120中的任何位置。
來看圖2a，示出能夠控制處理元件速率和共享資源分配的功率/ 性能邏輯的一實施例。在這裡，速率控制模塊255將修改處理元件 (PE)251-254的速率。例如，在最高操作點上，將PE 251設置到最高 電壓、功率、頻率、時鐘、指令發出容量以及存儲器訪問容量。但是， 在將操作點修改成較低操作點時，可減少上述基於速率的機制的一個
或多個。例如，可抑制PE 251的時鐘周期。注意，改變PE 251-254 中的一個PE的資源可影響其它PE。在傳統上，^^共電壓幹線用於PE 251-254;但是，可提供單獨的電力幹線，以便允許獨立調製電壓，從 而控制單個PE的速率而不影響其它PE。
除了基於速率的機制之外，功率/性能管理器275還可修改共享資 源260的分配，以便確保較高優先級軟體實體的足夠資源容量。在這 裡，監控器265將跟蹤不同優先等級對共享資源260的使用情況。如 果低優先級正使用過多共享資源260，即影響其它較高優先等級，則 管理器275可使用速率控制255來減小源、即與低優先等級關聯的PE 對共享資源260的使用。相反，管理器275可使用分配邏輯270將共 享資源260的分配修改成低優先級。
為了進行說明，假定PE 251與低優先級軟體實體相關聯，而PE 252與較高優先級軟體實體相關聯。在一個實施例中，預設情況下將 PE251設置成較低操作點以節省功率。例如，管理器275使用速率控 制255來降低PE251的電壓和頻率，以便節省功率。在另一個實施例 中，在由監控器265檢測到較低優先等級正影響較高優先等級的性能 之前，允許PE251正常工作。在這裡，監控器265確定較低優先等級 正使用過多的共享資源260。因此，管理器275將與較低優先級軟體 實體相關聯的PE251設置到較低操作點。
從以上所述注意到，管理器275可實現用於降低操作點的任何策略。例如，管理器275可使用諸如電壓和頻率之類的速率控制機制以 及諸如分配邏輯270之類的分配機構來確保PE251隻能使用共享資源 260的一部分。換言之，確保較高優先等級使用共享資源260的至少 一部分。共享資源260包括由諸如高速緩存、存儲器、存儲器訪問機 構或者其它已知的共享硬體、固件或軟體之類的一個以上處理元件共 享的任何資源。
來看圖2b，圖解說明能夠修改處理元件的速率和高速緩沖存儲器 的分配的功率/性能邏輯的一實施例。高速緩存200可通過任何方式來 組織，例如直接映射高速緩存、全關聯(flilly associated)高速緩存或組 關聯(setassociative)高速緩存。如圖所示，高速緩存200是具有K路、 即四路205-208的組關聯高速緩存。組201包括各個路中相同的偏移 位置。在這裡，額外欄位210-216與高速緩存200的各組相關聯，以 便指示與對應組中的位置相關聯的優先等級。注意，額外欄位可用於
跟蹤任何條目(entry)(例如位置、路、組或其它配置)中的優先等級。
在一個實施例中，當引入與第一優先等級相關聯的高速緩存線高 速緩存200時，計數器220則遞增第 一優先等級的計數，而當逐出(evict) 與第一優先等級相關聯的高速緩存線時，則遞減該計數。因此，跟蹤 與第一優先等級相關聯的第一數量的條目。以類似方式，可對於多個 優先等級來跟蹤高速緩存200的使用情況。根據由計數器220所跟蹤 的不同優先級的使用情況等級，管理器230確定該優先等級、即與該 優先等級上的軟體實體相關聯的處理元件的操作點。
如前面所述，可減小源元件、如與較低優先級高速緩存線相關聯 的處理元件的速率，來降低源元件使用高速緩存200的速率。單獨地 或者加上速率控制，管理器230可修改高速緩存200的分配策略。在 這裡，允許與掩碼(mask)240相關聯的優先等級訪問高速緩存200的若 幹部分、即一些路，如掩碼240所示。例如，假定低優先等級正使用 高速緩存200的75%，它正影響正使用高速緩存的25。/。的高優先等級 的軟體實體。管理器230將掩碼240設置為二進位1000,它表示與較低優先等 級相關聯的處理元件只可訪問高速緩存200的路205。或者，可保持 或增加較高優先等級的操作點。作為一個實例，掩碼240可設置為 1111，它表示與4^高優先級軟體實體相關聯的處理元件可訪問高速鄉爰 存200的所有路。因此，較低優先等級僅被允許訪問高速緩存200的 一路，從而確保受影響的優先等級可以不受幹擾地訪問高速緩存200 的至少三路。在這個實例中，通過將掩碼用於各優先等級來執行分配。 但是，任何分配策略和邏輯可用於根據優先級來專用於、限制或約束
高速緩存的一部分。在序號_及律師備審案件目錄號(attomey
docket number) 42.P24235的同時待審的申請中也更詳細地討論了跟蹤 高速緩存的優先級使用情況。
然後參照圖3，圖解說明能夠修改處理元件的速率以及對設備、 如存儲器的訪問的分配的功率/性能邏輯的 一 實施例。與高速緩沖存儲 器相似，單獨地或加上速率控制，管理器330還可修改對不同操作點 中的共享設備的訪問策略。在這裡，處理元件306-309使用環優先級 (ringpriority)來訪問存儲器340，並且分配邏輯315能夠為與不同優先 等級相關聯的存儲器訪問分配不同的帶寬量。雖然圖解說明了環訪問 形式，但是，可對於串行互連等以相似方式來進行訪問的跟蹤和分配。
在一個實施例中，信用或控制優先級隊列用於訪問存儲器340。 處理元件、如元件306請求對存儲器的訪問。將訪問請求排隊，因此， 向處理元件306發出用於訪問存儲器的信用/令牌。作為一個實例，監 控器325包括與信用隊列相關聯的欄位，它們可用來跟蹤與存儲器訪 問請求相關聯的優先等級和/或處理元件。因此，如前面圖2所示，可 通過與優先等級相關聯的所請求的信用數量來跟蹤對較高等級高速緩 存的未命中和/或對存儲器的訪問的次數。
作為另一個實例，帶寬監控器325包括將與各優先等級相關聯的 計數器。對於來自特定優先等級的每一個訪問，遞增關聯的計數器。 對於預定時間量，如果計數器達到關聯的優先等級的闊值，則通知管理器330。用於跟蹤存儲器帶寬、使用情況或訪問的其它任何已知邏
輯可用在帶寬監控器325中。
當管理器330收到關於較低優先等級正使用過多存儲器帶寬的通 知時，它則可修改PE 306-309的速率和/或相應地修改對PE 306-309 分配的帶寬。例如，性能管理器330和分配邏輯315偏置(bias)信用或 控制優先級隊列，以便對與較低優先等級相關聯的處理元件、如處理 元件306允許較少信用/令牌。另外還可改變PE 306的速率，例如通 過減少每個周期發出的指令數量或者降低PE306的頻率，來減少在源 上請求的存儲器訪問的量。
以上闡述的方法、軟體、固件或代碼的實施例可通過機器可訪問 或機器可讀介質中存儲的、處理元件可執行的指令或代碼來實現。機 器可訪問/可讀介質包括以機器、如計算機或電子系統可讀的形式提供 (即存儲和/或發送)信息的任何機構。例如，機器可訪問介質包"fe:隨 機存取存儲器(RAM)，例如靜態RAM(SRAM)或動態RAM(DRAM); ROM;磁或光存儲介質；閃速存儲設備；電、光、聲或其它形式的傳 播信號(例如載波、紅外信號、數位訊號)等等。
本說明書中提到"一個實施例"或"一實施例"表示結合該實施 例描述的具體特徵、結構或特性包含在本發明的至少 一個實施例中。 因此，在本說明書的各個位置中出現的詞組"在一個實施例中"或"在 一實施例中"不一定都表示同一個實施例。此外，具體特徵、結構或 特性可通過任何適當方式在一個或多個實施例中結合。
在以上說明書中，參照具體示範性實施例提供了詳細描述。但是 很顯然，可在不背離所附權利要求書闡述的本發明的廣義精神和範圍 的前提下，對本發明進行各種修改和改變。因此，說明書和附圖要被 視為是解釋性的而非限制性的。此外，實施例及其它示範性語言的前 述使用不 一 定表示相同的實施例或者相同的實例，而是可能表示不同 的且有區別的實施例，也可能表示相同的實施例。
權利要求
1. 一種裝置，包括多個處理元件的第一處理元件，將與多個軟體實體的第一軟體實體相關聯；以及優先級了解管理邏輯，接收所述第一軟體實體的優先等級，並根據所述第一軟體實體的所述優先等級來修改所述第一處理元件的操作點。
2. 如權利要求l所述的裝置，其中，所述第一和第二處理元件的 每一個/人包括核心、線程和上下文的組中選取。
3. 如權利要求l所述的裝置，其中，修改所述第一處理元件的操 作點的優先級了解管理邏輯包括修改所述第一處理元件的速率的速率 控制邏輯。
4. 如權利要求3所述的裝置，其中，修改所述第一處理元件的操 作點的優先級了解管理邏輯包括修改對所述第 一處理元件的共享資源 分配的分配控制邏輯。
5. 如權利要求l所述的裝置，其中，修改所述第一處理元件的操: 作點的步驟包括修改所述第 一處理元件的電壓電平。
6. 如權利要求l所述的裝置，其中，修改所述第一處理元件的操 作點的步驟包括調製與所述第 一處理元件相關聯的時鐘。
7. 如權利要求l所述的裝置，其中，修改所述第一處理元件的才喿 作點的步驟包括修改所述第 一處理元件的頻率。
8. 如權利要求l所述的裝置，其中，修改所述第一處理元件的操 作點的步驟包括修改所述第 一處理元件的存儲器訪問速率。
9. 如權利要求l所述的裝置，其中，修改所述第一處理元件的操 作點的步驟包括修改所述第 一處理元件的指令發出速率。
10. 如權利要求1所述的裝置，其中，修改所述第一處理元件的 操作點的步驟包括修改與所述第 一處理元件相關聯的資源的使用量。
11. 如權利要求10所述的裝置，其中，所述資源是高速緩衝存儲 器，以及修改所述資源的使用量的步驟包括修改所述第 一處理元件可 訪問的高速緩衝存儲器的量。
12. 如權利要求10所述的裝置，其中，所述資源是存儲器，以及 修改所述資源的使用量的步驟包括修改對所述存儲器的訪問的量。
13. 如權利要求1所述的裝置，其中，所述第一軟體實體^Mv包括作業系統、虛擬機監控器(VMM)、虛擬機(VM)、用戶級應用程式和客 戶軟體的組中選取。
14. 一種裝置，包括 處理器，包括第一處理元件，將與第一軟體實體相關聯； 第二處理元件，將與第二軟體實體相關聯；存儲元件，保存與所述第一軟體實體相關聯的第一優先等級以及 與所述第二軟體實體相關聯的第二優先等級，其中，所述第一優先等 級高於所述第二優先等級；以及優先級了解管理器，根據所述第一優先等級高於所述第二優先等 級，將所述第一處理元件的第一操作點設置成比所述第二處理元件的 第二操作點更高的操作點。
15. 如權利要求14所述的裝置，其中，所述第一操作點包括處於 比所述第二操作點上的所述第二處理元件的速率更高的速率的所述第 一處理元件。
16. 如權利要求14所述的裝置，其中，所述第一和第二處理元件 是核心，以及所述第 一操作點包括比所述第二操作點的第二電壓和第 二頻率更高的第一電壓和第一頻率。
17. 如權利要求14所述的裝置，其中，所述第一處理元件的所述 第一操作點包括對高速緩沖存儲器的第一數量的路的訪問，以及所述 第二處理元件的所述第二操作點包括對所述高速緩衝存儲器的第二數 量的路的訪問，路的所述第 一數量大於路的所述第二數量。
18. —種裝置，包括優先級使用邏輯，指示與第 一優先等級相關聯的資源的使用情況 以及與第二優先等級相關聯的所述資源的使用情況，其中，所述第一優先等級低於所述第二優先等級；以及優先級了解管理邏輯，耦合到所述優先級使用邏輯，以便響應與 第 一優先等級相關聯的所述資源的使用超過預定使用量，而降低將與 所述笫 一優先等級的軟體實體相關聯的第 一處理元件的操作點。
19. 如權利要求18所述的裝置，其中，所述第一處理元件的所述 第 一操作點包括所述第 一處理元件的第 一速率，以及所述第二處理元 件的所述第二操作點包括所述第二處理元件的第二速率，所述第 一速 率大於所述第二速率。
20. 如權利要求18所述的裝置，其中，所述第一處理元件的所述 第一操作點包括所述資源的第一分配量，以及所述第二處理元件的所 述第二操作點包括所述資源的第二分配量，所述第一分配量大於所述 第二分配量。
21. 如權利要求18所述的裝置，其中，所述第一處理元件的所述 第一操作點包括對高速緩衝存儲器的第一部分的訪問，以及所述第二 處理元件的所述第二操作點包括對所述高速緩衝存儲器的第二部分的 訪問，所述第一部分大於所述第二部分。
22. 如權利要求21所述的裝置，其中，所述優先級使用邏輯包括 跟蹤邏輯，所述跟蹤邏輯跟蹤與所述第一優先等級相關聯的所述高速 緩衝存儲器中的第 一數量的條目以及與所述第二優先等級相關聯的第 二數量的條目。
23. 如權利要求18所述的裝置，其中，所述第一處理元件的所述 第一操作點包括訪問存儲器的第一數量的信用，以及所述第二處理元 件的所述第二操作點包括訪問所述存儲器的第二數量的信用，信用的 所述第一數量大於信用的所述第二數量。
24. 如權利要求23所迷的裝置，其中，所迷優先級使用邏輯包括跟蹤邏輯，所述跟蹤邏輯跟蹤對所述笫一處理元件發出的用於訪問所 述存儲器的第三數量的信用以及對所述第二處理元件發出的用於訪問 所述存儲器的第四數量的信用。
全文摘要
本發明的名稱是「功率/性能服務質量的基於優先級的調節」。本文描述了用於根據軟體實體的優先級來調節處理元件的功率和/或性能的方法和裝置。優先級了解功率管理邏輯接收軟體實體的優先等級，並相應地修改與軟體實體相關聯的處理元件的操作點。因此，在節省功率模式中，將執行低優先級應用程式/任務的處理元件降低到較低操作點，即較低電壓、較低頻率、已調節指令發出、已調節存儲器訪問和/或對共享資源的較少訪問。另外，使用邏輯可能跟蹤每個優先等級的資源使用情況，這允許功率管理器從資源本身的觀點根據各優先等級對彼此的影響來確定操作點。此外，軟體實體本身可分配操作點，功率管理器對其進行增強。
文檔編號G06F9/50GK101414269SQ20081009247
公開日2009年4月22日 申請日期2008年4月9日 優先權日2007年4月9日
發明者D·K·紐厄爾, J·摩西, R·K·G·伊利卡爾, R·葉爾, T·福瑟姆 申請人:英特爾公司