消除nmos單管傳輸形成靜態短路電流的電路的製作方法
2023-08-13 08:01:51
專利名稱：消除nmos單管傳輸形成靜態短路電流的電路的製作方法
技術領域：
本發明涉及一種電路結構。
背景技術：
NMOS傳輸管傳輸低電平的特性好，傳輸高電平的特性差。NMOS管在傳輸高電平時，不能將源極的電壓上拉超過VDD-Vth，這種電壓損失被稱為閾值下降。並且，當NMOS管的源極電壓上升時，源極和襯底間的電壓差Vsb會引起體效應，使閾值電壓增大，這樣就進一步削弱了傳遞高電平時信號的強度，有可能超過下一級的噪聲容限。對於下一級CMOS電路而言，在傳輸高電平時，削弱了的輸入信號導致PMOS管無法有效截止，PMOS管和NMOS管處於同時導通狀態，會產生一個靜態的短路電流，這個電流增加了電路的功耗。
現有通常的解決辦法是將NMOS管和PMOS管並聯起來組成雙管傳輸門來消除閾值下降的問題，但在某些應用如大規模可編程邏輯器件中，存在大量的傳輸門電路，例如多選開關、開關矩陣等，如果都使用雙管傳輸結構，則電路面積消耗太大。另一種解決辦法是加入加壓結構，通過提高NMOS傳輸管的柵電壓來彌補域值下降，但該結構的缺點是電路太過複雜，設計困難。還有的設計是在CMOS電路上增加一個反饋迴路，但是由於NMOS傳輸管雙嚮導通的特性，該反饋迴路的作用能通過傳輸管影響到輸入驅動，有可能導致電路性能下降甚至功能出現故障。故現有的設計存在電路面積消耗大，結構複雜，對原電路性能、功能影響較大的缺點。
發明內容
本發明的技術解決問題是克服現有設計的不足，提供一種佔用晶片面積小、設計簡單、能有效消除NMOS傳輸管輸出電壓閾值下降引起的靜態短路電流的電路結構。
本發明的裝置的技術解決方案是(1)消除NMOS單管傳輸形成靜態短路電流的緩衝器電路，包括一NMOS傳輸管，其漏極與電路輸入端相連、柵極接控制端；一CMOS緩衝器電路，包括第一和第二CMOS反向器電路，每個反向器電路耦接在電源端和地端之間；由一PMOS管組成電壓鉗位電路，源極與電源端相連，柵極與漏極相連並與第一CMOS反向器電路的主電流路徑相連；由一PMOS管組成反饋迴路，源極與電源端相連，漏極接第二CMOS反向器電路的輸入端，柵極接第二CMOS反向器電路的輸出端；第一CMOS反向器電路的輸入端與一NMOS傳輸管的源極相連，第一CMOS反向器電路的輸出端與第二CMOS反向器電路的輸入端相連，第二CMOS反向器電路的輸出端為CMOS緩衝器電路的輸出端。
(2)消除NMOS單管傳輸形成靜態短路電流的與門電路，包括第一NMOS傳輸管和第二NMOS傳輸管，第一NMOS傳輸管的漏極與第一輸入端相連、柵極接控制端，第二NMOS傳輸管的漏極與第二輸入端相連、柵極接控制端；一與非門電路，由第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管組成，第一PMOS管的源極和第二PMOS管的源極同時與電源端相連，第一PMOS管的漏極和第二PMOS管的漏極同時與第三NMOS管的漏極相連並作為與非門電路的輸出端，第三NMOS管的源極與第四NMOS管的漏極相連，第四NMOS管的源極接地，第一PMOS管的柵極和第四NMOS管的柵極同時接第一NMOS傳輸管的源極，第二PMOS管的柵極和第三NMOS管的柵極同時接第二NMOS傳輸管的源極；一CMOS反向器電路，耦接在電源端和地端之間，一CMOS反向器電路的輸入端與一與非門電路的輸出端相連，一CMOS反向器電路的輸出端為CMOS二輸入與門電路的輸出端，
有一電壓鉗位電路耦接在第一PMOS管及第二PMOS管的源極與電源端之間，電壓鉗位電路由一PMOS管組成，源極與電源端相連，柵極與漏極相連並與第一PMOS管及第二PMOS管的源極相連；有一反饋迴路跨接在一CMOS反向器電路的輸入端與輸出端，反饋迴路由一PMOS管組成，源極與電源端相連，漏極接一CMOS反向器電路的輸入端，柵極接一CMOS反向器電路的輸出端。
(3)消除NMOS單管傳輸形成靜態短路電流的或門電路，包括第一NMOS傳輸管和第二NMOS傳輸管，第一NMOS傳輸管的漏極與第一輸入端相連、柵極接控制端，第二NMOS傳輸管的漏極與第二輸入端相連、柵極接控制端；一或非門電路，由第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管組成，第一PMOS管的源極與電源端相連，漏極與第二PMOS管的源極相連，第二PMOS管的漏極同時與第三NMOS管及第四NMOS管的漏極相連並作為或非門電路的輸出端，第三NMOS管的源極與第四NMOS管的源極相連並接地，第一PMOS管的柵極和第三NMOS管的柵極同時接第一NMOS傳輸管的源極，第二PMOS管的柵極和第四NMOS管的柵極同時接第二NMOS傳輸管的源極；一CMOS反向器電路，耦接在電源端和地端之間，一CMOS反向器電路的輸入端與一或非門電路的輸出端相連，一CMOS反向器電路的輸出端為CMOS二輸入或門電路的輸出端，有一電壓鉗位電路耦接在第一PMOS管源極與電源端之間，電壓鉗位電路由一PMOS管組成，源極與電源端相連，柵極與漏極相連並與第一PMOS管源極相連；有一反饋迴路跨接在一CMOS反向器電路的輸入端與輸出端，反饋迴路由一PMOS管組成，源極與電源端相連，漏極接一CMOS反向器電路的輸入端，柵極接一CMOS反向器電路的輸出端。
本發明與現有技術相比的有益效果是通過設計一個鉗位電路和一個反饋迴路，確保當傳輸信號出現閾值下降時後級CMOS電路的PMOS管處於有效截止狀態，避免了靜態短路電流的產生。與現有的雙管傳輸門結構相比，本發明大大節省了晶片面積，特別是在大量使用多路選擇器和開關矩陣等結構時；與加壓結構相比，本發明具有設計步驟簡單的優點；與僅在CMOS電路第一級使用反饋迴路的結構相比，本發明所述結構在有效消除靜態短路電流的同時對電路原本的性能和功能的影響很小。
圖1為消除CMOS緩衝器靜態短路電流的電路方框圖；圖2為消除CMOS與門電路靜態短路電流的電路方框圖；圖3為消除CMOS或門電路靜態短路電流的電路方框圖；圖4為消除CMOS緩衝器靜態短路電流的單元電路圖；圖5為消除CMOS與門電路靜態短路電流的單元電路圖；圖6為消除CMOS或門電路靜態短路電流的單元電路圖。
具體實施例方式
如圖1、圖4所示，NMOS傳輸門41由NMOS傳輸管11構成，電壓鉗位電路43由PMOS管14構成，反饋迴路45由PMOS管17構成。D1＝1(電源電壓VDD)時，經過控制信號S1打開NMOS傳輸管11，輸出一個有閾值下降的高電平VDD-Vth，NMOS管12導通，PMOS管13的源極電壓被PMOS管14鉗位於VDD-Vth，因此PMOS管13的源柵電壓差小於閾值電壓，PMOS管13被確保截止，在該級避免了靜態短路的電流產生；第一級反向器42輸出低電平，第二級反向器44中NMOS管15截止，PMOS管16導通，第二級反向器44輸出高電平，PMOS管17截止，反饋迴路45不起作用；D1＝0時，經過控制信號S1打開NMOS傳輸管11，輸出一個低電平，NMOS管12截止，PMOS管13導通，由於PMOS管14的鉗位作用，第一級反向器42輸出的電壓為VDD-Vth，NMOS管15導通，Q端輸出低電平，PMOS反饋管17導通，第二級反向器44的輸入端的電壓被補償到VDD，因此，PMOS管16的源柵電壓差小於閾值電壓，PMOS管16確保被截止，在該級避免了靜態短路的電流產生。
如圖2、圖5所示，NMOS傳輸門50、51由NMOS傳輸管21、22構成，電壓鉗位電路53由PMOS管27構成，反饋迴路55由PMOS管20構成。D1＝0，D2＝0時，通過控制信號S1、S2打開NMOS傳輸管21、22輸出給下一級與非門52兩個低電平，NMOS管24、25截止，PMOS管23、26導通，由於PMOS管27的鉗位作用，向第二級反向器54輸出一個有閾值下降的高電平VDD-Vth，第二級反向器54中，NMOS管28導通，Q端輸出低電平，PMOS反饋管20導通，將第二級反向器54的輸入電壓補償到VDD，因此，PMOS管29的源柵電壓差小於閾值電壓，PMOS管29確保被截止，在該級避免了靜態短路的電流產生；D1＝0，D2＝1時，通過控制信號S1打開NMOS傳輸管21輸出低電平，通過控制信號S2打開NMOS傳輸管22輸出有閾值下降的高電平VDD-Vth，NMOS管24截止，NMOS管25導通，PMOS管26截止，PMOS管23導通，由於PMOS管27的鉗位作用，向第二級反向器54輸出一個有閾值下降的高電平VDD-Vth，第二級反向器54中，NMOS管28導通，Q端輸出低電平，PMOS反饋管20導通，將第二級反向器54的輸入電壓補償到VDD，因此，PMOS管29的源柵電壓差小於閾值電壓，PMOS管29確保被截止，在該級避免了靜態短路的電流產生；D1＝1，D2＝0時，通過控制信號S1打開NMOS傳輸管21輸出高電平，通過控制信號S2打開NMOS傳輸管22輸出低電平，NMOS管24導通，NMOS管25截止，PMOS管26導通，PMOS管23截止，由於PMOS管27的鉗位作用，向第二級反向器54輸出一個有閾值下降的高電平VDD-Vth，第二級反向器54中，NMOS管28導通，Q端輸出低電平，PMOS反饋管20導通，將第二級反向器54的輸入電壓補償到VDD，因此，PMOS管29的源柵電壓差小於閾值電壓，PMOS管29確保被截止，在該級避免了靜態短路的電流產生；D1＝1，D2＝1時，通過控制信號S1、S2打開NMOS傳輸管21、22輸出給下一級與非門52兩個有閾值下降的高電平VDD-Vth，NMOS管24、25導通，由於PMOS管27的鉗位作用，PMOS管23、26的源柵電壓差小於閾值電壓，PMOS管23、26被確保截止，在該級避免了靜態短路的電流產生；第一級與非門52向第二級反向器(54)輸出低電平，NMOS管28截止，PMOS管29導通，Q端輸出高電平，PMOS管20截止，反饋迴路55不起作用。
如圖3、圖6所示，NMOS傳輸門60、61由NMOS傳輸管31、32構成，電壓鉗位電路63由PMOS管37構成，反饋迴路65由PMOS管30構成。D1＝0，D2＝0時，通過控制信號S1、S2打開NMOS傳輸管31、32輸出給下一級或非門62兩個低電平，NMOS管33、34截止，PMOS管35、36導通，由於PMOS管37的鉗位，第一級或非門62向第二級反向器64輸出一個有閾值下降的高電平VDD-Vth，第二級反向器64中，NMOS管38導通，Q端輸出低電平，PMOS管30導通，將第二級反向器64的輸入電壓補償到VDD，因此，PMOS管39的源柵電壓差小於閾值電壓，PMOS管39確保被截止，在該級避免了靜態短路的電流產生；D1＝1，D2＝0時，通過控制信號S2打開NMOS管31輸出低電平，通過控制信號S1打開NMOS管32輸出有閾值下降的高電平VDD-Vth，NMOS管33導通，NMOS管34截止，PMOS管35導通、PMOS管36被確保截止，在該級避免了靜態短路的電流產生；第一級或非門62向第二級反向器64輸出低電平，NMOS管38截止，PMOS管39導通，Q端輸出高電平VDD，PMOS管30截止，反饋迴路65不起作用；D1＝0，D2＝1時，通過控制信號S2打開NMOS管31輸出有閾值下降的高電平VDD-Vth，通過控制信號S1打開NMOS管32輸出低電平，NMOS管33截止，NMOS管34導通，PMOS管35被確保截止、PMOS管36導通，在該級避免了靜態短路的電流產生；第一級或非門62向第二級反向器64輸出低電平，NMOS管38截止，PMOS管39導通，Q端輸出高電平VDD，PMOS管30截止，反饋迴路不起作用；D1＝1，D2＝1時，通過控制信號S1、S2打開NMOS管31、32輸出有閾值下降的高電平VDD-Vth，NMOS管33、34導通，由於PMOS管(37)的鉗位作用，PMOS管35、36的源極電壓將不高於VDD-Vth，因此PMOS管35、36的源柵電壓差小於閾值電壓，PMOS管35、36被確保截止，在該級避免了靜態短路的電流產生；第一級或非門62輸出一個低電平，下一級反向器64中，NMOS管38截止，PMOS管39導通，Q端輸出高電平VDD，PMOS管30截止，反饋迴路不起作用。
權利要求
1.消除NMOS單管傳輸形成靜態短路電流的電路，包括一NMOS傳輸管，其漏極與電路輸入端相連、柵極接控制端；一CMOS緩衝器電路，包括第一和第二CMOS反向器電路，每個反向器電路耦接在電源端和地端之間，第一CMOS反向器電路的輸入端與一NMOS傳輸管的源極相連，第一CMOS反向器電路的輸出端與第二CMOS反向器電路的輸入端相連，第二CMOS反向器電路的輸出端為CMOS緩衝器電路的輸出端，其特徵在於有一電壓鉗位電路耦接在第一CMOS反向器電路的主電流路徑和電源端之間，有一反饋迴路跨接在第二CMOS反向器電路的輸入端與輸出端。
2.根據權利要求1所述的消除NMOS單管傳輸形成靜態短路電流的電路，其特徵在於所述的電壓鉗位電路由一PMOS管組成，源極與電源端相連，柵極與漏極相連並與第一CMOS反向器電路的主電流路徑相連。
3.根據權利要求1所述的消除NMOS單管傳輸形成靜態短路電流的電路，其特徵在於所述的反饋迴路由一PMOS管組成，源極與電源端相連，漏極接第二CMOS反向器電路的輸入端，柵極接第二CMOS反向器電路的輸出端。
4.消除NMOS單管傳輸形成靜態短路電流的電路，包括第一NMOS傳輸管和第二NMOS傳輸管，第一NMOS傳輸管的漏極與第一輸入端相連、柵極接控制端，第二NMOS傳輸管的漏極與第二輸入端相連、柵極接控制端；一與非門電路，由第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管組成，第一PMOS管的源極和第二PMOS管的源極同時與電源端相連，第一PMOS管的漏極和第二PMOS管的漏極同時與第三NMOS管的漏極相連並作為與非門電路的輸出端，第三NMOS管的源極與第四NMOS管的漏極相連，第四NMOS管的源極接地，第一PMOS管的柵極和第四NMOS管的柵極同時接第一NMOS傳輸管的源極，第二PMOS管的柵極和第三NMOS管的柵極同時接第二NMOS傳輸管的源極；一CMOS反向器電路，耦接在電源端和地端之間，一CMOS反向器電路的輸入端與一與非門電路的輸出端相連，一CMOS反向器電路的輸出端為CMOS二輸入與門電路的輸出端，其特徵在於有一電壓鉗位電路耦接在第一PMOS管及第二PMOS管的源極與電源端之間，有一反饋迴路跨接在一CMOS反向器電路的輸入端與輸出端。
5.根據權利要求4所述的消除NMOS單管傳輸形成靜態短路電流的電路，其特徵在於所述的電壓鉗位電路由一PMOS管組成，源極與電源端相連，柵極與漏極相連並與第一PMOS管及第二PMOS管的源極相連。
6.根據權利要求4所述的消除NMOS單管傳輸形成靜態短路電流的電路，其特徵在於所述的反饋迴路由一PMOS管組成，源極與電源端相連，漏極接一CMOS反向器電路的輸入端，柵極接一CMOS反向器電路的輸出端。
7.消除NMOS單管傳輸形成靜態短路電流的電路，包括第一NMOS傳輸管和第二NMOS傳輸管，第一NMOS傳輸管的漏極與第一輸入端相連、柵極接控制端，第二NMOS傳輸管的漏極與第二輸入端相連、柵極接控制端；一或非門電路，由第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管組成，第一PMOS管的源極與電源端相連，漏極與第二PMOS管的源極相連，第二PMOS管的漏極同時與第三NMOS管及第四NMOS管的漏極相連並作為或非門電路的輸出端，第三NMOS管的源極與第四NMOS管的源極相連並接地，第一PMOS管的柵極和第三NMOS管的柵極同時接第一NMOS傳輸管的源極，第二PMOS管的柵極和第四NMOS管的柵極同時接第二NMOS傳輸管的源極；一CMOS反向器電路，耦接在電源端和地端之間，一CMOS反向器電路的輸入端與一或非門電路的輸出端相連，一CMOS反向器電路的輸出端為CMOS二輸入或門電路的輸出端，其特徵在於有一電壓鉗位電路耦接在第一PMOS管源極與電源端之間，有一反饋迴路跨接在一CMOS反向器電路的輸入端與輸出端。
8.根據權利要求7所述的消除NMOS單管傳輸形成靜態短路電流的電路，其特徵在於所述的電壓鉗位電路由一PMOS管組成，源極與電源端相連，柵極與漏極相連並與第一PMOS管源極相連。
9.根據權利要求7所述的消除NMOS單管傳輸形成靜態短路電流的電路，其特徵在於所述的反饋迴路由一PMOS管組成，源極與電源端相連，漏極接一CMOS反向器電路的輸入端，柵極接一CMOS反向器電路的輸出端。
全文摘要
消除NMOS單管傳輸形成靜態短路電流的電路，包括NMOS傳輸管與CMOS緩衝器電路，CMOS緩衝器電路包括兩個CMOS反向器電路，有一電壓鉗位電路耦接在第一CMOS反向器電路的主電流路徑和電源端之間，有一反饋迴路跨接在第二CMOS反向器電路的輸入端與輸出端。本發明能夠確保當傳輸管輸出信號出現閾值下降時後級CMOS電路的PMOS管處於截止狀態，避免了靜態短路電流的產生；本發明大大節省了晶片面積，具有設計步驟簡單的優點，在有效消除靜態短路電流的同時對電路原本的性能和功能的影響很小。
文檔編號H03K19/0185GK101022274SQ200710086450
公開日2007年8月22日 申請日期2007年3月12日 優先權日2007年3月12日
發明者文治平, 李學武, 陳雷, 周濤, 張帆, 杜忠, 劉增容, 張彥龍, 儲鵬 申請人:北京時代民芯科技有限公司