連續時間∑-△調製器及其補償環路延遲的方法
2023-08-12 14:37:01 1
專利名稱：連續時間∑-△調製器及其補償環路延遲的方法
技術領域：
本發明是有關於一種i:-A調製器，特別是有關於一種具有環路延遲補償的e-a調製器。
技術背景e - a調製器可用於執行模數轉換或數模轉換。現有技術的i:-a調製器為離散時間S-a調製器，其可提供具有高解析度及低頻寬的輸出信號。為提供 具有高解析度及高頻寬的輸出信號，引入了連續時間(continuous-time) E-a 調製器。然而，由於反饋迴路中的信號延遲，連續時間E-a調製器會產生不穩定的輸出信號。因此，對於連續時間i:-A調製器的環路延遲，需要提供一種解決方法，以提供具有高穩定性的連續時間e - a調製器。請參閱圖1A，圖lA為現有技術二階的連續時間i:-a調製器100的方塊 示意圖。E-a調製器100包含兩個積分器(integrators) 104與108，兩個加 法級(summation stage) 102與106，兩個數模轉換器(Digital Analog Converter, 以下簡稱為DAC) 112與114以及一個量化器110。由於S-a調製器100是 二階E-a調製器，其包含兩個串聯連接的積分器104與108。積分器104與 108根據模擬輸入信號Vin產生模擬輸出信號V。p。量化器110量化模擬輸入 信號Vin，以產生數字輸出信號D。ut，作為S-a調製器100的輸出。接著，數 字輸出信號D。ut通過DAC112與114由數位訊號轉換為模擬信號。並且，數 字輸出信號D。ut被反饋，由加法級102與106分別從積分器104與108的輸 入信號中減去由數字輸出信號D。ut轉換而來的模擬信號。請參閱圖1B。圖1B為二階的連續時間E-A調製器100的實際(physical) 電路150的方塊示意圖。E-A調製器100的積分器104、 108與加法級102、106實際上形成了電路170，電路170包含兩個運算放大器172與174。電路 150的量化器160與DAC 162、 164，分別對應於E-A調製器100的量化器 110與DAC112、 114。反饋迴路將數字輸出信號D。ut反饋至加法級102、 106。然而，此反饋回 路經常延遲反饋數字輸出信號D。ut幾百納秒的延遲周期，此種情況被稱為環 路延遲(loopdday)。過度的環路延遲由圖1B中的反饋迴路的延遲模塊180 的延遲時間T表示。環路延遲會對系統的穩定性產生不良影響。請參閱圖1A。 反饋迴路中的模塊，例如量化器110與DACU2、 114會延遲反饋迴路中的數 字輸出信號D。ut。如果環路延遲超過約800納秒的臨界值，則E-A調製器IOO 成為不穩定系統，並且會極大地降低輸出信號D。ut的信噪比(signal-to-noise ratio)。為補償反饋迴路中的環路延遲， 一個額外的反饋路徑被加入，以補償量 化器的輸入信號。請參閱圖2A。圖2A為i:-A調製器200的方塊示意圖。這 個E- A調製器200具有用以補償環路延遲的補償反饋路徑230。 S- A調製器 200包括加法級202、 206，積分器204、 208， DAC 212、 214，量化器210， 及用以補償環路延遲的補償反饋路徑230。補償反饋路徑230包含DAC 232 與加法級234。 DAC232將數字輸出信號D。ut從數位訊號轉換為模擬信號，以 取得反饋信號VF。接著，加法級234從積分器208產生的模擬輸出信號V。p 中，減去反饋信號VF，以取得補償信號V。p'，以作為量化器210的輸入。由 於量化器210的輸入信號V。p，已被補償環路延遲，因此量化器210的輸出信 號D。ut是穩定的，且具有較高的信噪比。增加補償反饋路徑230的原理闡明如下。請一併參閱圖1A，圖1B及圖 2A。假設沒有環路延遲的S-A調製器100的噪聲轉換函數為n(z)/d(z)。假若 將引起環路延遲的延遲模塊180加到i:-A調製器IOO上，則得到E-A調製器 100的實際電路150，實際電路150的噪聲轉換函數可用下式表示其中，Td為環路延遲。高階項[A(Td)^+B(Td)Z+CCCd)]會引起系統不穩定。假如將補償反饋路徑230加到S-A調製器150，用以獲得E-A調製器200， 則i:-A調製器200的噪聲轉換函數可用下式表示".其中，af為反饋迴路的增益。因此，由於補償反饋路徑230引入的新項[-3fXd(Z)XZ"]抵消了高階項[A(Td)Z^BCCd)Z+C(Td)]的影響，從而達到補償環路延遲的效果。雖然補償反饋路徑230補償了 E- A調製器200的環路延遲，但是補償反 饋路徑230的硬體成本昂貴。請參閱圖2B。圖2B為圖2A所示的E-A調製 器200的實際電路250的示意圖。實際電路250包含運算放大器272、 274， DAC 262、 264、量化器260與電路280。補償反饋路徑230由電路280執行 其功能。電路280包含DAC 282與運算放大器284。運算放大器284為複雜 電路，並且需要大量電流才可以運轉，從而增加了E-A調製器200的電路設 計複雜度，並增大了功率消耗。因此，找出一種具有低電路複雜度及低功率消耗的補償連續i:-A調製器的環路延遲的方法是非常必要的。發明內容為解決上述補償連續E-A調製器的環路延遲方法及裝置電路複雜度高， 功率消耗大的問題，本發明提出一種連續時間E - A調製器及補償連續時間A 調製器的方法，具有低電路複雜度及低功率消耗。本發明提供一種連續時間(continous-time) S-A調製器。此E-A調製器 包含一系列的積分器，量化器與環路延遲補償電路。積分器以串聯方式連接， 用以根據模擬輸入信號產生模擬輸出信號。量化器耦接積分器串聯中具有最 高階次的最後積分器，用以根據參考電壓量化模擬輸出信號，以產生數字輸出信號，作為連續時間i:-A調製器的輸出。環路延遲補償電路耦接量化器，用以根據數字輸出信號，調整量化器的參考電壓，以補償連續時間S-A調製器的環路延遲。本發明還提供一種補償環路延遲的方法，用於連續時間Z-A調製器。連 續時間S-a調製器的一系列的積分器的最後積分器產生模擬輸出信號。該方法包含根據參考電壓量化模擬輸出信號，以產生數字輸出信號，作為連續 時間E-A調製器的輸出；以及根據數字輸出信號調整參考電壓，以補償連續時間E- A調製器的環路延遲。本發明又提供一種環路延遲補償電路，耦接連續時間S-a調製器的量化器，用以根據量化器的數字輸出信號調整量化器的參考電壓，以補償連續時間i:-a調製器的環路延遲。上述連續時間s - a調製器，環路延遲補償電路及補償連續時間i:- a調製器的環路延遲的方法，通過調整參考電壓，補償連續時間S-a調製器環路延遲，從而降低了補償環路延遲的成本及功率消耗。
圖IA為現有技術二階的連續時間E-A調製器的方塊示意圖。圖IB顯示圖lA中二階連續時間i:-A調製器的實際電路的方塊示意圖。圖2A為具有用以補償環路延遲的補償反饋路徑的E-A調製器的方塊示意圖。圖2B為圖2A所示的E-a調製器的實際電路的示意圖。圖3為具有補償反饋迴路的連續時間i:-A調製器的方塊示意圖。圖4為本發明一實施方式的具有環路延遲補償電路的連續時間E-A調製 器的示意圖。圖5為本發明一實施方式的環路延遲補償電路的方塊示意圖。
具體實施方式
為讓本發明的上述和其它目的、特徵、和優點能更明顯易懂，下文特舉 出較佳實施方式，並配合附圖，作詳細說明如下-請參閱圖3。圖3為具有補償反饋迴路的連續時間E-A調製器300的方 塊示意圖。E-A調製器300包含積分器304、 308，加法級302、 306、數模轉 換器(Digital Analog Converter,以下簡稱為DAC) 312、 314與補償反饋迴路 (compensation feedback loop) 330。具有最高階次的最後一個積分器308產 生模擬輸出信號V。p。補償反饋迴路330包含DAC 332、加法級334與量化器 310，用以補償E-A調製器300的環路延遲(loop delay) 。 DAC 332將數字 輸出信號D。ut從數位訊號轉換為模擬信號以取得反饋信號VF。加法級334從 模擬輸出信號V。p中減去反饋信號VF，以取得補償信號V。p'。接著，量化器 310根據參考電壓VREF量化補償信號V。p'，以取得數字輸出信號D。ut，以作為 S-A調製器300的最終輸出。因為補償信號V。p'為從模擬輸出信號V。p中減去反饋信號Vf取得，所以 由加法級334所產生的補償信號V。p，可表示為(V。p-VF)。接著，量化器310比 較補償信號(V。p-V。與參考信號VreF。假如補償信號(V。p-Vp)大於參考信號 VREF，則量化器310輸出數值1，作為數字輸出信號D。ut。否則，假如補償信 號(V。p-Vp)小於參考信號VreF，則量化器310輸出數值0，作為數字輸出信號 D。ut。由此，量化器310根據函數
的僮是否大於O來決定數字 輸出信號D。ut的值。函數[(V。p-VF)-VREF]可改寫為[V。p-(VF+VREF)]。假如將隨著反饋信號Vf改 變的電壓(VF+VREF)表示為新的參考電壓Vref，，則函數[(V。p-VF)-VREF]可表示 為[V。p-VREF']。所以， 一個根據函數[V。p-VREF']運行的新的環路延遲補償電路被引入。新的環路延遲補償電路可代替原始補償反饋迴路330的DAC 332， 加法級334與量化器310。新的環路延遲補償電路為量化器。此量化器根據新參考電壓VREF'量化模擬輸出信號V。p，以取得數字輸出信號D。ut，其中新參考電壓Vref'根據從數字瑜出信號D。ut轉換而來的反饋信號Vp進行調整。因為新參考電壓Vref'等於(Vf+Vref)，並且反饋信號Vp是從數字輸出信號D。ut轉換得到，因此新參考電壓VREF，的變化與數字輸出信號D。ut成比例。請參閱圖4。圖4為本發明一實施方式的連續時間i:-A調製器400的方 塊示意圖。E-A調製器400具有環路延遲補償電路410。連續時間i:-A調製 器400包含DAC462、 464，電路470，量化器460與環路延遲補償電路410。 連續時間i:-A調製器400的電路470包含運算放大器472、 474，用於實現一 系列的(a series of)積分器與一系列的加法級的功能，如圖3中，連續時間 i:-A調製器300的積分器304、 308與加法級302、 306的功能。2-A調製器 400還包含DAC 462與DAC 464。電路470的一系列的積分器根據模擬輸入 信號Vin與從數字輸出信號D。ut轉換而來的反饋信號，產生模擬輸出信號V。p。 在具有最高階次的最後積分器產生模擬輸出信號V。p後，量化器460根據參考 電壓VREF，量化模擬輸出信號V。p，以取得數字輸出信號D。ut，作為S- A調製 器400的最終輸出。環路延遲補償電路410根據數字輸出信號D。ut，調整量化器460的參考電 壓VREF'，以補償i:-A調製器400的環路延遲。在一實施方式中，環路延遲補 償電路410包含N對1編碼電路(N-to-l coding circuit) 412及參考電壓選擇 電路(reference voltage selection circuit) 414。假設數字輸出信號D叫t有N個 值。N對l編碼電路412首先產生N個選擇信號Sb S2， ...， SN，在這N個選 擇信號S1,S2,...,SN之中，根據數字輸出信號D。ut的值，只有一個選擇信號被 使能。接著，參考電壓選擇電路414產生對應於被使能的選擇信號的電壓等 級(voltage level)，作為參考電壓vref，。因此，參考電壓Vref'根據數字瑜 出信號D。ut的值被調整。因為量化器460為根據調整後參考電壓Vref'來量化 模擬輸出信號V。p，以取得數字輸出信號D。ut，所以數字輸出信號D。ut中的反 饋路徑中發生的環路延遲部分得到補償。請參閱圖5。圖5為本發明一實施方式的環路延遲補償電路500的方塊示 意圖。環路延遲補償電路500包含N對1編碼電路502與參考電壓選擇電路504。假設數字輸出信號D。ut為N比特溫度計碼(thermometercode) 。 N對l 編碼電路502為邏輯電路。此邏輯電路將數字輸出信號Dw的N比特溫度計 碼轉換為N選1碼(one-of-Ncode)以作為選擇信號Sb S2， ...， SN。由此， 根據數字輸出信號D。ut，僅使能一個選擇信號。參考電壓選擇電路504包含串 聯連接在電壓源Vs與地電位-Vs之間的N+l個電阻。N+l個電阻中的每兩個 電阻間，由N個耦合節點521， 522, ...,52N其中之一連接。節點521, 522，..., 52N的電壓，分別反應對應於數字輸出信號D。ut的N個值的參考電壓。在N 對1編碼電路502產生選擇信號S,，S2， ...，Sn後，接著，使能的選擇信號將N 個節點的其中之一連接至參考電壓選擇電路504的輸出節點，由此，輸出選擇節點的電壓作為參考電壓vref'。請參閱圖4。由量化器460與環路延遲補償電路410之間相互協作的程序 所驅動，S-A調製器400的環路延遲的補償過程與圖2B所示的E-A調製器 200的實際電路250的補償過程相似。然而，圖2B所示的實際電路250更包 含另外的運算放大器284。運算放大器284具有複雜的電路設計，並且需要額 外的電流來進行運作。圖5所示的環路延遲補償電路500僅包含被動電路組 件。被動電路組件具有更簡單的電路設計，並且需要較少的電流來進行運作。 因此，與圖2B所示的現有技術的E-A調製器200的實際電路250比較，本 發明的E-A調製器400包含具有更低成本與更低功率消耗的環路延遲補償電 路。雖然本發明已以實施方式揭露如上，但是對於本領域的技術人員，依據 本發明實施方式的思想，在具體實施方式
及應用範圍上均會有改變之處，綜 上所述，本說明書內容不應理解為對本發明的限制。
權利要求
1.一種連續時間∑-Δ調製器，其特徵在於，該∑-Δ調製器包含多個積分器，以串聯方式連接，用以根據模擬輸入信號產生模擬輸出信號；量化器，耦接該多個串聯的積分器中具有最高階次的最後積分器，用以根據參考電壓量化該模擬輸出信號，以產生數字輸出信號，作為該連續時間∑-Δ調製器的輸出；以及環路延遲補償電路，耦接該量化器，用以根據該數字輸出信號調整該量化器的該參考電壓，以補償該連續時間∑-Δ調製器的環路延遲。
2. 如權利要求i所述的連續時間i:-A調製器，其特徵在於，該環路延遲補償電路調整該參考電壓的方式為，使該參考電壓的變化與該數字輸出信號 成比例。
3. 如權利要求i所述的連續時間i:-A調製器，其特徵在於，該數字輸出信號具有N個值，並且該環路延遲補償電路包含N對l編碼電路，耦接該量化器，用以根據該數字輸出信號，使能N個 選擇信號的其中之一；以及參考電壓選擇電路，耦接該N對1編碼電路，用以產生對應於該使能的 選擇信號的電壓等級，以作為該參考電壓。
4. 如權利要求3所述的連續時間i:-A調製器，其特徵在於，該數字輸出信號為N比特溫度計碼，並且，該N對1編碼電路將該N比特溫度計碼轉換 為N選1碼，以作為該N個選擇信號。
5. 如權利要求3所述的連續時間E-A調製器，其特徵在於，該參考電壓 選擇電路包含，在電壓源與地電位之間串聯的N+1個電阻，並且，該N個選 擇信號選擇連接在該N+1個電阻中的兩個電阻之間的N個節點其中之一，以輸出該選擇節點的電壓作為該參考電壓。
6. 如權利要求1所述的連續時間E-A調製器，其特徵在於，該連續時間i:-A調製器包含反饋迴路，該反饋迴路將該數字輸出信號反饋至該多個積分 器，並且，.該環路延遲產生於該反饋迴路中。
7. —種補償環路延遲的方法，用於連續時間Z-A調製器，其中該連續時 間E- A調製器的一系列的多個積分器的最後積分器產生模擬輸出信號，該方 法包含根據參考電壓量化該模擬輸出信號，以產生數字輸出信號，作為該連續 時間i:-A調製器的輸出；以及根據該數字輸出信號調整該參考電壓，以補償該連續時間E - A調製器的 環路延遲。
8. 如權利要求7所述的補償環路延遲的方法，其特徵在於，該調整該參 考電壓的方式為，使該參考電壓的變化與該數字輸出信號成比例。
9. 如權利要求7所述的補償環路延遲的方法，其特徵在於，該數字輸出 信號具有N個值，並且該調整該參考電壓的步驟更包含根據該數字輸出信號使能N個選擇信號其中之一；以及根據該使能的選擇信號產生該參考電壓。
10. 如權利要求9所述的補償環路延遲的方法，其特徵在於，該數字輸出 信號為N比特溫度計碼，以及該N個選擇信號為從該N比特溫度計碼轉換而 來的N選1碼。
11. 如權利要求9所述的補償環路延遲的方法，其特徵在於，參考電壓選 擇電路包含，在電壓源與地電位之間串聯的N+1個電阻，N個節點分別連接 於該N+1個電阻的其中兩個電阻，並且該產生該參考電壓的步驟更包含根據該N個選擇信號選擇N個節點其中之一；以及 輸出該選擇節點的電壓作為該參考電壓。
12. 如權利要求7所述的補償環路延遲的方法，其特徵在於，該連續時間 i:-A調製器的反饋迴路將該數字輸出信號反饋至該多個積分器，並且，該環 路延遲產生於該反饋迴路中。
13. —種環路延遲補償電路，耦接連續時間E-A調製器的量化器，其特 徵在於，用以根據該量化器的數字輸出信號調整該量化器的參考電壓，以補償該連續時間E - A調製器的環路延遲。
14. 如權利要求13所述的環路延遲補償電路，其特徵在於，該環路延遲 補償電路調整該參考電壓的方式為，使該參考電壓的改變與該數字輸出信號 成比例。
15. 如權利要求13所述的環路延遲補償電路，其特徵在於，該連續時間i:-A調製器的一系列的多個積分器的最後積分器產生模擬輸出信號，並且，該量化器根據該參考電壓量化該模擬輸出信號，以產生該數字輸出信號作為 該連續時間S - A調製器的輸出。
16. 如權利要求13所述的環路延遲補償電路，其特徵在於，該數字輸出 信號具有N個值，並且該環路延遲補償電路更包含N對l編碼電路，耦接該量化器，用以根據該數字輸出信號，使能N個 選擇信號其中之一；以及參考電壓選擇電路，耦接該N對1編碼電路，用以產生對應於該使能的 選擇信號的電壓等級，作為該參考電壓。
17. 如權利要求16所述的環路延遲補償電路，其特徵在於，該數字輸出 信號為N比特溫度計碼，並且該N對1編碼電路將該N比特溫度計碼轉換為 N選l碼，作為該N個選擇信號。
18. 如權利要求16所述的環路延遲補償電路，其特徵在於，該參考電壓 選擇電路包含在電壓源與地電位之間串聯的(N+l)個電阻，N個節點分別連 接於該(N+l)個電阻的其中兩個電阻，並且該選擇信號選擇的該N個節點 其中之一的電壓電位被輸出作為該參考電壓。
19. 如權利要求15所述的環路延遲補償電路，其特徵在於，該連續時間 !>△調製器包含反饋迴路，用以反饋該數字輸出信號至該多個積分器，並且 該環路延遲產生於該反饋迴路中。
全文摘要
本發明提供一種連續時間∑-Δ調製器及其補償環路延遲的方法，該∑-Δ調製器包含一系列的積分器，量化器與環路延遲補償電路。積分器串聯連接，用以根據模擬輸入信號產生模擬輸出信號。量化器根據參考電壓量化模擬輸出信號，以產生數字輸出信號，作為連續時間∑-Δ調製器的輸出。環路延遲補償電路，根據數字輸出信號，調整量化器的參考電壓，以補償連續時間∑-Δ調製器的環路延遲。上述連續時間∑-Δ調製器，通過調整參考電壓，補償連續時間∑-Δ調製器環路延遲，從而降低了補償環路延遲的成本及功率消耗。
文檔編號H03M3/02GK101404503SQ20081000341
公開日2009年4月8日 申請日期2008年1月11日 優先權日2007年10月4日
發明者林宗賢, 翁展翔 申請人:聯發科技股份有限公司;汪重光