具有串擾改善的CMOS圖像傳感器結構的製作方法

2023-07-10 13:50:01

本發明一般地涉及半導體技術領域，更具體地，涉及半導體器件及其製造方法。

背景技術：

半導體圖像傳感器用於感測光。通常，半導體圖像傳感器包括互補金屬氧化物半導體(CMOS)圖像傳感器(CIS)和電荷耦合器件(CCD)傳感器，該半導體圖像傳感器廣泛用於各種應用中，諸如數字靜物攝影機(DSC)、手機攝像頭、數字視頻(DV)和數字視頻錄像機(DVR)應用。這些半導體圖像傳感器利用圖像傳感器元件的陣列以吸收光並且將感測的光轉換成數字數據或電信號，每個圖像傳感器元件均包括光電二極體和其他元件。

前照式(FSI)CMOS圖像傳感器和背照式(BSI)CMOS圖像傳感器是兩種類型的CMOS圖像傳感器。FSI CMOS圖像傳感器可用於檢測從其前側投射的光，而BSI CMOS圖像傳感器可用於檢測從其背側投射的光。BSI CMOS圖像傳感器可以縮短光學路徑並且增大填充因子以提高單位面積的光強度以及量子效率，並且可以降低串擾和光響應不均勻性。因此，可以顯著提高CMOS圖像傳感器的圖像質量。此外，BSI CMOS圖像傳感器具有較高的主射線角度，這允許實施更短的透鏡高度，從而實現更薄的相機模塊。因此，BSI CMOS圖像傳感器技術正在變成主流技術。

然而，傳統的BSI CMOS圖像傳感器和製造BSI CMOS圖像傳感器的方法不能在每一方面都完全滿足要求。

技術實現要素：

根據本發明的一方面，提供了一種半導體器件，包括：襯底；器件層， 設置在所述襯底上，其中，多個溝槽形成在所述器件層和所述襯底中；抗反射塗層，共形地覆蓋所述器件層、所述襯底和所述溝槽；多個反射結構，在所述溝槽中分別設置在所述抗反射塗層上；複合柵格結構，位於所述抗反射塗層和所述反射結構上方，其中，所述複合柵格結構包括穿過所述複合柵格結構的多個空腔，並且所述複合柵格結構包括順序堆疊在所述反射結構上的金屬柵格層和介電柵格層；鈍化層，共形地覆蓋所述複合柵格結構；以及多個濾光鏡，分別填充所述空腔。

根據本發明的另一方面，提供了一種用於製造半導體器件的方法，所述方法包括：提供襯底；在所述襯底上形成器件層；形成從所述器件層延伸至所述襯底的多個溝槽；形成共形地覆蓋所述器件層、所述襯底和所述溝槽的抗反射塗層；在所述溝槽中的抗反射塗層上分別形成多個反射結構；在所述抗反射塗層和所述反射結構上方形成複合結構，其中，執行形成所述複合結構的操作以順序形成堆疊在所述抗反射塗層和所述反射結構上的金屬層和介電層；在所述複合結構中形成多個空腔並且所述多個空腔穿過所述複合結構，從而形成複合柵格結構；形成共形地覆蓋所述複合柵格結構的鈍化層；以及形成分別填充所述空腔的多個濾光鏡。

根據本發明的又一方面，提供了一種用於製造半導體器件的方法，所述方法包括：提供襯底；在所述襯底上形成器件層；形成從所述器件層延伸至所述襯底的多個溝槽；形成共形地覆蓋所述器件層、所述襯底和所述溝槽的抗反射塗層；在所述抗反射塗層上形成複合結構，其中，形成所述複合結構的操作包括：形成填充所述溝槽並且設置在所述抗反射塗層上的金屬層，以及形成堆疊在所述金屬層上的介電層；在所述複合結構中形成多個空腔並且所述多個空腔穿過所述複合結構，從而形成複合柵格結構，其中，執行形成所述複合柵格結構的操作以形成覆蓋所述溝槽的複合柵格結構；形成共形地覆蓋所述複合柵格結構的鈍化層；以及形成分別填充所述空腔的多個濾光鏡。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明 的各個方面。應該強調的是，根據工業中的標準實踐，各種部件沒有被按比例繪製。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據各個實施例的半導體器件的示意性截面圖。

圖2是根據各個實施例的半導體器件的示意性截面圖。

圖3A至圖3J是根據各個實施例的示出了用於製造半導體器件的方法的中間階段的示意性截面圖。

圖4是根據各個實施例的用於製造半導體器件的方法的流程圖。

圖5A至圖5H是根據各個實施例的示出了用於製造半導體器件的方法的中間階段的示意性截面圖。

圖6是根據各個實施例的用於製造半導體器件的方法的流程圖。

具體實施方式

以下公開內容提供了許多不同實施例或實例，用於實現所提供主題的不同特徵。以下將描述組件和布置的特定實例以簡化本發明。當然，這些僅是實例並且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。

本文中使用的術語僅用於描述具體實施例，其不用於限制附加的權利要求。例如，除非另有限制，否則單數形式的術語「一」、或「該」也可以表示複數形式。諸如「第一」和「第二」的術語用於描述各種器件、區域和層等，但是這樣的術語僅用於區分一個器件與另一器件、一個區域與另一區域或者一層與另一層。因此，在不背離要求保護的主題的精神的情況下，第一區域也可以被稱為第二區域，並且其餘情況由此類推。而且，本發明可以在各個實例中重複參考數字和/或字母。這種重複是為了簡化和清楚的目的，並且其本身並不表示所討論的實施例和/或配置之間的關係。如本文所使用的，術語「和/或」包括一個或多個所列舉的相關聯的項中的任何一項以及所有項的組合。

在典型的BSI CMOS圖像傳感器中，金屬柵格設置在器件層上，並且需要鈍化層覆蓋金屬柵格以使金屬柵格與濾光鏡分離，從而防止濾光鏡侵蝕金屬柵格。然後，濾光鏡並排設置在鈍化層的平坦的頂面上。然而，任兩個鄰近的濾光鏡彼此重疊，因此導致串擾。另外，鈍化層的存在增大了BSI CMOS圖像傳感器的厚度和BSI CMOS圖像傳感器的光學路徑，並且鈍化層不具有光隔離能力並且形成光學串擾路徑，因此還使BSI CMOS圖像傳感器的光學串擾更加惡化。引入掩埋的濾光鏡陣列(BCFA)結構，以減少BSI CMOS圖像傳感器的光學路徑。然而，濾光鏡覆蓋鈍化層和金屬柵格，並且濾光鏡的突出部分並排布置，因此導致串擾。

本發明的實施例涉及提供半導體器件和用於製造半導體器件的方法，其中，各個反射結構從器件層延伸至器件層下面的襯底；介電柵格層直接設置在金屬柵格層上，以在反射結構上形成複合柵格結構；鈍化層共形地覆蓋複合柵格結構；以及濾光鏡填充複合柵格結構的空腔，使得濾光鏡比傳統的BSI CMOS圖像傳感器的濾光鏡更靠近器件層，由此減少從濾光鏡至器件層的光學路徑並且增強半導體器件的量子效率。此外，因為沒有附加的層設置在金屬柵格層與介電柵格層之間，並且反射結構穿過器件層，所以通過複合柵格結構和反射結構有效地阻擋光擴散至鄰近的光電器件，由此增強了半導體器件的成像性能。

另外，可以通過使用一個單蝕刻工藝形成介電柵格層和金屬柵格層，並且因此可以擴大工藝窗。此外，濾光鏡的頂面升至與鈍化層的頂部相同的高度處，使得濾光鏡彼此不重疊，由此還減少了半導體器件的串擾效應並且增強了半導體器件的性能。因為濾光鏡完全填充複合柵格結構的空腔，所以對於不同的濾光鏡材料可以調整介電柵格層。

圖1是根據各個實施例的半導體器件的示意性截面圖。在一些實施例中，半導體器件100是CMOS圖像傳感器器件，其可以用於感測入射光101。半導體器件100具有前側103和背側105。在一些實例中，半導體器件100是BSI CMOS圖像傳感器器件，其用於感測從其背側105投射的入射光101。

如圖1所示，半導體器件100包括襯底102、器件層104、抗反射塗層106、各個反射結構108、複合柵格結構110、鈍化層112以及諸如濾光鏡 114a、114b和114c的各個濾光鏡。襯底102是半導體襯底並且可以包括單晶半導體材料或化合物半導體材料。例如，矽、鍺或玻璃可以用作襯底102的材料。

器件層104設置在襯底102上。在一些實例中，器件層104的材料包括矽。例如，器件層104的材料可以包括外延矽。再次參考圖1，各個溝槽116形成在器件層104和襯底102中。每一個溝槽116都從器件層104的頂部延伸至襯底102。在一些實例中，每一個溝槽116都是深溝槽。溝槽116將器件層104劃分為各個光電器件104a、104b和104c，其中溝槽116使光電器件104a、104b和104c彼此分離。在一些實例中，光電器件104a、104b和104c是光電二極體。

如圖1所示，抗反射塗層106共形地覆蓋器件層104、襯底102和溝槽116。抗反射塗層106配置為防止光擴散至鄰近的光電器件104a、104b和104c。例如，抗反射塗層106可以由氧化矽形成。

反射結構108設置在抗反射塗層106上並且分別填充溝槽116。反射結構108可以由金屬或介電材料形成。在一些示例性實例中，反射結構108由介電材料形成，並且每一個反射結構108都是深溝槽隔離(DTI)結構。例如，每一個反射結構108都可以具有在從大約0.1μm至大約2.5μm的範圍內的高度。

在一些實例中，如圖1所示，半導體器件100可以可選地包括緩衝層128。緩衝層128設置在抗反射塗層106和反射結構108上，並且位於抗反射塗層106與複合柵格結構110之間。緩衝層128可適用於增強複合柵格結構110與抗反射塗層106之間的粘合性。例如，緩衝層128可以由諸如二氧化矽的介電層形成。

複合柵格結構110設置在緩衝層128上，並且位於抗反射塗層106和反射結構108上方。如圖1所示，複合柵格結構110對應地覆蓋反射結構108。複合柵格結構110包括形成在複合柵格結構110中並且穿過複合柵格結構110的各個空腔130，使得空腔130可以暴露緩衝層128的多部分。在一些實例中，每一個空腔130都具有梯形形狀的截面。在某些實例中，每一個空腔130都具有矩形形狀的截面。可以周期性地布置空腔130。可 以根據半導體器件100的需要來修改空腔130之間的間距、每一個空腔130的深度、長度和寬度。

在一些實例中，複合柵格結構110包括金屬柵格層118和介電柵格層120。金屬柵格層118設置在緩衝層128上，並且介電柵格層120堆疊在金屬柵格層118上。金屬柵格層118和介電柵格層120順序堆疊在反射結構108上。如圖1所示，通過緩衝層128使金屬柵格層118與反射結構108分離。空腔130順序穿過介電柵格層120和金屬柵格層118。在一些實例中，金屬柵格層118由金屬或金屬合金形成，諸如鎢或鋁銅合金。金屬柵格層118和反射結構108可以由相同的材料形成，或者可以由不同的材料形成。例如，金屬柵格層118可以具有在從大約至大約的範圍內的厚度132。在一些實例中，介電柵格層120由氧化矽、氮化矽或氮氧化矽形成。

再次參考圖1，鈍化層112共形地覆蓋複合柵格結構110，使得鈍化層112覆蓋緩衝層128的被空腔130暴露的部分。鈍化層112可適用於保護複合柵格結構110免於被濾光鏡114a、114b和114c侵蝕。在一些實例中，鈍化層112由氧化矽、氮化矽或氮氧化矽形成。

濾光鏡114a、114b和114c設置在鈍化層112上並且相應地填充複合柵格結構110的空腔130。可以順序布置濾光鏡114a、114b和114c。在一些示例性實例中，濾光鏡114a、114b和114c包括紅色濾光鏡、藍色濾光鏡和綠色濾光鏡。在一些實例中，如圖1所示，濾光鏡114a、114b和114c的頂面122a、122b和122c升至與鈍化層112的頂部124相同的高度處。

在一些實例中，如圖1所示，半導體器件100可以可選地包括各個微透鏡126a、126b和126c。微透鏡126a、126b和126c分別覆蓋濾光鏡114a、114b和114c的頂面122a、122b和122c。

介電柵格層120直接設置在金屬柵格層118上以形成複合柵格結構110，並且濾光鏡114a、114b和114c填充複合柵格結構110的空腔130，使得濾光鏡114a、114b和114c比傳統的半導體器件的濾光鏡更靠近器件層104，由此導致從濾光鏡114a、114b和114c至空腔130下面的器件層104的更短的光學路徑，因此增強了半導體器件100的量子效率。此外， 沒有附加的層設置在金屬柵格層118與介電柵格層120之間，並且反射結構108穿過器件層104，使得通過複合柵格結構110和反射結構108有效地阻擋光擴散至鄰近的光電器件104a、104b和104c，由此增強了半導體器件100的成像性能。此外，濾光鏡114a、114b和114c的頂面122a、122b和122c升至與鈍化層112的頂部124相同的高度處，使得可以通過複合柵格結構110和鈍化層112有效地使濾光鏡114a、114b和114c彼此分離，並且濾光鏡114a、114b和114c彼此不重疊，由此還減少了半導體器件100的串擾效應並且增強了半導體器件100的性能。

圖2是根據各個實施例的半導體器件的示意性截面圖。在一些實施例中，半導體器件200是CMOS圖像傳感器器件，其可以用於感測入射光201。半導體器件200具有前側203和背側205。在一些實例中，半導體器件200是BSI CMOS圖像傳感器器件，其用於感測從其背側205投射的入射光201。

如圖2所示，半導體器件200包括襯底202、器件層204、抗反射塗層206、各個反射結構208、複合柵格結構210、鈍化層212以及諸如濾光鏡214a、214b和214c的各個濾光鏡。襯底202是半導體襯底並且可以包括單晶半導體材料或化合物半導體材料。例如，矽、鍺或玻璃可以用作襯底202的材料。

器件層204設置在襯底202上。在一些實例中，器件層204的材料包括矽，諸如外延矽。再次參考圖2，各個溝槽216形成在器件層204和襯底202中。每一個溝槽216都從器件層204的頂部延伸至襯底202。在一些實例中，每一個溝槽216都是深溝槽。溝槽216將器件層204劃分為各個光電器件204a、204b和204c，其中溝槽216使光電器件204a、204b和204c彼此分離。在一些實例中，光電器件204a、204b和204c是光電二極體。

如圖2所示，抗反射塗層206共形地覆蓋器件層204、襯底202和溝槽216。抗反射塗層206配置為防止光擴散至鄰近的光電器件204a、204b和204c。例如，抗反射塗層206可以由氧化矽形成。

反射結構208設置在抗反射塗層206上並且分別填充溝槽216。反射結構208可以由金屬或介電材料形成。在一些示例性實例中，反射結構208 由介電材料形成，並且每一個反射結構208都是深溝槽隔離結構。例如，每一個反射結構208都可以具有在從大約0.1μm至大約2.5μm的範圍內的高度。

複合柵格結構210設置在抗反射塗層206和反射結構208上。如圖2所示，複合柵格結構210對應地覆蓋反射結構208。複合柵格結構210包括形成在複合柵格結構210中並且穿過複合柵格結構210的各個空腔228，使得空腔228可以暴露抗反射塗層206的一部分。在一些實例中，每一個空腔228都具有梯形形狀的截面。在某些實例中，每一個空腔228都具有矩形形狀的截面。可以周期性地布置空腔228。可以根據半導體器件200的需要來修改空腔228之間的間距、每一個空腔130的深度、長度和寬度。

在一些實例中，複合柵格結構210包括金屬柵格層218和介電柵格層220。金屬柵格結構218設置在抗反射塗層206和反射結構208上。在一些示例性實例中，同時形成並且集成金屬柵格層218和反射結構208，使得金屬柵格層218與反射結構208直接接觸。金屬柵格層218和反射結構208由相同的材料形成。介電柵格層220堆疊在金屬柵格層218上。空腔228順序穿過介電柵格層220和金屬柵格層218。在一些實例中，金屬柵格層218和反射結構208由金屬或金屬合金形成，諸如鎢或鋁銅合金。例如，金屬柵格層218可以具有在大約至大約的範圍內的厚度230。在一些實例中，介電柵格層220由氧化矽、氮化矽或氮氧化矽形成。

再次參考圖2，鈍化層212共形地覆蓋複合柵格結構210，使得鈍化層212覆蓋抗反射塗層206的被空腔228暴露的部分。鈍化層212可適用於保護複合柵格結構210免於被濾光鏡214a、214b和214c侵蝕。在一些實例中，鈍化層212由氧化矽、氮化矽或氮氧化矽形成。

濾光鏡214a、214b和214c設置在鈍化層212上並且相應地填充複合柵格結構210的空腔228。可以順序布置濾光鏡214a、214b和214c。在一些示例性實例中，濾光鏡214a、214b和214c包括紅色濾光鏡、藍色濾光鏡和綠色濾光鏡。在一些實例中，如圖2所示，濾光鏡214a、214b和214c的頂面222a、222b和222c升至與鈍化層212的頂部224相同的高度處。

在一些實例中，如圖2所示，半導體器件200可以可選地包括各個微 透鏡226a、226b和226c。微透鏡226a、226b和226c分別覆蓋濾光鏡214a、214b和214c的頂面222a、222b和222c。

介電柵格層220直接設置在金屬柵格層218上以形成複合柵格結構210，並且濾光鏡214a、214b和214c填充複合柵格結構210的空腔228，使得濾光鏡214a、214b和214c比傳統的半導體器件的濾光鏡更靠近器件層204，由此導致從濾光鏡214a、214b和214c至空腔228下面的器件層204的更短的光學路徑，因此增強了半導體器件200的量子效率。另外，介電柵格層220直接堆疊在金屬柵格層218上，並且反射結構208穿過器件層204，使得通過複合柵格結構210和反射結構208有效地阻擋光擴散至鄰近的光電器件204a、204b和204c，由此增強了半導體器件200的成像性能。此外，濾光鏡214a、214b和214c的頂面222a、222b和222c升至與鈍化層212的頂部224相同的高度處，使得可以通過複合柵格結構210和鈍化層212有效地使濾光鏡214a、214b和214c彼此分離，並且濾光鏡214a、214b和214c彼此不重疊，由此還減少了半導體器件200的串擾效應並且增強了半導體器件200的性能。

圖3A至圖3J是根據各個實施例的示出了用於製造半導體器件的方法的中間階段的示意性截面圖。如圖3A所示，提供襯底300。襯底300是半導體襯底並且可以包括單晶半導體材料或化合物半導體材料。例如，矽、鍺或玻璃可以用作襯底300的材料。

再次參考圖3A，例如，通過使用沉積技術、外延技術或接合技術使器件層302形成在襯底300上。在一些實例中，形成器件層302的操作包括由矽形成器件層302。例如，器件層302可以由外延矽形成。

如圖3B所示，各個溝槽304形成在器件層302和襯底300中。在一些實例中，執行形成溝槽304的操作以形成各個深溝槽。形成溝槽304的操作包括去除器件層302的一部分和襯底300的位於器件層302的部分下面的一部分，使得每一個溝槽304都從器件層302延伸至襯底300。在一些示例性實例中，通過使用光刻工藝和蝕刻工藝執行形成凹槽304的操作。例如，蝕刻工藝可以是幹蝕刻工藝或溼蝕刻工藝。在形成溝槽304的操作之後，器件層302被劃分為各個光電器件302a、302b和302c，其中溝槽 304使光電器件302a、302b和302c彼此分離。在一些實例中，光電器件302a、302b和302c是光電二極體。

如圖3C所示，形成抗反射塗層306以共形地覆蓋器件層302、襯底300和溝槽304。形成抗反射塗層306以覆蓋光電器件302a、302b和302c。可以通過使用諸如化學汽相沉積(CVD)技術的沉積技術來執行形成抗反射塗層306的操作。抗反射塗層306可以由氧化矽形成。

如圖3D所示，通過使用諸如化學汽相沉積技術、物理汽相沉積(PVD)技術或等離子體增強的化學汽相沉積(PECVD)技術的沉積技術在溝槽304中的抗反射塗層306上形成各個反射結構308。形成反射結構308的操作包括形成分別填充溝槽304的反射結構308。反射結構308可以由金屬或介電材料形成。在一些示例性實例中，反射結構308由介電材料形成，並且每一個反射結構308都形成為深溝槽隔離結構。例如，每一個反射結構308都可以形成為具有在大約0.1μm至大約2.5μm的範圍內的高度。

在一些實例中，如圖3E所示，緩衝層310可以可選地形成在抗反射塗層306和反射結構308上並且覆蓋該抗反射塗層和該反射結構。可以通過使用諸如化學汽相沉積技術的沉積技術執行形成緩衝層310的操作。例如，緩衝層310可以由諸如二氧化矽的介電層形成。

同時參考圖3F和圖3G，複合結構316形成在位於抗反射塗層306和反射結構308上方的緩衝層310上。在一些實例中，如圖3F所示，形成複合結構316的操作包括形成金屬層312以覆蓋位於抗反射塗層306和反射結構308上方的緩衝層310。金屬層312由金屬或金屬合金形成，諸如鎢或鋁銅合金。金屬層312和反射結構308可以由相同的材料形成，或者可以由不同的材料形成。另外，通過使用不同的沉積工藝執行形成反射結構308的操作和形成金屬層312的操作。例如，可以通過使用化學汽相沉積技術或物理汽相沉積技術來形成金屬層312。在一些示例性實例中，金屬層312形成為具有在大約至大約的範圍內的厚度312a。如圖3G所示，形成複合結構316的操作還包括形成堆疊在金屬層312上的介電層314。例如，介電層314可以由氧化矽、氮化矽或氮氧化矽形成。例如，可以通過使用化學汽相沉積技術來形成介電層310。

同時參考圖3G和圖3H，在複合結構316中形成各個空腔318，以完成複合柵格結構324。例如，可以通過使用光刻工藝和蝕刻工藝執行形成空腔318的操作。形成空腔318的操作包括去除複合結構316的介電層314的一部分和金屬層312的一部分，以分別形成介電柵格層322和金屬柵格層320並且暴露緩衝層310的一部分。空腔318穿過複合結構316，並且對應地暴露緩衝層310的位於光電器件302a、302b和302c上方的部分。介電柵格層322形成為堆疊在金屬柵格層320上以形成複合柵格結構324，其中複合柵格結構324形成為覆蓋溝槽304和反射結構308。在一些實例中，如圖3H所示，每一個空腔318都形成為具有梯形形狀的截面。在某些實例中，每一個空腔318都形成為具有矩形形狀的截面。可以周期性地布置空腔318。

在一些示例性實例中，通過使用一個單蝕刻工藝來執行去除介電層314的一部分和金屬層312的一部分的操作，從而可以擴大工藝窗。在某些實例中，通過使用不同的蝕刻工藝來執行去除介電層314的一部分和金屬層312的一部分的操作，並且在蝕刻金屬層312的一部分的操作中，介電柵格層322可以用作蝕刻硬掩模。

如圖3I所示，形成鈍化層326以共形地覆蓋複合柵格結構324，使得鈍化層326覆蓋緩衝層310的被空腔318暴露的部分。例如，可以通過使用化學汽相沉積技術或物理汽相沉積技術來執行形成鈍化層326的操作。在一些實例中，鈍化層326由氧化矽、氮化矽或氮氧化矽形成。

如圖3J所示，各個濾光鏡328a、328b和328c形成在鈍化層326上並且分別填充空腔318。可以順序布置濾光鏡328a、328b和328c。在一些示例性實例中，濾光鏡328a、328b和328c形成為包括紅色濾光鏡、藍色濾光鏡和綠色濾光鏡。在一些實例中，執行形成濾光鏡328a、328b和328c的操作以形成分別具有頂面330a、330b和330c的濾光鏡328a、328b和328c，其中頂面330a、330b和330c升至與鈍化層326的頂部332相同的高度處。濾光鏡328a、328b和328c形成在空腔318中，使得可根據濾光鏡328a、328b和328c的高度要求來調整介電柵格層322的厚度。

再次參考圖3J，可以可選地形成各個微透鏡334a、334b和334c以分 別覆蓋濾光鏡328a、328b和328c的頂面330a、330b和330c，從而完成半導體器件336。

參考圖4以及圖3A至圖3J，圖4是根據各個實施例的用於製造半導體器件的方法的流程圖。該方法開始於操作400，其中，提供襯底300。在操作402中，如圖3A所示，在襯底300上形成器件層302。例如，可以使用沉積技術、外延技術或接合技術來執行形成器件層302的操作。

在操作404中，如圖3B所示，通過使用光刻工藝和蝕刻工藝在器件層302和襯底300中形成各個溝槽304。例如，蝕刻工藝可以是幹蝕刻工藝或溼蝕刻工藝。在一些實例中，執行形成溝槽304的操作以形成各個深溝槽。形成溝槽304的操作包括去除器件層302的一部分和襯底300的位於器件層302的該部分下面的一部分，使得每一個溝槽304都從器件層302延伸至襯底300。在形成溝槽304的操作之後，器件層302被劃分為各個光電器件302a、302b和302c，其中溝槽304使光電器件302a、302b和302c彼此分離。

在操作406中，如圖3C所示，通過使用諸如化學汽相沉積技術的沉積技術形成抗反射塗層306，以共形地覆蓋器件層302、襯底300和溝槽304。形成抗反射塗層306以覆蓋光電器件302a、302b和302c。

在操作408中，如圖3D所示，通過使用諸如化學汽相沉積技術、物理汽相沉積技術或等離子體增強的化學汽相沉積技術的沉積技術在溝槽304中的抗反射塗層306上形成各個反射結構308。形成反射結構308的操作包括形成分別填充溝槽304的反射結構308。在一些示例性實例中，每一個反射結構308都形成為深溝槽隔離結構。例如，每一個反射結構308都可以形成為具有在大約0.1μm至大約2.5μm的範圍內的高度。如圖3E所示，可以可選地通過使用諸如化學汽相沉積技術的沉積技術將緩衝層310形成在抗反射塗層306和反射結構308上並且覆蓋該抗反射塗層和該反射結構。

在操作410中，同時參考圖3F和圖3G，複合結構316形成在位於抗反射塗層306和反射結構308上方的緩衝層310上。在一些實例中，如圖3F所示，形成複合結構316的操作包括形成金屬層312以覆蓋位於抗反射塗層306和反射結構308上方的緩衝層310。例如，可以通過使用化學汽 相沉積技術或物理汽相沉積技術形成金屬層312。在一些示例性實例中，金屬層312形成為具有在大約至大約的範圍內的厚度312a。如圖3G所示，例如，形成複合結構316的操作還包括通過使用化學汽相沉積技術形成堆疊在金屬層312上的介電層314。

在操作412中，同時參考圖3G和圖3H，通過使用光刻工藝和蝕刻工藝在複合結構316中形成各個空腔318，以完成複合柵格結構324。形成空腔318的操作包括去除複合結構316的介電層314的一部分和金屬層312的一部分，以分別形成介電柵格層322和金屬柵格層320並且暴露緩衝層310的一部分。空腔318對應地暴露緩衝層310的位於光電器件302a、302b和302c上方的部分。介電柵格層322形成為堆疊在金屬柵格層320上以形成複合柵格結構324，其中複合柵格結構324形成為覆蓋溝槽304和反射結構308。

在一些示例性實例中，通過使用一種單蝕刻工藝來執行去除介電層314的一部分和金屬層312的一部分的操作。在某些實例中，通過使用不同的蝕刻工藝來執行去除介電層314的一部分和金屬層312的一部分的操作，並且在蝕刻金屬層312的一部分的操作過程中，介電柵格層322可以用作蝕刻硬掩模。

在操作414中，如圖3I所示，形成鈍化層326以共形地覆蓋複合柵格結構324，使得鈍化層326形成為覆蓋緩衝層310的被空腔318暴露的部分。例如，可以通過使用化學汽相沉積技術或物理汽相沉積技術來執行形成鈍化層326的操作。

在操作416中，如圖3J所示，各個濾光鏡328a、328b和328c形成在鈍化層326上並且分別填充空腔318。在一些示例性實例中，濾光鏡328a、328b和328c形成為包括紅色濾光鏡、藍色濾光鏡和綠色濾光鏡。在一些實例中，執行形成濾光鏡328a、328b和328c的操作以形成分別具有頂面330a、330b和330c的濾光鏡328a、328b和328c，其中頂面330a、330b和330c升至與鈍化層326的頂部332相同的高度處。再次參考圖3J，可以可選地形成各個微透鏡334a、334b和334c以分別覆蓋濾光鏡328a、328b和328c的頂面330a、330b和330c，從而完成半導體器件336。

圖5A至圖5H是根據各個實施例的示出了用於製造半導體器件的方法的中間階段的示意性截面圖。如圖5A所示，提供襯底500。襯底500是半導體襯底並且可以包括單晶半導體材料或化合物半導體材料。例如，矽、鍺或玻璃可以用作襯底500的材料。

再次參考圖5A，例如，通過使用沉積技術、外延技術或接合技術使器件層502形成在襯底500上。在一些實例中，形成器件層502的操作包括由矽形成器件層502。例如，器件層502可以由外延矽形成。

如圖5B所示，各個溝槽504形成在器件層502和襯底500中。在一些實例中，執行形成溝槽504的操作以形成各個深溝槽。形成溝槽504的操作包括去除器件層502的一部分和襯底500的位於器件層502的部分下面的一部分，使得每一個溝槽504都從器件層502延伸至襯底500。在一些示例性實例中，通過使用光刻工藝和蝕刻工藝執行形成凹槽504的操作。例如，蝕刻工藝可以是幹蝕刻工藝或溼蝕刻工藝。在形成溝槽504的操作之後，器件層502被劃分為各個光電器件502a、502b和502c，其中溝槽504使光電器件502a、502b和502c彼此分離。在一些實例中，光電器件502a、502b和502c是光電二極體。

如圖5C所示，形成抗反射塗層506以共形地覆蓋器件層502、襯底500和溝槽504。形成抗反射塗層506以覆蓋光電器件502a、502b和502c。可以通過使用諸如化學汽相沉積技術的沉積技術執行形成抗反射塗層506的操作。抗反射塗層506可以由氧化矽形成。

同時參考圖5D和圖5E，複合結構514形成在抗反射塗層506上。在一些實例中，如圖5D所示，形成複合結構514的操作包括形成金屬層508以覆蓋抗反射塗層506。金屬層508的一部分填充溝槽504以在溝槽504中分別形成各個反射結構510。金屬層508由金屬或金屬合金形成，諸如鎢或鋁銅合金。例如，可以通過使用化學汽相沉積技術或物理汽相沉積技術形成金屬層508。如圖5E所示，形成複合結構514的操作還包括形成堆疊在金屬層508上的介電層512。例如，介電層512可以由氧化矽、氮化矽或氮氧化矽形成。例如，可以通過使用化學汽相沉積技術形成介電層512。

同時參考圖5E和圖5F，在複合結構514中形成各個空腔516，以完成 複合柵格結構522。例如，可以通過使用光刻工藝和蝕刻工藝執行形成空腔516的操作。形成空腔516的操作包括去除複合結構514的介電層512的一部分和金屬層508的一部分，以分別形成介電柵格層520和金屬柵格層518並且暴露抗反射塗層506的一部分。例如，金屬柵格層518形成為具有在大約至大約的範圍內的厚度518a。空腔516穿過複合結構514，並且對應地暴露抗反射塗層506的位於光電器件502a、502b和502c上方的部分。介電柵格層520形成為堆疊在金屬柵格層518上以形成複合柵格結構522，其中複合柵格結構522形成為覆蓋溝槽504和反射結構510。在一些實例中，如圖5F所示，每一個空腔516都形成為具有梯形形狀的截面。在某些實例中，每一個空腔516都形成為具有矩形形狀的截面。可以周期性地布置空腔516。

在一些實例中，反射結構510是金屬層508的填充溝槽504的部分，而金屬柵格層518是金屬層508的位於反射結構510上和位於部分抗反射塗層506上的其他部分。因此，反射結構510和金屬柵格層518由相同的材料形成，並且通過使用相同的沉積工藝來執行形成反射結構510的操作和形成金屬柵格層518的操作，使得簡化形成反射結構510和金屬柵格層518的工藝。

在一些示例性實例中，通過使用一種單蝕刻工藝來執行去除介電層512的一部分和金屬層508的一部分的操作，從而可以擴大工藝窗。在某些實例中，再次參考圖5E和圖5F，通過使用不同的蝕刻工藝來執行去除介電層512的一部分和金屬層508的一部分的操作，並且在蝕刻金屬層508的一部分的操作過程中，介電柵格層520可以用作蝕刻硬掩模。

如圖5G所示，形成鈍化層524以共形地覆蓋複合柵格結構522，使得鈍化層524覆蓋抗反射塗層506的被空腔516暴露的部分。例如，可以通過使用化學汽相沉積技術或物理汽相沉積技術來執行形成鈍化層524的操作。在一些實例中，鈍化層524由氧化矽、氮化矽或氮氧化矽形成。

如圖5H所示，各個濾光鏡526a、526b和526c形成在鈍化層524上並且分別填充空腔516。可以順序布置濾光鏡526a、526b和526c。在一些示例性實例中，濾光鏡526a、526b和526c形成為包括紅色濾光鏡、藍色濾 光鏡和綠色濾光鏡。在一些實例中，執行形成濾光鏡526a、526b和526c的操作以形成分別具有頂面528a、528b和528c的濾光鏡526a、526b和526c，其中頂面528a、528b和528c升至與鈍化層524的頂部530相同的高度處。濾光鏡526a、526b和526c形成在空腔516中，使得可根據濾光鏡526a、526b和526c的高度要求來調整介電柵格層520的厚度。

再次參考圖5H，可以可選地形成各個微透鏡532a、532b和532c以分別覆蓋濾光鏡526a、526b和526c的頂面528a、528b和528c，從而完成半導體器件534。

參照圖6以及圖5A至圖5H，圖6是根據各個實施例的用於製造半導體器件的方法的流程圖。該方法開始於操作600，其中，提供襯底500。在操作602中，如圖5A所示，在襯底500上形成器件層502。例如，可以使用沉積技術、外延技術或接合技術來執行形成器件層602的操作。

在操作604中，如圖5B所示，通過使用光刻工藝和蝕刻工藝在器件層502和襯底500中形成各個溝槽504。例如，蝕刻工藝可以是幹蝕刻工藝或溼蝕刻工藝。在一些實例中，執行形成溝槽504的操作以形成各個深溝槽。形成溝槽504的操作包括去除器件層502的一部分和襯底500的位於器件層502的部分下面的一部分，使得每一個溝槽504都從器件層502延伸至襯底500。在形成溝槽504的操作之後，器件層502被劃分為各個光電器件502a、502b和502c，其中溝槽504使光電器件502a、502b和502c彼此分離。

在操作606中，如圖5C所示，通過使用諸如化學汽相沉積技術的沉積技術形成抗反射塗層506，以共形地覆蓋器件層502、襯底500和溝槽504。形成抗反射塗層506以覆蓋光電器件502a、502b和502c。

在操作608中，同時參考圖5D和圖5E，複合結構514形成在抗反射塗層506上。在一些實例中，如圖5D所示，例如，形成複合結構514的操作還包括通過使用化學汽相沉積技術或物理汽相沉積技術形成金屬層508以覆蓋抗反射塗層506。金屬層508的一部分填充溝槽504以在溝槽504中分別形成各個反射結構510。如圖5E所示，例如，形成複合結構514的操作還包括通過使用化學汽相沉積技術形成堆疊在金屬層508上的介電層 512。

在操作610中，同時參考圖5E和圖5F，通過使用光刻工藝和蝕刻工藝在複合結構514中形成各個空腔516，以完成複合柵格結構522。形成空腔516的操作包括去除複合結構514的介電層512的一部分和金屬層508的一部分，以分別形成介電柵格層520和金屬柵格層518並且暴露抗反射塗層506的一部分。例如，金屬柵格層518形成為具有在大約至大約的範圍內的厚度518a。空腔516穿過複合結構514，並且對應地暴露抗反射塗層506的位於光電器件502a、502b和502c上方的部分。介電柵格層520形成為堆疊在金屬柵格層518上以形成複合柵格結構522，其中複合柵格結構522形成為覆蓋溝槽504和反射結構510。

在一些實例中，反射結構510是金屬層508的填充溝槽504的部分，而金屬柵格層518是金屬層508的位於反射結構510上和部分抗反射塗層506上的其他部分。因此，反射結構510和金屬柵格層518由相同的材料形成，並且通過使用相同的沉積工藝來執行形成反射結構510的操作和形成金屬柵格層518的操作。

在一些示例性實例中，通過使用一種單蝕刻工藝來執行去除介電層512的一部分和金屬層508的一部分的操作。在某些實例中，再次參考圖5E和圖5F，通過使用不同的蝕刻工藝來執行去除介電層512的一部分和金屬層508的一部分的操作，並且在蝕刻金屬層508的一部分的操作中，介電柵格層520可以用作蝕刻硬掩模。

在操作612中，如圖5G所示，形成鈍化層524以共形地覆蓋複合柵格結構522，使得鈍化層524覆蓋抗反射塗層506的被空腔516暴露的部分。可以通過使用化學汽相沉積技術或物理汽相沉積技術來執行形成鈍化層524的操作。

在操作614中，如圖5H所示，各個濾光鏡526a、526b和526c形成在鈍化層524上並且分別填充空腔516。在一些示例性實例中，濾光鏡526a、526b和526c形成為包括紅色濾光鏡、藍色濾光鏡和綠色濾光鏡。在一些實例中，執行形成濾光鏡526a、526b和526c的操作以形成分別具有頂面528a、528b和528c的濾光鏡526a、526b和526c，其中頂面528a、528b和528c 升至與鈍化層524的頂部530相同的高度處。再次參考圖5H，可以可選地形成各個微透鏡532a、532b和532c以分別覆蓋濾光鏡526a、526b和526c的頂面528a、528b和528c，從而完成半導體器件534。

根據實施例，本發明公開了一種半導體器件。半導體器件包括襯底、器件層、抗反射塗層、反射結構、複合柵格結構、鈍化層和濾光鏡。器件層設置在襯底上，其中溝槽形成在器件層和襯底中。抗反射塗層共形地覆蓋器件層、襯底和溝槽。反射結構在溝槽中分別設置在抗反射塗層上。複合柵格結構位於在抗反射塗層和反射結構上方。複合柵格結構包括穿過複合柵格結構的空腔，並且複合柵格結構包括順序堆疊在反射結構上的金屬柵格層和介電柵格層。鈍化層共形地覆蓋複合柵格結構。濾光鏡分別填充空腔。

優選地，在該半導體器件中，所述反射結構中的每一個都是深溝槽隔離結構。

優選地，在該半導體器件中，所述反射結構中的每一個都具有在0.1μm至2.5μm的範圍內的高度。

優選地，在該半導體器件中，所述金屬柵格層由鎢或鋁銅合金形成。

優選地，在該半導體器件中，所述反射結構由金屬形成。

優選地，在該半導體器件中，所述金屬柵格層和所述反射結構由相同的材料的形成。

優選地，在該半導體器件中，所述金屬柵格層與所述反射結構直接接觸。

優選地，該半導體器件還包括：緩衝層，設置在所述抗反射塗層和所述反射結構上，並且介於所述抗反射塗層和所述金屬柵格層之間。

優選地，該半導體器件還包括：多個微透鏡，分別覆蓋所述濾光鏡的頂面。

優選地，在該半導體器件中，所述濾光鏡的頂面升至與所述鈍化層的頂部相同的高度處。

根據另一實施例，本發明公開了一種用於製造半導體器件的方法。在該方法中，提供襯底。在襯底上形成器件層。形成溝槽以從器件層延伸至 襯底。形成抗反射塗層以共形地覆蓋器件層、襯底和溝槽。在溝槽中的抗反射塗層上分別形成反射結構。在抗反射塗層和反射結構上方形成複合結構。執行形成複合結構的操作以順序形成堆疊在抗反射塗層和反射結構上的金屬層和介電層。空腔形成在複合結構中並且穿過複合結構，從而形成複合柵格結構。形成濾光鏡以分別填充空腔。

優選地，在形成所述反射結構的操作和形成所述複合結構的操作之間，還包括：在所述抗反射塗層和所述反射結構上形成緩衝層。

優選地，在用於製造半導體器件的方法中，形成所述空腔的操作包括：通過使用一種單蝕刻工藝去除所述介電層的一部分和所述金屬層的一部分。

優選地，在形成所述濾光鏡的操作之後，還包括：形成分別覆蓋所述濾光鏡的頂面的多個微透鏡，其中，所述濾光鏡的頂面升至與所述鈍化層的頂部相同的高度處。

優選地，在用於製造半導體器件的方法中，通過使用不同的沉積工藝執行形成所述反射結構的操作和形成所述金屬層的操作。

根據又一實施例，本發明公開了一種用於製造半導體器件的方法。在該方法中，提供襯底。在襯底上形成器件層。形成溝槽以從器件層延伸至襯底。形成抗反射塗層以共形地覆蓋器件層、襯底和溝槽。在抗反射塗層上形成複合結構。形成複合結構的操作包括：形成填充溝槽並且設置在抗反射塗層上的金屬層，以及形成堆疊在金屬層上的介電層。空腔形成在複合結構中並且穿過複合結構，從而形成複合柵格結構。執行形成複合柵格結構的操作以形成覆蓋溝槽的複合柵格結構。形成鈍化層以共形地覆蓋複合柵格結構。形成濾光鏡以分別填充空腔。

優選地，在用於製造半導體器件的方法中，形成所述空腔的操作包括：通過使用一種單蝕刻工藝去除所述介電層的一部分和所述金屬層的一部分。

優選地，在用於製造半導體器件的方法中，形成所述空腔的操作包括暴露所述抗反射塗層的一部分。

優選地，在用於製造半導體器件的方法中，執行形成所述濾光鏡的操 作以形成所述濾光鏡，所述濾光鏡的頂面升至與所述鈍化層的頂部相同的高度處。

優選地，在形成所述濾光鏡的操作之後，還包括：形成分別覆蓋所述濾光鏡的頂面的多個微透鏡。

上面論述了若干實施例的部件，使得本領域普通技術人員可以更好地理解本發明的各個方面。本領域普通技術人員應該理解，可以很容易地使用本發明作為基礎來設計或更改其他用於達到與這裡所介紹實施例相同的目的和/或實現相同優點的工藝和結構。本領域普通技術人員也應該意識到，這種等效構造並不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，可以進行多種變化、替換以及改變。