四方平面無導腳半導體封裝件及其製造方法
2023-08-01 11:40:01
專利名稱：四方平面無導腳半導體封裝件及其製造方法
技術領域：
本發明涉及一種四方平面無導腳半導體封裝件，尤指一種能防止焊料突出 (solder extrusion)的四方平面無導腳半導體封裝件及其製造方法。
背景技術：
四方平面無導腳半導體封裝件為一種使晶片座和接腳底面外露於封裝膠體底部表面的封裝單元，一般採用表面耦接技術將封裝單元耦接至印刷電路板上，由此形成一特定功能的電路模塊。在表面耦接程序中，四方平面無導腳半導體封裝件的晶片座和接腳直接焊接至印刷電路板上。舉例而言，第6，238，952,6, 261，864和6，306，685號美國專利揭露一種現有四方
平面無導腳半導體封裝件，以下配合圖8，說明現有四方平面無導腳半導體封裝件及其製造方法。現有四方平面無導腳半導體封裝件8，包括以下構件導線架81，具有晶片座811 和多個接腳813 ；晶片83，接置於該晶片座811上；多條焊線84，分別電性連接該晶片83和該多個接腳813 ；以及封裝膠體85，包覆該晶片83、該多條焊線84和該導線架81，但該導線架81的晶片座811和多個接腳813凸伸於該封裝膠體85外，其原因在於此類四方平面無導腳半導體封裝件8的晶片座811和接腳813是由金屬載體直接蝕刻形成得到，雖然可以增加I/O數量，但該製造方法僅能提供較多的接腳數目，而無法形成複雜的導電跡線。如圖9A至圖9C，所示，第5830800和6635957號美國專利則揭露另一種四方平面無導腳半導體封裝件及其製造方法。首先在金屬載體90上電鍍形成多個接腳913，接腳913 具有金/鈀/鎳/鈀或鈀/鎳/金的金屬層。接著，依序在接腳913上接置晶片93 ；以焊線94電性連接晶片93與接腳913及形成封裝膠體95，之後在移除載體90後，在封裝膠體 95底面形成介電層96且該介電層96具有多個開口 961，最後在該開口 961中的接腳913 上布植焊球97。然而，因焊球97在金層或鈀層上的溼潤能力(wetting ability)較佳，但介電層96與金層或鈀層的接合度較差，焊料容易滲入金層和介電層96的界面，產生焊料突出(S0lderextrUSi0n)962的缺陷現象，使得焊球無法形成，甚至造成相鄰焊球連接的電性短路問題。不但影響後續的表面耦接(SMT)製造過程，增加製造方法時間及成本，亦降低產品良率。因此，如何解決上述焊料突出問題，提升I/O數目，兼顧導電跡線的形成、產品良率及製造方法時間，並開發新穎的四方平面無導腳半導體封裝件及其製造方法，實為目前亟欲解決的課題。
發明內容
鑑於以上所述背景技術的缺點，本發明提供一種四方平面無導腳半導體封裝件的製造方法，包括提供一銅載體，該銅載體上形成晶片座及多個設於該晶片座周圍的電性連接墊(I/O connection)；對該銅載體、晶片座及電性連接墊施加能量，從而使銅原子遷移及
4擴散至該晶片座及電性連接墊的底部，以形成表面層；在該晶片座頂面上接置晶片；再以 輝線電性連接該晶片與各該電性連接墊；接著在該銅載體上形成封裝膠體，以包覆該晶片 座、電性連接墊、晶片及輝線；之後移除該銅載體，以露出該表面層；以及在該封裝膠體、芯 片座、電性連接墊及導電跡線底面形成介電層(dielectric layer)，且該介電層具有多個 開ロ，外露出該表面層。另一方面，根據前述製造方法，本發明還提供一種四方平面無導腳半導體封裝件， 包括晶片座；多個設於該晶片座周圍的電性連接墊；接置在該晶片座頂面上的晶片；多條 輝線，分別電性連接該晶片和該多個電性連接墊；封裝膠體，包覆該晶片座、電性連接墊、芯 片及該多條輝線，但外露出該晶片座和電性連接墊的底部；表面層，形成於該晶片座和電性 連接墊的底部上；介電層，形成於該封裝膠體及表面層底面，且該介電層具有多個外露出該 表面層的開ロ。由上可知，本發明是在載體上形成晶片座和電性連接墊的方式，亦可滿足設置導 電跡線及提升I/O數目的需求。又，本發明的四方平面無導腳半導體封裝件及其製造方法， 是通過施加能量使載體上的金屬原子遷移及擴散至晶片座和電性連接墊底部，以形成表面 層，由於該表面層與介電層的接合度較佳，可防止輝料在回輝時滲入晶片座及電性連接墊 與介電層的界面的輝料突出缺陷，進而提升產品良率。此外，本發明在製作封裝件過程中 通過施加能量的方式形成具有銅原子的表面層，無須使用程序繁複且耗費成本的電鍍或溉 鍍，具有縮短製造方法時間及降低成本的優點。
圖1至圖6是本發明的四方平面無導腳半導體封裝件的製造方法的示意圖，其中， 圖IA為圖IB虛線lA-lA的剖視圖，圖2B為圖2A的局部放大圖，圖2C為本發明形成有金 屬間化合物層的晶片座及電性連接墊仰視圖，圖2D為具有遮蔽圖案的載體俯視圖；圖7為本發明另一四方平面無導腳封裝件的剖面示意圖；圖8是顯示現有四方平面無導腳半導體封裝件的示意圖；以及圖9A至圖9C』是顯示另一現有四方平面無導腳半導體封裝件及其製造方法的示 意圖，其中，圖9C』是圖9C的局部放大圖。主要元件符號說明10銅載體90載體101遮蔽圖案111、811 晶片座113電性連接墊1131導電跡線12表面層13、83、93 晶片14、84、94 輝線15、85、95 封裝膠體16、96介電層
161、96117、976、7、8、981813、913962
開口焊球
四方平面無導腳半導體封裝件導線架接腳焊料突出
具體實施例方式以下通過特定的具體實施例說明本發明的實施方式，所屬技術領域普通技術人員可由本說明書所揭示的內容輕易地了解本發明的其他優點與功效。請參閱圖1至圖6，為本發明的四方平面無導腳半導體封裝件及其製造方法的示意圖。如圖IA及圖IB所示，提供一銅載體10，以在該銅載體10上形成晶片座111及多個設於該晶片座111周圍的電性連接墊113或輸入/輸出連接點(I/O connection)，且較佳地，如圖IB所示，至少部分該電性連接墊113延伸有導電跡線1131。該晶片座111及電性連接墊113可通過電鍍方式形成，且該晶片座111及電性連接墊113可為金/鈀/鎳/ 鈀、金/鎳/銅/鎳/銀、金/鎳/銅/銀、鈀/鎳/鈀、金/鎳/金或鈀/鎳/金等的多層金屬其中之一所構成。且較佳地，該金層或鈀層位於晶片座111及電性連接墊113的底部 (指晶片座111以及電性連接墊113接觸該銅載體10的部位)。再參閱圖2A，對該銅載體10、晶片座111及電性連接墊113施加如熱能的能量，從而使銅原子遷移及擴散至該晶片座111及電性連接墊113的底部，以在該晶片座111及電性連接墊113的底部的金層或鈀層中形成具有銅原子的表面層12。在此必須說明的是部分晶片座111及電性連接墊113底部的金層或鈀層的原子亦可能向銅載體10遷移。如圖2B 所示，以金/鈀/鎳/鈀的多層金屬所構成的晶片座111及電性連接墊113為例，因銅原子的遷移及擴散，故會在部分金層的底部形成表面層12，且該晶片座111及電性連接墊113底部的金或鈀原子亦可能遷移及擴散至銅載體10，故與晶片座111和電性連接墊113底部接觸的載體10部分亦可形成表面層12。其他適合施加的能量還包括電能、光能、磁能或離子束ο此外，該表面層12可遮覆住該晶片座111及電性連接墊113的全部或部分底部。 例如，如圖2C所示的晶片座及電性連接墊仰視圖，顯示晶片座111和電性連接墊113底部為金層的實施例，該表面層12遮覆住該晶片座111及電性連接墊113的金層的部分表面。如圖2D所示載體俯視圖，為得到此實施例，可在形成晶片座111和電性連接墊113 之前，在該銅載體10上預定的晶片座111和電性連接墊113處及對應後續形成的介電層開口位置設有遮蔽圖案101，以遮覆住該銅載體10的部分銅表面，從而在施加能量時避免銅原子遷移至遮蔽區域。參閱圖3，在該晶片座111頂面上接置晶片13，接著以焊線14電性連接該晶片13 與各個該電性連接墊113，之後再在該銅載體10上形成封裝膠體15，以包覆該晶片座111、 電性連接墊113、晶片13及焊線14。又參閱圖4，可採用蝕刻的方式移除該銅載體10，以露出該表面層12。由於表面層12與銅載體10的被蝕刻速率不同，因此，該表面層12可露出於該封裝膠體15底面。如圖5所示，在該封裝膠體15及晶片座111、電性連接墊113及導電跡線1131底面形成介電層16，且該介電層16具有多個開口 161，外露出該表面層12，其中，表面層12使該晶片座111及電性連接墊113的底部不與介電層16接觸。如圖6所示，可還包括在該開口 161中形成焊球17，並切割該封裝膠體以得到個別的四方平面無導腳半導體封裝件6。本發明還提供一種四方平面無導腳半導體封裝件6，包括晶片座111、多個電性連接墊113、晶片13、多條焊線14、封裝膠體15、表面層12及介電層16。在一實施例中，本發明的四方平面無導腳半導體封裝件還可包括多個焊球17，形成於該開口 161中。所述多個電性連接墊113設於該晶片座111周圍，且較佳地，至少部分該電性連接墊113延伸有導電跡線1131，而該晶片座111和多個電性連接墊113可包括選自金、鈀、銀、 銅及鎳所組成群組的一種或多種材質，例如，金/鈀/鎳/鈀層依序組成或金/鎳/銅/鎳 /銀、金/鎳/銅/銀、鈀/鎳/鈀、金/鎳/金或鈀/鎳/金的多層金屬其中之一所構成。 且較佳地，金層或鈀層是該晶片座111及電性連接墊113的底部。該晶片13接置在該晶片座111頂面上；多條焊線14分別電性連接該晶片13和該多個電性連接墊113 ；該封裝膠體15包覆該晶片座111、電性連接墊113、晶片13及該多條焊線14，但外露出該晶片座111和電性連接墊113的底部。該表面層12形成於該晶片座111和電性連接墊113的底部上，該表面層12因金屬原子的遷移及擴散而形成，使得晶片座111和電性連接墊113部分底部形成表面層12。 且因製作封裝件時，與晶片座111和電性連接墊113底部接觸的銅載體10部分亦可形成表面層12，因此，該表面層12外露出於該封裝膠體15底面。而介電層16形成於該封裝膠體 15及表面層12底面，且該介電層16具有多個外露出該表面層12的開口 161。在另一實施例中，該表面層12可遮覆住該晶片座111及電性連接墊113的全部或部分底部。例如，如圖2C所示的仰視圖，顯示晶片座111和電性連接墊113底部為金層的實施例，該表面層12遮覆住該晶片座111及電性連接墊113的金層的部分表面。而較佳的實施例則為，該表面層12形成於介電層16覆蓋晶片座111和電性連接墊113的區域，而未被表面層12遮蔽的部分則可對應介電層16的開口。換言之，所形成的表面層12使該晶片座111及電性連接墊113的底面不與該介電層16接觸。參閱圖7，顯示本發明另一四方平面無導腳半導體封裝件7，此實施例的半導體封裝件與前述者大致相同，其差異主要在於該表面層12遮覆住該晶片座111及電性連接墊 113的部分底面，且該晶片座111及電性連接墊113底部、表面層12及介電層16形成階梯狀結構。在此實施例中，該階梯狀結構提供較強韌的焊球接合強度，且同時避免焊料滲入晶片座及電性連接墊與介電層的界面，產生焊料突出的缺陷。綜上所述，本發明提供一種新穎的四方平面無導腳半導體封裝件及其製造方法， 通過金屬原子的遷移及擴散以在晶片座及電性連接墊底部形成表面層，該表面層與介電層的接合度較佳，可防止焊料在回焊時滲入晶片座及電性連接墊與介電層的界面的焊料突出缺陷，進而提升產品良率。此外，本發明是在製作封裝件過程通過施加能量的方式形成表面層，無須使用程序繁複且耗費成本的電鍍或濺鍍，具有縮短製造方法時間及降低成本的優點ο 以上所述的具體實施例，僅用以例釋本發明的特點及功效，而不用以限定本發明的可實施範疇，在未脫離本發明上述的精神與技術範疇下，任何運用本發明所揭示內容而完成的等效改變及修飾，均仍應為權利要求所涵蓋。
權利要求
1.一種四方平面無導腳半導體封裝件的製造方法，包括提供銅載體，該銅載體上形成晶片座及多個設於該晶片座周圍的電性連接墊； 對該銅載體、晶片座及電性連接墊施加能量，從而使銅原子遷移及擴散至該晶片座及電性連接墊的底部，以形成表面層； 在該晶片座頂面上接置晶片； 以焊線電性連接該晶片與各個該電性連接墊；在該銅載體上形成封裝膠體，以包覆該晶片座、電性連接墊、晶片及焊線； 移除該銅載體，以露出該表面層；以及在該封裝膠體、晶片座、電性連接墊及導電跡線底面形成介電層，且該介電層具有多個開口，外露出該表面層。
2.根據權利要求1所述的四方平面無導腳半導體封裝件的製造方法，還包括多個經由各個該開口與該外露的表面層電性連接的焊球。
3.根據權利要求1所述的四方平面無導腳半導體封裝件的製造方法，其中，該晶片座及該電性連結墊的底面是由金層或鈀層所構成。
4.根據權利要求1所述的四方平面無導腳半導體封裝件的製造方法，其中，至少部分該電性連接墊延伸有導電跡線。
5.根據權利要求1所述的四方平面無導腳半導體封裝件的製造方法，其中，該表面層遮覆住該晶片座及電性連接墊的全部或部分底部。
6.根據權利要求1所述的四方平面無導腳半導體封裝件的製造方法，其中，所形成的表面層使該晶片座及電性連接墊的底部不與該介電層接觸。
7.根據權利要求1所述的四方平面無導腳半導體封裝件的製造方法，其中，該能量為熱能、電能、光能、磁能或離子束。
8.根據權利要求1所述的四方平面無導腳半導體封裝件的製造方法，其中，該銅載體上對應該開口位置具有遮蔽圖案，以遮覆住該銅載體的部分銅表面。
9.一種四方平面無導腳半導體封裝件，包括 晶片座；多個設於該晶片座周圍的電性連接墊； 晶片，接置在該晶片座頂面上；多條焊線，分別電性連接該晶片與和該多個電性連接墊；封裝膠體，包覆該晶片座、電性連接墊、晶片及該些焊線，但外露出該晶片座和電性連接墊的底部；表面層，形成在該晶片座和電性連接墊的底部上；介電層，形成於該封裝膠體及表面層底面，且該介電層具有多個外露出該表面層的開
10.根據權利要求9所述的四方平面無導腳半導體封裝件，還包括多個經由各個該開口與該外露的表面層電性連接的焊球。
11.根據權利要求9所述的四方平面無導腳半導體封裝件，其中，該晶片座及該電性連結墊的底面是由金層或鈀層所構成。
12.根據權利要求9所述的四方平面無導腳半導體封裝件，其中，至少部分該電性連接墊延伸有導電跡線。
13.根據權利要求9所述的四方平面無導腳半導體封裝件，其中，該表面層具有金及銅或鈀及銅。
14.根據權利要求9所述的四方平面無導腳半導體封裝件，其中，該表面層遮覆住該晶片座及電性連接墊的全部或部分底部。
15.根據權利要求14所述的四方平面無導腳半導體封裝件，其中，該表面層遮蔽該晶片座及電性連接墊的部分底部，且該晶片座及電性連接墊底部、表面層及介電層形成階梯狀結構。
16.根據權利要求9所述的四方平面無導腳半導體封裝件，其中，所形成的表面層使該晶片座及電性連接墊的底部不與該介電層接觸。
17.根據權利要求9所述的四方平面無導腳半導體封裝件，其中，該表面層凸出於該封裝膠體底面。
全文摘要
本發明涉及一種四方平面無導腳半導體封裝件及其製造方法。本發明提供了一種四方平面無導腳半導體封裝件，包括晶片座；多個設於該晶片座周圍的電性連接墊；接置在該晶片座上的晶片；多條焊線；封裝膠體，包覆該晶片座、電性連接墊、晶片及該多條焊線，但外露出該晶片座和電性連接墊的底面；表面層，形成於該晶片座和電性連接墊的底面上；介電層，形成於該封裝膠體及表面層底面，且該介電層具有多個外露出該表面層的開口，其中，該表面層與介電層的接合度較佳，可防止焊料在回焊時滲入晶片座及電性連接墊與介電層的界面的焊料突出缺陷，進而提升產品良率。本發明還提供一種四方平面無導腳半導體封裝件的製造方法。
文檔編號H01L21/48GK102208354SQ20101015499
公開日2011年10月5日 申請日期2010年3月31日 優先權日2010年3月31日
發明者林勇志, 湯富地, 魏慶全 申請人:矽品精密工業股份有限公司