具有厚底部介電層的溝槽式電晶體及其製作方法
2023-08-01 00:45:46 1
專利名稱：具有厚底部介電層的溝槽式電晶體及其製作方法
技術領域：
本發明涉及一種電晶體及其製作方法，特別是涉及一種具有厚底部介電層的溝槽式電晶體及其製作方法。
背景技術：
參閱圖1，一般溝槽式電晶體I包含一層第一層體11、一層第二層體12、一層第三層體13，及一個溝槽結構14。該第一層體11成第一導電性，並包括一個平坦的第一部111，及一個主要載流子濃度小於該第一部111且以多晶的方式形成於該第一部111上的第二部112。該第二層體12成相反於第一導電性的第二導電性，並形成於該第一層體11的第二部112上，且與該第一層體11的第一部111間隔設置。該第三層體13成第一導電性，並形成於該第二層體12遠離該第一層體11的頂面，該第三層體13的主要載流子濃度大於該第一層體11的第二部112的主要載流子濃度。該溝槽結構14包括一個自該第三層體13頂面往該第一層體11方向凹陷的溝槽141、一層介電層142，及一個導電材143。該溝槽141包括一面表面144，且延伸至該第一層體11的第二部112的頂部區域，該介電層142附著於該溝槽141的表面144而界定一個渠道145，該導電材143形成於該渠道145中，並與外界電連接而可接受來自外界的預定電壓。該第一層體11的第二部112、該第二層體12及該第三層體13與該溝槽結構14的介電層142實體接觸，並藉由該介電層142而與該導電材143間隔。若以電晶體內部電性結構分類，該第一層體11對應為漏極(drain)，該第二層體12對應為井區(well)，該第三層體13對應為源極(source)，該溝槽結構14的介電層142及導電材143相配合對應而為柵極(gate)。當該溝槽式電晶體I的柵極及漏極分別與源極間具有預定電位差時，該第二層體12鄰近該對應為柵極的溝槽結構14的區域形成信道，電荷自該第一層體11的第一部111經該第一層體11的第二部112、該第二層體12，及該第三層體13而導通，此時該溝槽式電晶體I為導通狀態。由於該介電層142形成於該溝槽141的表面144時具有相同厚度,又該介電層142於井區感應電荷，因此，該介電層142的預定厚度需薄至供作為對應於井區的柵極，但該介電層142對應地位於該第一層體11的部分在該電晶體為導通狀態時產生的柵極到漏極間電容(gate to drain capacitance, Cgd)卻由於厚度小的介電層142致使柵極到漏極間電容過大，導致該溝槽式電晶體I的操作速度低落。由此可見，上述現有的溝槽式電晶體在產品結構、製造方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。因此如何能創設一種新的具有厚底部介電層的溝槽式電晶體及其製作方法，亦成為當前業界極需改進的目標。有鑑於上述現有的溝槽式電晶體存在的缺陷，本發明人基於從事此類產品設計製造多年豐富的實務經驗及專業知識，並配合學理的運用，積極加以研究創新，以期創設一種新的具有厚底部介電層的溝槽式電晶體及其製作方法，能夠改進一般現有的溝槽式電晶體，使其更具有實用性。經過不斷的研究、設計，並經過反覆試作樣品及改進後，終於創設出確具實用價值的本發明。
發明內容
本發明的主要目的在於，克服現有的溝槽式電晶體存在的缺陷，而提供一種新的具有厚底部介電層的溝槽式電晶體及其製作方法，所要解決的技術問題是使其提供一種可以增加操作速度的具有厚底部介電層的溝槽式電晶體，非常適於實用。本發明的另一目的在於，克服現有的溝槽式電晶體存在的缺陷，而提供一種新的具有厚底部介電層的溝槽式電晶體及其製作方法，所要解決的技術問題是使其提供一種可以增加操作速度的具有厚底部介電層的溝槽式電晶體的製作方法，從而更加適於實用。本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明提 出的一種具有厚底部介電層的溝槽式電晶體，包含一層第一層體、一層第二層體、一層第三層體，以及一個溝槽結構，其中該第一層體成第一導電性，該第二層體成相反於該第一導電性的第二導電性，並形成於該第一層體上，該第三層體成第一導電性，並形成於該第二層體上，該溝槽結構包括一個自該第三層體表面形成的溝槽、一層介電層，及一個導電材；其中該溝槽具有一面頂緣與該第三層表面連接的周面，及一面與該周面底緣連接的底面，該介電層附著於該溝槽的底面和周面而形成一個渠道，並具有一個遠離該第三層體表面的底部，及一個自該底部往上延伸且厚度小於該底部的延伸部，該導電材形成於該介電層形成的渠道中而可與外界電連接。本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。前述的具有厚底部介電層的溝槽式電晶體，其中所述的該溝槽自該第三層體表面延伸至該第一層體頂部，該介電層的底部附著於該溝槽的底面與周面鄰近該底面的區域。前述的具有厚底部介電層的溝槽式電晶體，其中所述的該介電層的底部與延伸部的交界處對應地位於該第一層體。前述的具有厚底部介電層的溝槽式電晶體，其中所述的填在該渠道中的導電材的頂面對應地不低於該第二層體的頂面。前述的具有厚底部介電層的溝槽式電晶體，其中所述的該第一層體還包括一個第一部，及一個形成於該第一部上並與該第二層體連結且主要載流子濃度小於該第一部的主要載流子濃度的第二部，該溝槽結構的溝槽延伸至該第二部中。本發明的目的及解決其技術問題另外再採用以下技術方案來實現。依據本發明提出的一種具有厚底部介電層的溝槽式電晶體的製作方法，其中包含(a)自一個成第一導電性的基板表面形成一面具有頂緣與該基板表面連接的周面和一面與該周面底緣連接的底面共同界定的溝槽，(b)形成一層附著於該周面與底面且具有一個遠離該基板表面的底部和一個自該底部往上延伸且厚度小於該底部的延伸部的介電層，(C)在該介電層形成的一個渠道中填入一種導電材，以及(d)自該基板表面向下摻雜載流子而使該基板形成多數層層體，且相鄰兩兩層體成相異導電性，而製得該具有厚底部介電層的溝槽式電晶體。本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。前述的具有厚底部介電層的溝槽式電晶體的製作方法，其中所述的該步驟(b)包括以下次步驟(bl)在該溝槽的底面和周面以介電材料形成一層第一膜層；(b2)於該第一膜層界定的空間中填入預定高度以作為刻蝕保護的光刻膠；(b3)刻蝕移除未被光刻膠遮覆的第一膜層而使該溝槽的周面鄰近該基板表面的區域裸露；(b4)移除光刻膠 '及(b5)於該溝槽裸露的周面與該第一膜層的表面形成一層以介電材料構成且厚度小於該第一膜層的厚度的第二膜層，該第一膜層與該第二膜層相配合形成該介電層並界定該底部與該延伸部。前述的具有厚底部介電層的溝槽式電晶體的製作方法，其中所述的該步驟(d)包括以下次步驟(dl)於該基板表面摻雜載流子而形成一個成相反於第一導電性的第二導電性的植入區，並界定未摻雜載流子的區域為一層第一層體；及(d2)在該植入區表面摻雜載流子而形成一層成第一導電性的第三層體，並界定該植入區未摻雜載流子的區域為一層第二層體。前述的具有厚底部介電層的溝槽式電晶體的製作方法，其中所述的該步驟(b2)填入該預定高度至對應地位於該第一層體的光刻膠，而使所形成該介電層的延伸部與該底部的交界處對應地位於該第一層體。 前述的具有厚底部介電層的溝槽式電晶體的製作方法，其中所述的該步驟(b2)是先在該第一膜層界定的空間中填入大於預定高度的光刻膠，再利用顯影工藝與刻蝕工藝使光刻膠達預定高度。前述的具有厚底部介電層的溝槽式電晶體的製作方法，其中所述的該步驟(a)是以多晶的方式依序形成一個第一部，及一個主要載流子濃度小於該第一部的主要載流子濃度的主體而構成該基板,且該溝槽形成於該主體中。本發明與現有技術相比具有明顯的優點和有益效果。由以上技術方案可知，本發明的主要技術內容如下具有厚底部介電層的溝槽式電晶體，包含一層第一層體、一層第二層體、一層第三層體，以及一個溝槽結構，其中該第一層體成第一導電性，該第二層體成相反於該第一導電性的第二導電性，並形成於該第一層體上，該第三層體成第一導電性，並形成於該第二層體上，該溝槽結構包括一個自該第三層體表面形成的溝槽、一層介電層，及一個導電材，該溝槽具有一面頂緣與該第三層表面連接的周面，及一面與該周面底緣連接的底面，該介電層附著於該溝槽的底面和周面而形成一個渠道，具有一個遠離該第三層體表面的底部，及一個自該底部往上延伸且厚度小於該底部的延伸部，該導電材形成於該介電層形成的渠道中而可與外界電連接。較佳地，前述具有厚底部介電層的溝槽式電晶體，其中該溝槽自該第三層體表面延伸至該第一層體頂部，該介電層的底部附著於該溝槽的底面與周面鄰近該底面的區域。較佳地，前述具有厚底部介電層的溝槽式電晶體，其中該介電層的底部與延伸部的交界處對應地位於該第一層體。較佳地，前述具有厚底部介電層的溝槽式電晶體，其中填於該渠道中的導電材的頂面對應地不低於該第二層體的頂面。較佳地，前述具有厚底部介電層的溝槽式電晶體，其中該第一層體還包括一個第一部，及一個形成於該第一部上並與該第二層體連結且主要載流子濃度小於該第一部的主要載流子濃度的第二部，該溝槽結構的溝槽延伸至該第二部中。再者，本發明具有厚底部介電層的溝槽式電晶體的製作方法包含四步驟。
(a)自一面成第一導電性的基板表面形成一面具有頂緣與該基板表面連接的周面和一面與該周面底緣連接的底面共同界定的溝槽。(b)形成一個附著於該周面與底面且具有一個遠離該基板表面的底部和一層自該底部往上延伸且厚度小於該底部的延伸部的介電層。(C)於該介電層形成的一個渠道中填入一種導電材。 (d)自該基板表面向下摻雜載流子而使該基板形成多數層體，且相鄰兩兩層體成相異導電性，而製得該具有厚底部介電層的溝槽式電晶體。較佳地，前述具有厚底部介電層的溝槽式電晶體的製作方法，其中該步驟(b)包括以下次步驟(bl)於該溝槽的底面和周面以介電材料形成一層第一膜層、(b2)於該第一膜層界定的空間中填入預定高度以作為刻蝕保護的光刻膠、(b3)刻蝕移除未被光刻膠遮覆的第一膜層而使該溝槽的周面鄰近該基板表面的區域裸露、(b4)移除光刻膠，以及(b5)於該溝槽裸露的周面與該第一膜層的表面形成一層以介電材料構成且厚度小於該第一膜層的厚度的第二膜層，該第一膜層與該第二膜層相配合形成該介電層並界定該底部與該延伸部。較佳地，前述具有厚底部介電層的溝槽式電晶體的製作方法，其中該步驟(d)包括以下次步驟(dl)於該基板表面摻雜載流子而形成一個成相反於第一導電性的第二導電性的植入區，並界定未摻雜載流子的區域為一層第一層體，以及(d2)於該植入區表面摻雜載流子而形成一層成第一導電性的第三層體，並界定該植入區未摻雜載流子的區域為一
層第二層體。較佳地，前述具有厚底部介電層的溝槽式電晶體的製作方法，其中該步驟(b2)填入該預定高度至對應地位於該第一層體的光刻膠，而使所形成該介電層的延伸部與該底部的交界處對應地位於該第一層體。較佳地，前述具有厚底部介電層的溝槽式電晶體的製作方法，其中該步驟(a)是以多晶的方式依序形成一第一部，及一主要載流子濃度小於該第一部的主要載流子濃度的主體而構成該基板，且該溝槽形成於該主體中。 藉由上述技術方案，本發明具有厚底部介電層的溝槽式電晶體及其製作方法至少具有下列優點及有益效果利用厚度大的介電層的底部，降低電晶體柵極到漏極間電容，增加元件整體的操作速度。上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，並且為了讓本發明的上述和其它目的、特徵和優點能夠更明顯易懂，以下特舉較佳實施例，並配合附圖，詳細說明如下。
圖I是一種以往「溝槽式電晶體」的剖視示意圖；圖2是一剖視示意圖，說明本發明具有厚底部介電層的溝槽式電晶體的一較佳實施例；圖3是一步驟流程圖，說明本發明具有厚底部介電層的溝槽式電晶體的較佳實施例的製作方法；圖4是一剖視示意圖，說明在一基板上形成一溝槽；
圖5是一步驟流程圖，說明本發明具有厚底部介電層的溝槽式電晶體的較佳實施例的製作方法的步驟32的流程；圖6是一剖視示意圖，說明於該溝槽的周面與底面形成一第一膜層；圖7是一剖視示意圖，說明於該第一膜層界所的空間中填入光刻膠；圖8是一剖視示意圖，說明移除該第一膜層界所的空間中的部分光刻膠使光刻膠
達一預定高度；
圖9是一剖視示意圖，說明移除部分該第一膜層；圖10是一剖視示意圖，說明形成一第二膜層；圖11是一剖視示意圖，說明填入一導電材；圖12是一步驟流程圖，說明本發明具有厚底部介電層的溝槽式電晶體的較佳實施例的製作方法的步驟34的流程；圖13是一剖視示意圖，說明形成一植入區；圖14是一剖視示意圖，說明重複步驟32、33可得更厚的柵極到漏極間電容的等效厚度。
具體實施例方式為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的具有厚底部介電層的溝槽式電晶體及其製作方法其具體實施方式
、結構、方法、步驟、特徵及其功效，詳細說明如後。參閱圖2，本發明具有厚底部介電層的溝槽式電晶體2的較佳實施例包含一層第一層體21、一層第二層體22、一層第三層體23，及一個溝槽結構24。該第一層體21以半導體材料為主要材料構成,且成第一導電性。該第一層體21包括一個平坦的第一部211,及一個於該第一部211上的第二部212。該第二部212是以多晶的方式形成於該第一部211上，且該第二部212的主要載流子濃度小於該第一部211的主要載流子濃度。該第二層體22以半導體材料為主要材料構成，並成第二導電性、且遠離該第一層體21的第一部211地形成於該第一層體21的第二部212上。第二導電性是與該第一導電性相反。在該較佳實施例中，第一導電性為n型半導體，第二導電性對應地為p型半導體；若第一導電性為P型半導體，則第二導電性對應地為n型半導體。該第三層體23以半導體材料為主要材料構成，並成第一導電性，且藉由該第二層體22而與該第一層體21間隔。在該較佳實施例中，該第三層體23的主要載流子濃度不小於該第一層體21的第二部212的主要載流子濃度。該溝槽結構24包括一個自該第三層體23遠離該第一層體21的表面往該第一層體21方向凹陷的溝槽241、一層以絕緣材料形成的介電層242，及一個具備導電特性的導電材 243。該溝槽241自該第三層體23表面往該第一層體21的方向延伸至該第一層體21的第二部212的頂部區域，並具有一面底面244與一面周面245 ;該周面245的頂緣與該第三層體23表面連接，該周面245的底緣與該底面244連接。該介電層242覆蓋且附著於該溝槽241的底面244與周面245，而與該第一層體21的第二部212、該第二層體22與該第三層體23實體接觸。該介電層242具有一個遠離該第三層體23頂面且實體接觸該溝槽241的底面244與部分鄰近該底面244的周面245的底部246，及一個自該底部246的頂緣往鄰近該第三層體23表面的方向延伸至該周面245頂緣的延伸部247。該底部246的厚度大於該延伸部247的厚度，該底部246與該延伸部247的交界處對應地位於該第一層體21的第二部212，換句話說，該介電層242的底部246對應地位於該第一層體21的第二部212中；該介電層242的底部246與延伸部247相配合地共同界定一渠道248。該導電材243形成於該渠道248中，且藉由該介電層242而與該第一、二、三層體21、22、23間隔。該導電材243可選自 多晶矽及金屬等可導電的材料。若以電晶體內部電性結構區分，該較佳實施例中的第一層體21對應為漏極，該第二層體22對應為井區，該第三層體23對應為源極，該溝槽結構24對應為柵極，以構成本發明具有厚底部介電層的溝槽式電晶體2。當該具有厚底部介電層的溝槽式電晶體2的柵極及漏極分別與源極間具有預定電位差時，該第二層體22鄰近該對應為柵極的溝槽結構24的區域形成信道，電荷自該第一層體21的第一部211經該第一層體21的第二部212、該第二層體22與該第三層體23而導通。此時該具有厚底部介電層的溝槽式電晶體2為導通狀態。在該較佳實施例導通時，該介電層242的延伸部247感應第二層體22的少數載流子而形成通道，由於該介電層242的底部246的厚度大於該延伸部247的厚度，且對應地位於該第一層體21的第二部212中，又，柵極到漏極間電容與介電層242的厚度成反比，所以該柵極到漏極間電容較目前溝槽式電晶體低，降低儲存於柵極到漏極間電容的電荷量，進而縮短元件開啟與關閉的時間，及提升操作速度。此外，由於該底部246與延伸部247的交界處對應地位於該第一層體21，進而得到合適的臨界電壓(VT)，若該底部246對應地位於第二層體22，則臨界電壓易過高或不易控制。參閱圖3，為該較佳實施例的製作方法。配合參閱圖4，首先，進行一步驟31，以多晶的方式形成一個成第一導電性的第一部211,再在該第一部211上以多晶的方式形成一個成第一導電性的主體51,該第一部211與該主體51共同構成一基板50,且該第一部211的主要載流子濃度大於該主體51的主要載流子濃度。接著，於該主體51遠離該第一部211的表面往該第一部211的方向形成一個延伸到該主體51中的溝槽241，該溝槽241由一面頂緣與該主體51表面連接的周面245，及一面與該周面245底緣連接的底面244相配合地界定。參閱圖3、圖5，接著，進行一步驟32，該步驟32包括四次步驟321、322、323、324。配合參閱圖6，先是該次步驟321，在該溝槽241的底面244與周面245，和該主體51的表面形成一層以介電材料為主所構成的第一膜層52，在該較佳實施例的製作方法中，該第一膜層52是二氧化矽。參閱圖5、圖7，再來，進行該次步驟322，在該溝槽241中的第一膜層52所界定的空間中填入光刻膠53,並根據光刻膠53的型態(正型光刻膠或負型光刻膠)搭配顯影工藝、光刻膠刻蝕工藝，與光刻膠回蝕工藝；配合參閱圖8，再移除部分光刻膠53，使光刻膠53位於該第一膜層52所界定的空間的底部區域，且具有一預定高度，以遮蔽而可保護位於溝槽241的底部的第一膜層52。其中，移除部分光刻膠53的動作是熟習此領域人士熟知，在此不再敘述。參閱圖5、圖9，繼續，進行該次步驟323，以刻蝕的方式移除不受光刻膠53遮蔽的第一膜層52，而使該溝槽241的周面245鄰近該基板50的主體51表面的部分區域裸露，在該較佳實施例的製作方法中，可利用刻蝕或是等離子體式幹刻蝕的方式移除不受保護的第一膜層52。接著，進行該次步驟324，剝除光刻膠53，則附著於該溝槽241底面244與鄰近底面244的周面245的第一膜層52露出；參閱圖5、圖10，繼續，進行該次步驟325，在該溝槽241裸露的周面245與該第一膜層52的表面，以與該第一膜層52相同的介電材料形成一層較該第一膜層52的厚度小的第二膜層54，則附著於該溝槽241底面244與鄰近該底面244的部分周面245的第一膜層52與層疊於該第一膜層52上的第二膜層54共同界定為該底部246，僅附著於周面245的第二膜層54為該延伸部247，該底部246與該延伸部247構成該介電層242，且該底部246與該延伸部247相配合界定該渠道248，而完成該步驟32。參閱圖3、圖11，接著進行該步驟33，在該介電層242的底部246與延伸部247界定的渠道248中填覆藉由該介電層242而與該主體51隔離的導電材243。參閱圖3、圖12和圖13，最後，進行該步驟34，該步驟34包括二次步驟341、342，先是進行該次步驟341，以離子布植的方式於該基板50的主體51 (如圖4)表面摻雜具第二導電性的載流子而形成一個成第二導電性的植入區55，且界定未受摻雜的區域為第二部212，該第二部212與該第一部211構成一層第一層體21 ;配合參閱圖2，後是進行該次步驟342,再以離子布植的方式於該植入區55遠離該第一層體21的表面摻雜具第一導電性的載流子而形成一層成第一導電性的第三層體23，同時界定未受具第一導電性的載流子摻雜的區域為第二層體22，則該第一層體21、該第二層體22，和該第三層體23中相鄰的兩層體成相異導電性，以完成該步驟34，而製得如圖2所示該具有厚底部介電層的溝槽式電晶體2。本發明具有厚底部介電層的溝槽式電晶體2的製作方法是利用光刻膠53保護將成為該介電層242的底部246的一部分的第一膜層52,接著於移除光刻膠53後再形成該第二膜層54，而構成具有厚度大於該延伸部247的底部246，以形成較低的柵極到漏極間電容。參閱圖5、圖14，要說明的是，由於第一膜層所沉積的厚度有極限，因此，本發明具有厚底部介電層的溝槽式電晶體2的製作方法也可重複該步驟32的次步驟321-325及步驟33，而使具有厚底部介電層的溝槽式電晶體2還包含至少一個底部246，及至少一個填充材25。該填充材25填於所述底部間所界定的空間中，增加柵極到漏極間電容的等效厚度，所以柵極到漏極間電容的電容值可更為降低。綜上所述，本發明藉由該介電層242的底部246的厚度大於該延伸部247的厚度，降低柵極到漏極間電容值，以提升本發明具有厚底部介電層的溝槽式電晶體2的操作速度。以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利用上述揭示的方法及技術內容作出些許的更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的 技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
權利要求
1.一種具有厚底部介電層的溝槽式電晶體，包含一層第一層體、一層第二層體、一層第三層體，以及一個溝槽結構，其中該第一層體成第一導電性，該第二層體成相反於該第一導電性的第二導電性，並形成於該第一層體上，該第三層體成第一導電性，並形成於該第二層體上，該溝槽結構包括一個自該第三層體表面形成的溝槽、一層介電層，及一個導電材；其特徵在於該溝槽具有一面頂緣與該第三層表面連接的周面，及一面與該周面底緣連接的底面，該介電層附著於該溝槽的底面和周面而形成一個渠道，並具有一個遠離該第三層體表面的底部，及一個自該底部往上延伸且厚度小於該底部的延伸部，該導電材形成於該介電層形成的渠道中而可與外界電連接。
2.如權利要求I所述的具有厚底部介電層的溝槽式電晶體，其特徵在於該溝槽自該第三層體表面延伸至該第一層體頂部，該介電層的底部附著於該溝槽的底面與周面鄰近該 底面的區域。
3.如權利要求2所述的具有厚底部介電層的溝槽式電晶體，其特徵在於該介電層的底部與延伸部的交界處對應地位於該第一層體。
4.如權利要求3所述的具有厚底部介電層的溝槽式電晶體，其特徵在於填在該渠道中的導電材的頂面對應地不低於該第二層體的頂面。
5.如權利要求4所述的具有厚底部介電層的溝槽式電晶體，其特徵在於該第一層體還包括一個第一部，及一個形成於該第一部上並與該第二層體連結且主要載流子濃度小於該第一部的主要載流子濃度的第二部，該溝槽結構的溝槽延伸至該第二部中。
6.一種具有厚底部介電層的溝槽式電晶體的製作方法，其特徵在於包含(a)自一個成第一導電性的基板表面形成一面具有頂緣與該基板表面連接的周面和一面與該周面底緣連接的底面共同界定的溝槽，(b)形成一層附著於該周面與底面且具有一個遠離該基板表面的底部和一個自該底部往上延伸且厚度小於該底部的延伸部的介電層，(c)於該介電層形成的一個渠道中填入一種導電材，以及(d)自該基板表面向下摻雜載流子而使該基板形成多層層體，且相鄰兩兩層體成相異導電性，而製得該具有厚底部介電層的溝槽式電晶體。
7.如權利要求6所述的具有厚底部介電層的溝槽式電晶體的製作方法，其特徵在於其中，該步驟(b)包括以下次步驟(bl)於該溝槽的底面和周面以介電材料形成一層第一膜層；(b2)在該第一膜層界定的空間中填入預定高度以作為刻蝕保護的光刻膠；(b3)刻蝕移除未被光刻膠遮覆的第一膜層而使該溝槽的周面鄰近該基板表面的區域裸露；(b4)移除光刻膠；及(b5)在該溝槽裸露的周面與該第一膜層的表面形成一層以介電材料構成且厚度小於該第一膜層的厚度的第二膜層，該第一膜層與該第二膜層相配合形成該介電層並界定該底部與該延伸部。
8.如權利要求7所述的具有厚底部介電層的溝槽式電晶體的製作方法，其特徵在於該步驟(d)包括以下次步驟(dl)在該基板表面摻雜載流子而形成一個成相反於第一導電性的第二導電性的植入區，並界定未摻雜載流子的區域為一層第一層體；及(d2)在該植入區表面摻雜載流子而形成一層成第一導電性的第三層體，並界定該植入區未摻雜載流子的區域為一層第二層體。
9.如權利要求8所述的具有厚底部介電層的溝槽式電晶體的製作方法，其特徵在於該步驟(b2)填入該預定高度至對應地位於該第一層體的光刻膠，而使所形成該介電層的延伸部與該底部的交界處對應地位於該第一層體。
10.如權利要求9所述的具有厚底部介電層的溝槽式電晶體的製作方法，其特徵在於該步驟(b2)是先在該第一膜層界定的空間中填入大於預定高度的光刻膠，再利用顯影工藝與刻蝕工藝使光刻膠達預定高度。
11.如權利要求10所述的具有厚底部介電層的溝槽式電晶體的製作方法，其特徵在於該步驟(a)是以多晶的方式依序形成一個第一部，及一個主要載流子濃度小於該第一部的主要載流子濃度的主體而構成該基板,且該溝槽形成於該主體中。
全文摘要
本發明是有關於一種具有厚底部介電層的溝槽式電晶體，包含依序層疊且導電性兩兩相異的第一、二、三層體及溝槽結構，溝槽結構包括延伸至第一層體的溝槽、介電層及導電材，溝槽具有與第三層體連接的周面及與周面底緣連接的底面，介電層附著於周面與底面且包括遠離第三層體的底部及自底部往上延伸且厚度較底部小的延伸部，導電材與介電層界定的渠道，本發明利用厚的底部產生較小的柵極到漏極間電容(gate to drain capacitance，Cgd)以提高元件操件速度。本發明還提供借例如光刻膠保護將成為厚底部介電層的區域的具有厚底部介電層的溝槽式電晶體的製作方法。
文檔編號H01L29/78GK102646707SQ201110220528
公開日2012年8月22日 申請日期2011年8月1日 優先權日2011年2月17日
發明者吳孟韋, 徐守一, 林永發, 石逸群, 陳面國 申請人:茂達電子股份有限公司