像素陣列的製作方法

2023-08-05 20:04:56 3

專利名稱：像素陣列的製作方法
像素陣列
技術領域：
本發明涉及一種顯示陣列，特別是涉及一種像素陣列。
背景技術：
—般而言，平面顯示器中主要是由一顯示面板以及多個驅動晶片(Driver IC)所構成，其中顯示面板上具有像素陣列，而像素陣列中的像素是通過對應的掃描線以及對應的數據線所驅動。為了使得平面顯示器的產品更為普及，業者皆如火如荼地進行降低成本作業，近年來一種數據驅動晶片減半(half source driver)的架構設計被提出，其主要是利用像素陣列上的布局來降低數據驅動晶片的使用量。 圖1A是現有的一種像素陣列的示意圖。請參考圖l，在現有的一種像素陣列100a的設計中，兩條掃描線120a位於相鄰兩列像素130a、130b之間，其中二像素130a、130b中的主動元件140、 150的柵極142、 152分別位於掃描線120a的兩側。在具有上述架構的主動元件140、 150的製作流程中，主動元件140、 150的柵極142、 152與主動元件140、 150的源極144U54、漏極146U56是以不同的掩模工藝進行製作的。然而，當機臺的精密度不足或是工藝上的對位誤差時，主動元件140、 150的柵極142、 152與源極144U54、漏極146、156之間會產生相對位移而使主動元件140、 150的特性偏離原有的設計值。此時，由於柵極142、 152分設於對應掃描線120a的兩側，當主動元件140、 150的柵極142、 152與漏極146、156產生相對位移時，像素130a、130b中的主動元件140、 150的柵極142、 152與漏極146、156的重疊面積變化皆不相同，若朝向像素130b的方向偏移時，則位於掃描線120a —側的像素130a的柵極-漏極寄生電容Cgd(parasitic capacitance, Cgd)變大，而位於掃描線120a另一側的像素130b的柵極-漏極寄生電容Cgd則變小，導致像素130a、130b中的柵極_漏極寄生電容Cgd不同。如此一來，由於上述工藝上的誤差所造成柵極_漏極寄生電容Cgd的差異性大，因此，此像素陣列100a在顯示過程中易產生顯示亮度不均勻的問題。
為了減少像素間柵極_漏極寄生電容Cgd的差異，美國專利第USPatentNo. 6， 583， 777號中提出一種像素陣列結構。請參考圖1B，像素陣列100b具有多個不規則排列的像素R、G、B以及分別與像素R、G、B連接的掃描線110b與數據線120b。其中，掃描線110b沿著列方向直線延伸，而數據線120b沿著行方向直線延伸且掃描線110b垂直相交。然而，由於像素R、G、B呈現不規則排列，在顯示的過程中容易產生色彩表現上有明顯不足的現象。此外，由於每一像素R、G、B中皆橫跨三條掃描線110b，因此，此像素陣列的設計會降低開口率，而使得其應用於顯示器時出現亮度不足、顯示品質較差的現象。

發明內容
本發明提供一種像素陣列，其可以減少柵極-漏極寄生電容的差異，因而有助於提高顯示品質。 本發明提出一種像素陣列，其包括多條掃描線、多條數據線以及多個像素。掃描線沿著列方向曲折延伸。數據線沿著行方向延伸並與掃描線相交。像素與掃描線以及數據線連接，排列於第n列中的每一像素包括一第一子像素以及一第二子像素。第一子像素包 括一第一電晶體與一第一像素電極，其中第一電晶體的一第一柵極與第(n+1)條掃描線連 接，而第一電晶體的一第一漏極與第一像素電極連接。第二子像素包括一第二電晶體與一 第二像素電極，其中第二電晶體的一第二柵極與第n條掃描線連接，第二電晶體的一第二 漏極與第二像素電極連接，第一電晶體的一第一源極以及第二電晶體的一第二源極連接至 數據線中的同一條數據線。 在本發明的一實施例中，上述第一電晶體與第二電晶體的布局型態是以對應的掃 描線為基準向上凸出的型態。 在本發明的一實施例中，上述第一電晶體與第二電晶體的布局型態是以對應的掃 描線為基準向下凸出的型態。 在本發明的一實施例中，上述在排列於同一列的像素中，第一電晶體與第二晶體 管位於該列像素的同一側。 在本發明的一實施例中，上述每一第一像素電極或每一第二像素電極的三個側邊 被對應的上一條掃描線圍繞。 在本發明的一實施例中，上述每一掃描線在像素陣列上呈一方波形。
在本發明的一實施例中，上述每一掃描線包括多個第一導線以及多個第二導線。 第一導線沿著列方向延伸。第二導線沿著行方向延伸。第一導線與第二導線交替地連接。
在本發明的一實施例中，上述部分第二導線被第一像素電極或第二像素電極其中 之 一覆蓋。 在本發明的一實施例中，上述第二導線位於同一像素中的第一子像素與第二子像 素之間以及相鄰兩像素之間。 在本發明的一實施例中，上述每一第一導線的長度實質上大於等於其中一個像素
電極的寬度，而每一第二導線的長度實質上大於等於其中一個像素電極的長度。 在本發明的一實施例中，上述每一掃描線還包括多個第一分支以及多個第二分
支。第一分支連接部分第一導線且沿著行方向延伸。第二分支連接部分第一導線且沿著行
方向延伸。第一分支與第二分支實質上平行於第二導線。 在本發明的一實施例中，上述位於同一像素中的部分第一分支與部分第二分支被 第二像素電極覆蓋。 在本發明的一實施例中，上述的與同一條數據線連接的像素分布於條數據線之兩 在本發明的一實施例中，上述在排列於同一列的像素中，位於偶數行的部分像素
與其中一條掃描線連接，而位於奇數行的部分像素與另一條掃描線連接。 在本發明的一實施例中，上述在排列於第n列的每一像素中，第一電晶體與第二
電晶體分別具有一第一通道層以及一第二通道層，第一通道層位於第(n+1)條掃描線上
方，第二通道層位於第n條掃描線上方。第一漏極自第一通道層沿著一第一方向與第一像
素電極連接，第二漏極自第二通道層沿著一第二方向與第二像素電極連接，且第一方向與
第二方向相同。 在本發明的一實施例中，上述在排列於同一列的像素中，第一與第二子像素的中 心點的連線趨近於同一條直線。
5
在本發明的一實施例中，上述在每一像素中，第一電晶體的形狀與第二電晶體的 形狀為以數據線為基準呈鏡像的形式。 在本發明的一實施例中，上述第一子像素還包括一第一電容電極，電性連接第一 像素電極，且第一電容電極與數據線屬同一膜層並與上一條掃描線部分重疊，以構成一第 一儲存電容。第二子像素還包括一第二電容電極，電性連接第二像素電極，且第二電容電極 與數據線屬同一膜層並與上一條掃描線部分重疊，以構成一第二儲存電容。
基於上述，本發明的像素陣列將掃描線設計為曲折的布局方式，並將與同一數據 線連接的第一子像素與第二子像素皆配置於該條數據線的兩側。同時，將位於同一像素中 的第一電晶體的第一柵極與第(n+1)條掃描線連接，將第二電晶體的第二柵極與第n條掃 描線連接。因此，本發明的像素陣列的設計除了可以大幅減少數據線的布局數量，以減少制 造成本外，更有效提升開口率使畫面顯示亮度得到明顯的提升外，亦可提高顯示器的色彩 表現能力。另外，由於電晶體的漏極對應的像素電極的延伸方向皆相同，因此在製作電晶體 上膜層之間有對位偏差時，整體像素中的柵極-漏極寄生電容(Cgd)的差異小。如此一來， 當本發明的像素陣列應用於顯示器時，有助於提高顯示器的顯示均勻性，即可以避免產生 閃爍(flicker)而造成亮度不均勻的問題。 為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖示 作詳細說明如下。


圖1A是現有的一種像素陣列的示意圖。 圖1B是現有的另一種像素陣列的示意圖。 圖2A是本發明一實施例的一種像素陣列的示意圖。 圖2B繪示了圖2A的像素陣列的掃描線的示意圖。 圖2C是本發明另一實施例的一種像素陣列的示意圖。 圖2D是本發明又一實施例的一種像素陣列的示意圖。 圖3A是本發明一實施例的一種像素陣列的示意圖。 圖3B是沿圖3A的線A-A'以及線B-B'的剖面示意圖。 圖3C是本發明另一實施例的一種像素陣列的示意圖。
具體實施方式

下面結合

對本發明的具體實施方式
進行詳細說明。 圖2A為本發明一實施例的一種像素陣列的示意圖。圖2B繪示了圖2A的像素陣 列的掃描線的示意圖。請同時參考圖2A與圖2B，在本實施例中，像素陣列200a包括多條掃 描線210、多條數據線220以及多個像素230。為方便說明，令像素陣列200a上具有一列方 向Ll以及一行方向L2，且列方向Ll實質上正交於行方向L2。 如圖2B所示，本實施例的掃描線210大體上是沿著列方向L1曲折延伸，且為方便 說明，下文將以掃描線210是由多條第一掃描線210a與多條第二掃描線210b所構成為例 進行說明。換言之，掃描線210在宏觀上而言是彼此平行地往列方向Ll延伸，在微觀上而 言，掃描線210是大體上呈一方波形在基板上蜿蜒延伸。
更具體而言，在本實施例中，每一第一掃描線210a (或第二掃描線210b)包括多個 第一導線212、多個第二導線214、多個第一分支216以及多個第二分支218。第一導線212 實質上沿著列方向LI延伸，而第二導線214實質上沿著行方向L2延伸。特別是，第一導線 212與第二導線214交替地連接，使第一掃描線210a實質上呈方波形。當然，在其他實施例 中，第一掃描線210a亦可呈現鋸齒形狀或呈S形的形狀。第一分支216連接部分第一導線 212且實質上沿著行方向L2延伸。第二分支218連接部分第一導線212且沿著行方向L2 延伸。其中，第一分支216與第二分支218實質上平行於第二導線214，且第一掃描線210a 於鄰近第二掃描線210b的每一段第一導線212上連接一個第一分支216與一個第二分支 218，以使第一掃描線210a的第一分支216與第二掃描線210b的第二導線214實質上位於 數據線的兩側。因此，各子像素鄰近數據線可通過第一分支216與第二分支218進一步達 到避免側向漏光的效果。 請再參考圖2A與圖2B，本實施例中的數據線220實質上沿著行方向L2延伸並與 第一掃描線210a以及第二掃描線210b相交以定義出多個像素區域。在本實施例中，數據 線220與第一掃描線210a及第二掃描線210b相交(intersect)但並未電性連接。像素陣 列200a中的各像素230與對應的第一掃描線210a、第二掃描線210b以及數據線220連接， 且排列於第n列中的每一像素230包括一第一子像素310以及一第二子像素320。第一子 像素310包括一第一電晶體312與一第一像素電極314，其中第一電晶體312具有一第一通 道層312a、一第一柵極312b、一第一漏極312c以及一第一源極312d。第一通道層312a位 於第(n+l)條掃描線210(即第二掃描線210b)上方，而第一柵極312b與第(n+l)條掃描 線210(即第二掃描線210b)連接。第一漏極312c與第一像素電極314連接，且第一漏極 312c自第一通道層312a沿著一第一方向Dl與第一像素電極314連接，意即第一畫素電極 314對應第(n+l)條掃描線210(即第二掃描線210b)。第一像素電極314的三個側邊被對 應的上一條掃描線210(即第一掃描線210a)圍繞。 另一方面，第二子像素320包括一第二電晶體322與一第二像素電極324，其中第 二電晶體322具有一第二通道層322a、一第二柵極322b、一第二漏極322c以及一第二源 極322d。第二通道層322a位於第n條掃描線210 (即第一掃描線210a)上方，而第二柵極 322b與第n條掃描線210(即第一掃描線210a)連接。第二漏極322c與第二像素電極324 連接，且第二漏極322c自第二通道層322a沿著一第二方向D2與第二像素電極324連接， 意即第二畫素電極324對應第n條掃描線210 (即第一掃描線210a)。特別的是，第一方向 D1與第二方向D2相同。即，第一方向D1與第二方向D2實質上平行。第二像素電極324的 三個側邊被對應的對應的上一條掃描線(未繪示)圍繞。 具體來說，第一電晶體312與第二電晶體322的布局型態是以分別對應第二掃描 線210b與第一掃描線210a的基準向上凸出的型態，因此，在本實施例中，第n列的像素是 位於第n條掃描線210所圍繞的區域內，位於第n列的第一子像素310與第二子像素320 中，第一柵極312b與第(n+l)條掃描線210(即第二掃描線210b)連接，而第二柵極322b 與第n條掃描線210 (即第一掃描線210a)連接，換而言之，與第一柵極312b相連接的掃描 線210為與第二柵極322b相連接的掃描線210的下一條，且由於n為任意的正整數，本領 域的技術人員亦可稱第一柵極312b與第n條掃描線210連接，而第二柵極322b與第(n-l) 條掃描線210連接，本發明並不以此限定。當然，在其他實施例中，請參考圖2C，像素陣列200b，第一電晶體312'與第二電晶體322'的布局型態亦可是以分別對應第二掃描線210b 與第一掃描線210a的基準向下凸出的型態。也就是說，第n列的像素是位於第n條掃描線 210所圍繞的區域內，在第n列像素中，第一柵極312b'會與第n條掃描線210連接，而第 二柵極322b'會與第(n-1)條掃描線210連接，換而言之，與第一柵極312b'相連接的掃描 線210同樣為與第二柵極322b'相連接的掃描線210的下一條，且由於n為任意的正整數， 本領域的技術人員亦可稱第一柵極312b與第n條掃描線210連接，而第二柵極322b與第 (n+1)條掃描線210連接，本發明並不以此限定。此外，在此領域的技術人員皆知本發明所 提到的方向用語，例如「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。 因此，使用的方向用語是用來說明，而非用來限制本發明。換而言之，若將圖2A的圖示旋轉 180度，亦可得到第一電晶體312與第二電晶體322的布局型態是以分別對應第二掃描線 210b與第一掃描線210a的基準向下凸出的型態，請參考圖2D。再者，在本實例中，第一晶 體管312的第一源極312d以及第二電晶體322的第二源極322d連接至數據線220中的同 一條數據線220a。 具體而言，如圖2A所示，第二導線214是位於同一像素230中的第一子像素310 與第二子像素320之間以及相鄰兩像素230之間。其中，每一第一導線212的長度實質上 大於等於第一像素電極314(或第二像素電極324)的寬度，而每一第二導線214的長度實 質上大於等於第一像素電極314(或第二像素電極324)的長度。此外，本實施例的數據線 220a實質上與第一掃描線210a以及第二掃描線210b相交，其中與同一條數據線220a連接 的第一子像素310與第二子像素320分布於該數據線220a之兩側，且第一子像素310與第 二子像素320實質上可算是位於同一列中。在本實例排列於同一列的像素230中，位於偶 數行的部分像素230與其中一條掃描線210連接，而位於奇數行的部分像素230與另一條 掃描線210連接。也就是說，位於偶數行的第二子像素320與第一掃描線210a電性連接， 而位於奇數行的第一子像素310與第二掃描線210b電性連接。 此外，第一電晶體312的第一柵極312b實質上與第二條掃描線210b連接，而第二 電晶體322的第二柵極322b實質上與第一條掃描線210a連接。在排列於同一列的像素 230中，第一電晶體312與第二電晶體322位於列像素230的同一側，且在每一像素230中， 第一電晶體312是第二電晶體322水平翻轉180度的形式。S卩，第一電晶體312的形狀與 第二電晶體322的形狀以數據線220a為基準線呈鏡像且稍微錯位的形式。換言之，上述所 述的第一電晶體312與第二電晶體322的布局實質上相同，即第一通道層312a與第二通道 層322a的形狀、第一漏極312c與第二漏極322c往對應第一像素電極314與第二像素電極 324的延伸方向以及第一源極312d與第二源極322d的形狀等皆相同。另外，第一像素電極 314與第二像素電極324覆蓋部分第二導線214，其中第二像素電極324亦覆蓋位於同一像 素230中的部分第一分支216與部分第二分支218。 另外，在本實施例中，在排列於同一列的像素230中，第一子像素310與第二子像 素320的中心點的連線趨近於同一條直線。具體來說，在第一子像素310與第二子像素320 所構成的像素230中，位於奇數行的第一子像素310與位於偶數行的第二子像素320並非 完全對齊。第一子像素310的中心點的連線為Tl，而第二子像素320的中心點的連線為 T2，其中連線Tl與連線T2的偏移程度S為第一子像素310或第二子像素320長度的3%至 50% 。由於偏移程度S不大，因此第一子像素310與第二子像素320可算是位於同一列中。
值得注意的是，在本實施例中，由於第一漏極312c往對應第一像素電極314的延 伸方向與第二漏極322c往對應第二像素電極324的延伸方向相同。因此，即使於製作晶體 管時不同膜層之間發生對位偏差或是因機臺精度的公差而產生些許偏移時，柵極_漏極寄 生電容(Cgd)的變化可較為一致，此處所謂變化較為一致是指像素陣列200a上的每一像素 230的柵極-漏極寄生電容(Cgd)會同時變大或同時變小。如此一來，相鄰兩像素230之間 的亮度差異較小，且當像素陣列200a應用於顯示器(未繪示)時有助於提高顯示器的顯示 均勻性，即可以避免產生閃爍(flicker)而造成亮度不均勻的問題。 此外，由於本實施例的像素陣列200a將掃描線210設計為曲折的布局方式，並將 與同一數據線220a連接的第一子像素310與第二子像素320皆配置於該條數據線220a的 兩側。同時，將位於同一像素230中的第一電晶體312的第一柵極312b與第二掃描線210b 連接，將第二電晶體322的第二柵極322b與第一掃描線210a連接。此設計除了可以大幅 減少數據線220的布局數量外，亦可有效提升開口率，以使畫面顯示亮度得到明顯的提升。 另外，本實施例的像素230基本上可算是位於同一列上，且由第一子像素310與第二子像素 320所組成的每一像素230基本上呈現矩形，因此相較於現有的像素陣列100而言，本實施 例可有效提升畫面的色彩表現能力。 圖3A為本發明一實施例的一種像素陣列的示意圖。圖3B為沿圖3A的線A_A'以 及線B-B'的剖面示意圖。請同時參考圖3A與圖3B，本實施例的像素陣列200c與上述像 素陣列200a相似。本實施例的像素陣列200c中，縮減相鄰像素之間的間隙D，如此一來， 在相同的布局空間中，由於相鄰像素間的間隙D變小，因此像素的面積即可增大，進而增加 像素的開口率。此外，在本實施例高開口率的像素陣列200c中，具有高覆蓋特性的介電 層240還覆蓋於第一電晶體312"與第二電晶體322"上，且介電層240亦可視為一平坦層 (overcoating)，因此第一像素電極314"與第二像素電極324"的布局可進一步延伸至對應 掃描線210的上方，以進一步提高像素的開口率。值得注意的是，在本實施例中，第一像素 電極314"與第二像素電極324"僅繪示覆蓋部分第n條掃描線以及第(n+l)條掃描線。然 而，在其他實施例中，請參考圖3C，第一像素電極314'"與第二像素電極324'"亦可覆蓋整 個第一子像素310'"與第二子像素320'"的周圍。 為了進一步增進第一子像素310"與第二子像素320"的儲存電容，第一子像素 310"還包括一第一電容電極316，而第二子像素320"還包括一第二電容電極326。詳細來 說，第一電容電極316電性連接第一像素電極314"，且第一電容電極316與上一條掃描線 210 (即第n條掃描線210)部分重疊，以構成一第一儲存電容Cl，即第一儲存電容Cl的下電 極為部分上一條掃描線210，其上電極為第一電容電極316，且上電極與數據線220屬同一 膜層。第二電容電極326電性連接第二像素電極324"，且第二電容電極326與上一條掃描 線210(即第(n-l)掃描線210)部分重疊，以構成一第二儲存電容C2，即第二儲存電容C2 的下電極為部分上一條掃描線210，其上電極為第二電容電極326，且上電極與數據線220 屬同一膜層。詳言之，請繼續參照圖3A與圖3B，在第n列中的第一子像素310"中，第一像 素電極314"透過介電層240的第一接觸窗242而與第一電晶體312"電性連接，並透過介 電層240的第二接觸窗244而與第一電容電極316電性連接。在實際的運作機制上，施加 一開啟電壓電平於第(n+l)條掃描線210(即第二掃描線210b)以開啟第一電晶體312"， 接著自數據線220a輸入一數據電壓，此數據電壓經由開啟的第一電晶體312"以及介電層240的第一接觸窗242傳遞至第一像素電極314"上。並且，具有該數據電壓的第一像素電 極314"透過介電層240的第二接觸窗244而將此數據電壓傳遞至第一電容電極316，使得 第一像素電極314"與第一電容電極316等電位，因此第(n+l)條掃描線210(即第二掃描 線210b)、第一電容電極316以及位於第(n+l)條掃描線210(即第二掃描線210b)與第一 電容電極316之間的閘絕緣層318共同構成第一子像素310"的第一儲存電容Cl，而第一儲 存電容Cl用以在第一電晶體312"關閉的其間穩定第一像素電極314"的數據電壓，提升顯 示品質。如此一來，第一子像素310"可兼具高開口率以及高儲存電容值。同理，第二子像 素320"的運作機制與第一子像素310"類似，不再贅述。 綜上所述，本發明的像素陣列將掃描線設計為曲折的布局方式，並將與同一數據 線連接的第一子像素與第二子像素皆配置於該條數據線的兩側。同時，將位於同一像素中 的第一電晶體的第一柵極與第(n+l)條掃描線連接，將第二電晶體的第二柵極與第n條掃 描線連接。因此，本發明的像素陣列的設計除了可以大幅減少數據線的布局數量，以有效提 升開口率使畫面顯示亮度得到明顯的提升外，亦可提高顯示器的色彩表現能力。另外，由於
電晶體的漏極往對應的像素電極的延伸方向皆相同，因此當於製作電晶體上膜層之間有對 位偏差時，整體像素中的柵極-漏極寄生電容(Cgd)的差異小。如此一來，本發明的像素陣 列應用於顯示器時有助於提高顯示器的顯示均勻性，即可以避免產生閃爍(flicker)而造 成亮度不均勻的問題。 在上述實施例中，僅對本發明進行了示範性描述，但是本領域技術人員在閱讀本 專利申請後可以在不脫離本發明的精神和範圍的情況下對本發明進行各種修改。
10
權利要求
一種像素陣列，其特徵在於，該像素陣列包括多條掃描線，沿著列方向曲折延伸；多條數據線，沿著行方向延伸並與該多條掃描線相交；多個像素，與該多條掃描線以及該多條數據線連接，排列於第n列中的各該像素包括一第一子像素，包括一第一電晶體與一第一像素電極，其中該第一電晶體的一第一柵極與第(n+1)條掃描線連接，而該第一電晶體的一第一漏極與該第一像素電極連接；以及一第二子像素，包括一第二電晶體與一第二像素電極，其中該第二電晶體的一第二柵極與第n條掃描線連接，該第二電晶體的一第二漏極與該第二像素電極連接，該第一電晶體的一第一源極以及該第二電晶體的一第二源極連接至該多條數據線中的同一條數據線。
2. 根據權利要求1所述的像素陣列，其中該第一電晶體與該第二電晶體的布局型態是以對應的掃描線為基準向上凸出的型態。
3. 根據權利要求1所述的像素陣列，其中該第一電晶體與該第二電晶體的布局型態是以對應的掃描線為基準向下凸出的型態。
4 根據權利要求1所述的像素陣列，其中在排列於同一列的像素中，該多個第一電晶體與該多個第二電晶體位於該列像素的同一側。
5. 根據權利要求1所述的像素陣列，其中每一第一像素電極或每一第二像素電極的三個側邊被對應的上一條掃描線圍繞。
6. 根據權利要求5所述的像素陣列，其中每一掃描線在像素陣列上呈一方波形。
7. 根據權利要求1所述的像素陣列，其中各該掃描線包括多個第一導線，沿著該列方向延伸；以及多個第二導線，沿著該行方向延伸，其中，該多個第一導線與該多個第二導線交替地連接。
8. 根據權利要求7所述的像素陣列，其中部分該多個第二導線被該第一像素電極或該第二像素電極其中之一覆蓋。
9. 根據權利要求7所述的像素陣列，其中該多個第二導線位於同一像素中的該第一子像素與該第二子像素之間以及相鄰兩像素之間。
10. 根據權利要求7所述的像素陣列，其中各該第一導線的長度實質上大於等於其中一個像素電極的寬度，而各該第二導線的長度實質上大於等於其中一個像素電極的長度。
11. 根據權利要求7所述的像素陣列，其中各該掃描線還包括多個第一分支，連接部分該多個第一導線且沿著該行方向延伸；以及多個第二分支，連接部分該多個第一導線且沿著該行方向延伸，其中，該多個第一分支與該多個第二分支實質上平行於該多個第二導線。
12. 如申請專利範圍第ll項所述的像素陣列，其中位於同一像素中的部分該第一分支與部分該第二分支被該第二像素電極覆蓋。
13. 根據權利要求1所述的像素陣列，其中與同一條數據線連接的像素分布於該條數據線的兩側。
14. 根據權利要求1所述的像素陣列，其中在排列於同一列的像素中，位於偶數行的部分像素與其中一條掃描線連接，而位於奇數行的部分像素與另一條掃描線連接。
15. 根據權利要求1所述的像素陣列，其中在排列於第n列的各該像素中，該第一電晶體與該第二電晶體分別具有一第一通道層以及一第二通道層，該第一通道層位於第(n+1) 條掃描線上方，該第二通道層位於第n條掃描線上方，該第一漏極自該第一通道層沿著一 第一方向與該第一像素電極連接，該第二漏極自該第二通道層沿著一第二方向與該第二像 素電極連接，且該第一方向與該第二方向相同。
16. 根據權利要求1所述的像素陣列，其中在排列於同一列的像素中，該多個第一與第 二子像素的中心點的連線趨近於同一條直線。
17. 根據權利要求1所述的像素陣列，其中在各該像素中，該第一電晶體的形狀與該第 二電晶體的形狀為以該數據線為基準呈鏡像的形式。
18. 根據權利要求1所述的像素陣列，其中該第一子像素還包括一第一電容電極，電性 連接該第一像素電極，且該第一電容電極與該數據線屬同一膜層並與上一條掃描線部分重 疊，以構成一第一儲存電容，而該第二子像素還包括一第二電容電極，電性連接該第二像素 電極，且該第二電容電極與該數據線屬同一膜層並與上一條掃描線部分重疊，以構成一第 二儲存電容。
全文摘要
本發明提供一種像素陣列，其包括多條沿著列方向曲折延伸的掃描線、多條沿著行方向延伸的數據線及多個與掃描線及數據線連接的像素。排列於第n列中的每一像素包括一第一子像素以及一第二子像素。第一子像素包括一第一電晶體與一第一像素電極。第一電晶體的第一柵極與第(n+1)條掃描線連接。第一電晶體的第一漏極與第一像素電極連接。第二子像素包括一第二電晶體與一第二像素電極。第二電晶體的第二柵極與第n條掃描線連接。第二電晶體的第二漏極與第二像素電極連接。第一電晶體的第一源極及第二電晶體的第二源極連接至數據線中的同一條數據線。
文檔編號G02F1/1362GK101710477SQ20091022449
公開日2010年5月19日 申請日期2009年11月18日 優先權日2009年11月18日
發明者柳智忠 申請人:深超光電(深圳)有限公司