一種陣列基板、顯示裝置製造方法
2023-07-24 19:11:51
一種陣列基板、顯示裝置製造方法
【專利摘要】本發明公開了一種顯示裝置，屬於顯示【技術領域】，解決了以解決VA液晶顯示器中的TFT的源極和漏極易短路的技術問題。該陣列基板，包括呈陣列式設置的若干個子像素單元，每個所述子像素單元包括主區域和從區域，所述主區域和所述從區域各設置有一個薄膜電晶體，其中，兩個薄膜電晶體的源極相連且相連的源極呈直線型，漏極相互絕緣分開。本發明可用於液晶電視、液晶顯示器、手機、平板電腦等顯示裝置。
【專利說明】—種陣列基板、顯示裝置
【技術領域】
[0001]本發明涉及顯示【技術領域】，具體地說，涉及一種陣列基板、顯示裝置。
【背景技術】
[0002]相較於傳統的陰極射線管1^6，簡稱⑶1)顯示器，液晶顯示器因具有輕巧超薄、低功耗、畫面逼真無閃爍等諸多優點，已逐漸成為顯示市場的主流發展方向。液晶顯示器主要是利用液晶分子的光電效應，通過對液晶層施加電壓以控制液晶層內液晶分子的偏轉，從而控制背光源發出的光經過液晶層的多寡實現有選擇性的明暗效果，達到顯示圖像的目的。
[0003]然而，液晶顯示器卻存在色偏問題。由於液晶顯示器是利用液晶實現顯示，在不同的視角下，液晶分子的有效折射率也不相同，由此會引起透射光強的變化，具體表現為大視角下透光能力降低，大視角方向和正視角方向所表現的顏色不一致，即在正視角下觀察到正常的圖像但在大視角下卻顯示不正常，存在色偏。
[0004]綜上，目前廣大廠商推出了垂直配向411即1116111:，簡稱#)液晶顯示器，主區域和從區域對應的液晶分子的偏轉角度不同，可解決色偏問題。具體的，如圖1所示，#液晶顯示器的每一子像素單元1分為主區域11和從區域12，主區域11和從區域12各設置有一個薄膜電晶體2簡稱I？」，兩個薄膜電晶體2的源極21相連，數據信號經由相連的源極31，同時進入主區域11和從區域12。為了使得主區域11和從區域12對應的液晶分子的偏轉角度不同，每一子像素單元1內還設置有分壓電容3，該分壓電容3可降低從區域12的電位，從而降低從區域12驅動液晶分子的能力。
[0005]如圖1所示，現有技術中的主區域11和從區域12的薄膜電晶體2源極21均為弧線形，兩源極2的連接點位於弧線形的頂端。發明人發現，在陣列基板的製備過程中，圖1所示的源極21設置方式容易導致源極21和漏極22之間的區域曝光不充分，導致光刻膠殘留。殘留的光刻膠導致源極21和漏極22之間的區域刻蝕不充分，進而導致源極21和漏極22短路，提高了陣列基板的製備難度，同時影響液晶顯示器的顯示效果。
【發明內容】
[0006]本發明的目的在於提供一種陣列基板、顯示裝置，以解決#液晶顯示器中的丁？丁的源極和漏極易短路的技術問題。
[0007]本發明第一方面提供了一種陣列基板，該陣列基板包括呈陣列式設置的若干個子像素單元，每個所述子像素單元包括主區域和從區域，所述主區域和所述從區域各設置有一個薄膜電晶體，其中，
[0008]兩個薄膜電晶體的源極相連且相連的源極呈直線型，漏極相互絕緣分開。
[0009]進一步的，薄膜電晶體的漏極為弧線形，兩個薄膜電晶體的漏極呈鏡像對稱、分別設置在源極的兩端外。
[0010]進一步的，薄膜電晶體的漏極為直線型，兩個薄膜電晶體的漏極分別設置在源極的兩側，與源極平行。
[0011]進一步的，薄膜電晶體的漏極為直線型，兩個薄膜電晶體的漏極並排設置在源極的同一側。
[0012]進一步的，所述的陣列基板還包括縱橫交錯的柵線和數據線，兩相鄰的柵線和兩相鄰的數據線劃分出一個子像素單元。
[0013]進一步的，薄膜電晶體還包括柵極，柵極與柵線一體成型。
[0014]進一步的，所述的陣列基板還包括連接數據線和源極的金屬走線，金屬走線位於柵線和柵極的對應區域內。
[0015]進一步的，所述的陣列基板還包括連接數據線和源極的金屬走線，金屬走線位於柵線的對應區域內。
[0016]進一步的，所述從區域和所述主區域的面積比為6:4或5:5或4:6。
[0017]本發明帶來了以下有益效果:本發明實施例提供了一種陣列基板，該陣列基板中的子像素單元包括主區域和從區域，主區域和從區域各設置有一個薄膜電晶體。其中，兩個薄膜電晶體的源極相連且相連的源極呈直線型，漏極相互絕緣分開。本發明實施例提供的陣列基板上的兩個薄膜電晶體的結構較為分散，使得源極和漏極的各處面積近似相等，可有效防止構圖工藝過程中發生的光刻膠殘留的現象。進而防止光刻膠殘留帶來的源極和漏極短路的不良結果，降低了陣列基板的製備難度，同時保證了顯示裝置的顯示效果。
[0018]本發明第二方面提供了一種顯示裝置，該顯示裝置包括上述的陣列基板。
[0019]本發明的其它特徵和優點將在隨後的說明書中闡述，並且，部分地從說明書中變得顯而易見，或者通過實施本發明而了解。本發明的目的和其他優點可通過在說明書、權利要求書以及附圖中所特別指出的結構來實現和獲得。
【專利附圖】
【附圖說明】
[0020]為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要的附圖做簡單的介紹:
[0021]圖1是現有技術的子像素單元的結構示意圖；
[0022]圖2是適用於圖1的薄膜電晶體的半透掩膜板的形狀示意圖；
[0023]圖3是圖2的半透掩膜板的曝光後的顯影效果示意圖；
[0024]圖4是圖3的A-A截面圖；
[0025]圖5至圖7是以圖4為基礎的製備流程示意圖；
[0026]圖8至圖11是本發明實施例中提供的薄膜電晶體的結構示意圖。
[0027]附圖標記說明:
[0028]I 一子像素單元；11 一主區域；12—從區域；
[0029]2—薄膜電晶體；21—源極；22—漏極；
[0030]23—有源層；231—非晶矽層；232— N型摻雜非晶矽層；
[0031]24—柵極；25—柵極絕緣層；3—分壓電容；
[0032]4一半透掩膜板；41 一半透光區域；42—不透光區域；
[0033]5一襯底基板；6—金屬層；7—光刻膠；
[0034]71—完全去除區；72—部分保留區；73—完全保留區；
[0035]8—數據線；9一柵線；10—金屬走線。
【具體實施方式】
[0036]以下將結合附圖及實施例來詳細說明本發明的實施方式，藉此對本發明如何應用技術手段來解決技術問題，並達成技術效果的實現過程能充分理解並據以實施。需要說明的是，只要不構成衝突，本發明中的各個實施例以及各實施例中的各個特徵可以相互結合，所形成的技術方案均在本發明的保護範圍之內。
[0037]本實施例中提供了一種陣列基板，包括呈陣列式設置的若干個子像素單元1，每個子像素單元1包括主區域11和從區域12，主區域11和從區域12各設置有一個薄膜電晶體2。
[0038]其中，兩個薄膜電晶體2的源極21相連且相連的源極21呈直線型，漏極22相互絕緣分開。
[0039]具體的，目前的陣列基板通常是通過四道構圖工藝製備而成的，其中薄膜電晶體2的有源層23、源極21和漏極22的圖案是在同一道構圖工藝中形成的，利用的是半透掩膜板4。現有技術中的陣列基板的有源層23、源極21和漏極22的圖案可利用如圖2所示的半透掩膜板4製成，該半透掩膜板4包括全透光區域、半透光區域41和不透光區域42。比較圖2和圖1可知，不透光區域42對應的源極21和漏極22，半透光區域41對應的源極21和漏極22之間的、暴露在外的有源層23。
[0040]在陣列基板的襯底基板5上形成柵極24、柵極絕緣層25之後，在柵極絕緣層25之上依次形成非晶矽層231、~型摻雜非晶矽層232和金屬層6，之後在金屬層6之上通過塗覆形成光刻膠7。
[0041〕 如圖3所示，利用圖2所示的半透掩膜板4對上述的結構進行曝光工藝。曝光工藝中，半透掩膜板4放置在待曝光結構的上方，光線自半透掩膜板4之上向待曝光結構射下，將半透掩膜板4的形狀投影在待曝光結構上。
[0042]之後，對曝光後的待曝光結構結構進行顯影處理。如圖3所示，半透掩膜板4的全透光區域對應的光刻膠7受到大量光照，顯影處理後被完全去除，形成光刻膠7的完全去除區71 ；半透光區域41對應的光刻膠7受到部分光照，顯影處理後部分被去除，形成厚度較小的部分保留區72 ；不透光區域42對應的光刻膠7未受到光照，顯影處理後沒有任何變化，形成厚度較大的完全保留區73。接下來，依次經過第一次溼法蝕刻、第一次幹法蝕刻、第一次灰化工藝、第二次溼法蝕刻、第二次幹法蝕刻工藝、第二次灰化工藝處理後，形成圖1中所示的薄膜電晶體的結構。
[0043]其中，部分光線的光路受到半透掩膜板4的不透光區域42的影響，將以衍射的形式透過半透掩膜板4、照射在待曝光結構上，衍射的光線在待曝光結構上的照射區域主要對應著所形成的部分保留區72。因此，曝光工藝後，由於圖2中的不透光區域42中的8區域面積較大，導致透過位於8區域和漏極22之間的區域的光線相對較少，少於半透光區域41的其他區域。結合圖3和圖4所示，可知區域透過的光少於其他半透光區域41。將導致區域對應的、部分保留區72中的區域在顯影處理後，殘留的光刻膠的厚度相對於部分保留區的其餘部分而言較厚，大約多了 0.08微米。如圖5所示，為對圖4所示的結構進行了第一次溼法蝕刻和第一次幹法蝕刻之後的結構示意圖。如圖6所示，對圖5所示的結構進行了第一次灰化工藝之後，部分保留區72的Cl區域極有可能殘留部分光刻膠7。導致殘留的光刻膠覆蓋的源極21和漏極22之間的金屬層6未能夠去除，最終形成如圖7所示的結構，此時，薄膜電晶體2的源極21和漏極22短路。
[0044]薄膜電晶體2的源極21和漏極22短路，使得該薄膜電晶體2不受控於柵極24施加的驅動信號，時刻接收來自數據線8的數據信號，導致該薄膜電晶體2對應的子像素單元I的顯示異常，通常為亮點。更嚴重的是，由曝光工藝導致的薄膜電晶體2的源極21和漏極22短路的現象通常是成片存在，即液晶顯示面板上出現由成片的亮點組成的亮斑，而亮斑不便於修復。顯然，現有技術中的兩薄膜電晶體2的源極21的圖形易導致液晶顯示面板的顯示效果不理想，使得現有技術的陣列基板的生產成本較高。
[0045]為了解決薄膜電晶體2的源極21和漏極22易短路的技術問題，本發明實施例採用了明顯區別於圖1所示的薄膜電晶體2的源級21和漏極22的圖形，如下所示:
[0046]例如，如圖8所示，此時兩個薄膜電晶體2的源極21相連且相連的源極21呈直線型，薄膜電晶體2的漏極22為弧線形，兩個薄膜電晶體2的漏極22呈鏡像對稱、分別設置在源極I的兩端外。圖8中，兩個薄膜電晶體2的源極21相連，並且薄膜電晶體2上的源極21和漏極22的圖形各處大小相差不多，並不像圖1所示的存在面積明顯大於別處的部分。則在利用半透掩膜板4對該薄膜電晶體2的源極21、漏極22和有源層23等結構進行構圖工藝時，半透光區域41各處透過的光線的強度幾乎相等，使得在顯影后所形成的部分保留區72的光刻膠7的厚度大致相等。則在進行第一次灰化工藝後，半透光區域41對應的光刻膠7可基本完全去除，不存在前文所說的光刻膠7殘留的現象。之後的第二次刻蝕工藝可順利進行，將源極21和漏極22完全分隔開來。
[0047]另外，由於陣列基板上還包括縱橫交錯的柵線9和數據線8，兩相鄰的柵線9和兩相鄰的數據線8劃分出一個子像素單元I。則為了保證薄膜電晶體2的有源層23可以受到柵極24上加載的柵極驅動信號的驅動，導通源極21和漏極22。如圖8所示，兩個薄膜電晶體2整體放置在柵極24之上，且柵極24與柵線9 一體成型。
[0048]同時，為了使得源極21和數據線8電連接，如圖8所示，陣列基板上還設置有金屬走線10。該金屬走線10包括相互垂直的兩部分、分別連接數據線8和源極21的兩部分。連接數據線8的部分垂直於數據線8、平行於柵線9，而連接源極21的部分平行於數據線8、垂直於柵線9。在不改變柵線9和柵極24的寬度的前提下，該金屬走線10部分位於柵線9和柵極21的對應區域之外，導致該子像素單元I的開口率稍微下降。
[0049]為了提高子像素單元I的開口率，可基於圖8所示的結構進行調整。如圖9所示，在y方向上，將金屬走線10以及兩個薄膜電晶體2整體變窄，直至金屬走線10以及兩個薄膜電晶體2均可位於柵極24和柵線9的對應區域內。顯然，圖9所示的金屬走線10不會影響子像素單元I的開口率。
[0050]其中，在圖9所示的結構中，薄膜電晶體2的溝道長度減小，由原先的4.5微米縮短為3微米。相應的，半透掩膜板4的解析度也需要減小，通常為3微米或更小。
[0051]雖然圖9結構有利於提高子像素單元I的開口率，但是溝道寬度的降低，可能導致溝道不良情況的出現，例如部分子像素單元I可能出現亮點。此時，可對這些亮點通過暗點化等方式修補，即利用焊接工藝將柵線9或柵極24與像素電極導通，提供像素電壓強迫液晶旋轉使得這些子像素單元I永遠呈現暗點化狀態。
[0052]另外，如圖10所示，本發明實施例還提供另一種明顯區別於圖8和圖9所示的薄膜電晶體2的結構。具體的，圖10中，薄膜電晶體2的漏極22為直線型，兩個薄膜電晶體2的漏極22分別設置在源極21的兩側，與源極21平行。此時，金屬走線10與源極21在同一直線上，位於柵線24的對應區域內。
[0053]圖10所示的設計中，有源層23的導電溝道的寬度可與現有技術或圖8所示的結構一致，為4.5微米，可防止溝道寬度降低導致的一些不良情況的出現。同時，金屬走線10和兩個薄膜電晶體2均位於柵線9的對應區域內，可保證子像素單元1的開口率，進而保證該顯示裝置的顯示效果。
[0054]另外，還可針對圖10所示的結構進行簡單的變形，得到圖11所示的結構。在圖11所示的結構中，薄膜電晶體2的漏極22為直線型，兩個薄膜電晶體2的漏極22並排設置在源極21的同一側。圖11所示的結構較圖10所示的結構而言更緊湊，有利於縮小柵極24的區域，提高子像素單元1的開口率。
[0055]需要說明的是，圖8至圖11中，處於同一平面的金屬走線10、源極21和漏極22的間距應至少為3微米，以保證該子像素單元1的正常工作。
[0056]在本發明實施例中，子像素單元的主區域和從區域的面積比可為6:4或5:5或4:6等常見的配比，也可根據實際情況進行選擇、設置，本發明實施例對此不進行限定。
[0057]綜上，本發明實施例提供了一種陣列基板，該陣列基板中的子像素單元包括主區域和從區域，主區域和從區域各設置有一個薄膜電晶體。其中，兩個薄膜電晶體的源極相連且相連的源極呈直線型，漏極相互絕緣分開。本發明實施例提供的陣列基板上的兩個薄膜電晶體的結構較為分散，使得源極和漏極的各處面積近似相等，可有效防止構圖工藝過程中發生的光刻膠殘留的現象。進而防止光刻膠殘留帶來的源極和漏極短路的不良結果，降低了陣列基板的製備難度，同時保證了顯示裝置的顯示效果。
[0058]本實施例第二方面提供了一種顯示裝置，該顯示裝置包括上述的陣列基板，該顯示裝置可為液晶電視、液晶顯示器、手機、平板電腦等顯示裝置。
[0059]雖然本發明所公開的實施方式如上，但所述的內容只是為了便於理解本發明而採用的實施方式，並非用以限定本發明。任何本發明所屬【技術領域】內的技術人員，在不脫離本發明所公開的精神和範圍的前提下，可以在實施的形式上及細節上作任何的修改與變化，但本發明的專利保護範圍，仍須以所附的權利要求書所界定的範圍為準。
【權利要求】
1.一種陣列基板，其特徵在於，包括呈陣列式設置的若干個子像素單元，每個所述子像素單元包括主區域和從區域，所述主區域和所述從區域各設置有一個薄膜電晶體，其中， 兩個薄膜電晶體的源極相連且相連的源極呈直線型，漏極相互絕緣分開。
2.根據權利要求1所述的陣列基板，其特徵在於，薄膜電晶體的漏極為弧線形，兩個薄膜電晶體的漏極呈鏡像對稱、分別設置在源極的兩端外。
3.根據權利要求1所述的陣列基板，其特徵在於，薄膜電晶體的漏極為直線型，兩個薄膜電晶體的漏極分別設置在源極的兩側，與源極平行。
4.根據權利要求1所述的陣列基板，其特徵在於，薄膜電晶體的漏極為直線型，兩個薄膜電晶體的漏極並排設置在源極的同一側。
5.根據權利要求1-4任一項所述的陣列基板，其特徵在於，還包括縱橫交錯的柵線和數據線，兩相鄰的柵線和兩相鄰的數據線劃分出一個子像素單元。
6.根據權利要求5所述的陣列基板，其特徵在於，薄膜電晶體還包括柵極，柵極與柵線一體成型。
7.根據權利要求6所述的陣列基板，其特徵在於，還包括連接數據線和源極的金屬走線，金屬走線位於柵線和柵極的對應區域內。
8.根據權利要求6所述的陣列基板，其特徵在於，還包括連接數據線和源極的金屬走線，金屬走線位於柵線的對應區域內。
9.根據權利要求1所述的陣列基板，其特徵在於，所述從區域和所述主區域的面積比為 6:4 或 5:5 或 4:6。
10.一種顯示裝置，其特徵在於，包括如權利要求1-9任一項所述的陣列基板。
【文檔編號】G02F1/1362GK104460149SQ201410725096
【公開日】2015年3月25日 申請日期:2014年12月3日 優先權日:2014年12月3日
【發明者】衣志光 申請人:深圳市華星光電技術有限公司