減少四方性的鐵電薄膜的製作方法

2023-07-20 01:45:46 2

專利名稱：減少四方性的鐵電薄膜的製作方法
技術領域：
本發明通常涉及鈣鈦礦材料。本發明特別涉及可用於鐵電存儲單元的鐵電材料。
背景技術：
由於鐵電隨機訪問存儲器(FRAMs)無需能量來維持外加電場極化狀態，所以有可能作為代替矽的非易失存儲器。

圖1示出了FRAM 10的示意性通用結構，並且包含了其間放置鐵電材料體16的兩塊電容器板12、14。鐵電材料16不僅具有基本上大於1的介電常數，而且在適當條件下，鐵電性是雙穩態的。一旦電容器板12、14使鐵電體16進入向上或向下的極化狀態，即使極化電壓被撤除其仍然保持該狀態。即，電荷(或電壓)仍然保持在單元10上而無需同時充電。過後，電荷可以被測量出來。因此FRAM 10構成了非易失存儲器。
一般情況下，FRAM包含夾持在電容器結構內兩個金屬電極之間的多晶鐵電材料。但是這種結構存在可靠性和壽命問題。
最近，Ramesh及其合作者已經研製出利用金屬氧化物電極的多晶取向鐵電單元。Dhote等人在1995年12月26日提交的美國專利申請No.08/578,499(已經於1997年7月3日作為PCT出版物97/23886公開)中揭示了鉑基下電極。
圖2的剖面圖示出了Dhote等人揭示的與矽動態RAM類似的鐵電隨機訪問存儲器(FRAM)20的實例結構。可以理解的是，這種FRAM結構被多次複製以形成較大的FRAM集成電路並且需要在同一晶片上形成其他支持電路。整個FRAM結構除了個別之處，其他都是已知的並且已經在前述美國專利和申請中由Ramesh揭示。Kinney在集成鐵電體vol.4,1994,pp.131-144上的「高密度鐵電存儲器內的信號放大」一文中對FRAM集成電路作了很好的概述。FRAM 20形成於(001)取向的單晶矽襯底22上從而可以方便地將其他矽電路集成上去。通過使導電類型與襯底22相反的摻雜劑擴散或植入源極區或漏極區24、26形成金屬氧化物半導體(MOS)三極體。中間柵極區上疊加包括下柵極氧化物和上金屬(例如鋁)柵極線的柵極結構28以控制柵極。
例如二氧化矽的第一內層介電層30澱積在襯底22和電晶體結構上。觸孔32經光刻蝕經過源極區24之上的第一內層介電層30，並且在孔內填充多晶矽以形成至電晶體源極24的多晶矽觸點芯棒(plug)。金屬源極線34經光刻蝕在第一內層介電層30上形成圖案並且與多晶矽芯棒32電氣接觸。
隨後，第二內層介電層36澱積在第一內層介電層30上。另一觸孔經刻蝕通過漏極區域26之上的第一和第二內層介電層30、36，並且多晶矽被填充入觸孔以形成與電晶體漏極26的接觸。到此為止的工藝是矽技術中非常標準的工藝。
隨後澱積和劃定剝離掩膜以在漏極觸孔38之上形成窗口，除了大部分區域仍簡為所需尺寸的電容器之外(雖然在商業製造中，一般採用掩膜幹法等離子體刻蝕)。在掩膜之上和窗口內澱積一系列層。多晶矽層40與多晶矽芯棒38具有良好的電氣接觸。TiN層42和鉑層44構成多晶矽與氧化的金屬氧化物觸點之間的導電隔離層。多晶矽具有半導體性質，但是如果表面氧化為二氧化矽，則形成穩定的絕緣層，阻礙了電氣接觸。在鉑層44上澱積的是導電金屬氧化物層46，雖然可以採用其他金屬氧化物，但是比較好的是鈣鈦礦，例如氧化鑭鍶鈷(LSCO)，特別是層狀鈣鈦礦。這種材料的近似成份為La1-xSrxCoO3，其中0.15≤x≤0.85，但是標稱成份為La0.5Sr0.5CoO3。LSCO被公認為可構成令人滿意的電氣接觸，並且促進鈣鈦礦鐵電材料高度取向生長。
隨後剝離光掩膜，留下圖2所示的下堆積層40、42、44和46。隨後劃定另一光掩膜，使覆蓋前述劃定的下堆積層邊緣的Z形場氧化物層48保形地澱積，其邊緣在下堆積層的上表面邊緣延伸，其根部從下堆積層底部向外延伸，但是為澱積後的上鐵電堆積層留出中央窗口。場氧化物層48使澱積後的鐵電體與下電極的邊緣部分絕緣。
過去，場氧化物層48由SiO2或TiO2構成，但是二者都不是理想的材料。當鈣鈦礦鐵電體電極澱積在這些材料上時，一般會形成鈣鈦礦與細晶石相的混合相，它們的刻蝕程度不一，導致刻蝕不可靠。更好的場氧化物層48是鈦酸鉍(化學計量比約為Bi4Ti3O12)，它是一種鈣鈦礦並且生長過程與其他的鈣鈦礦層相同。Ramesh在美國專利5,248,564中揭示，Bi4Ti3O12對促進晶向學取向的鈣鈦礦在非取向襯底上生長起到了強大的模板層作用，所以Bi4Ti3O12場氧化物層48確保了高質量的鐵電體在襯底上的生長。其他鈣鈦礦材料只要不是難以導電的和介電常數較小的(例如不具有鐵電性)，都可以取代鈦酸鉍。為了實現效果最好的模板，鈣鈦礦形式的Bi4Ti3O12應該具有層狀結構，即c軸晶格至少是a和b軸的兩倍。
在場氧化物48形成之後，澱積和劃定了另一掩膜，它包括圍繞下堆積層40、42、44和46的窗口，除了其周邊部分疊蓋在場氧化物層48的根部49。隨後，在有利於晶向生長的條件下澱積鐵電層50。比較好的是，鐵電層50包括鈦酸鉛鑭鋯(PNZT)。鈣鈦礦鐵電層可以在相對低的溫度下澱積在LSCO或其他相似的鈣鈦礦導電電極上，但是結晶度仍然較好。在鐵電層50上澱積的是上導電金屬氧化物層52，比較好是與鈣鈦礦(例如LSCO)的下導電金屬氧化物層44對稱地形成。上鉑層54澱積在上導電金屬氧化物層52上。該層54無嚴格的工藝需要考慮，並且選擇鉑成份僅僅作為一種相變方案。預計其成份將變成TiW或其他在矽技術中普遍使用的金屬鍍膜。在澱積上鉑層54之後，光掩膜被剝離，留下圖2所示的上堆積層結構。
第三內層介電層56被澱積和刻蝕以覆蓋鐵電堆積層。該層56更象是一層鈍化層非不是內層介電層。
隨後通過將通孔60刻蝕經過覆蓋鐵電堆積層的第三內層介電層56，用Ti/W填充通孔60和刻劃出與Ti/W芯棒60電氣接觸的Al制金屬電容器線62使上澱積54電氣接觸。
Dhote等人發現，在500～550℃的較高溫度下澱積下鉑層44可以使鐵電堆積層(鐵電體和兩層夾持的金屬氧化物層)在較高的熱預容(thermal budget)下澱積，熱預容被定義為溫度(測量單位為℃)對樣品在該溫度下時間的積分。由於三層(即PNZT層50、上LSCO電極52和上Pt層54)一般在一個溫度下於同一腔體內澱積，所以熱預容是澱積溫度與總澱積時間的乘積。
PNZT是眾所周知的鐵電材料。Dhote等人在特定實例中給出的PNZT成份是Pb0.04Nb0.18Zr0.78TiO3和PbNb0.04Zr0.28Ti0.68O3，即PNZT一方面是貧鉛的，或者另一方面是富鉛和富鋯的。
在任何類型鐵電存儲器內需要解決的問題是疲勞行為。通常會觀察到，經過大量的讀寫之後，鐵電單元的鐵電或極化性質會退化。多晶化單元受疲勞的影響很大而晶向取向單元具有大得多的抗疲勞性。然而疲勞仍然被認為是晶向取向單元也存在的問題。
為了能夠量化鐵電單元內疲勞和其他工作特性，需要理解鐵電單元的極化特性。圖3示出了鐵電磁滯迴路64。水平軸表示單元上的電壓。垂直軸表示材料的極化(不論是即時施加的還是無施加電壓時殘餘的(剩餘的))。極化正比於流入或流出單元的電荷對時間的積分。磁滯曲線是高度非線性的。對於這裡的討論，假定特性是對稱的(雖然在實際情況下通常不是這樣)。
所示磁滯曲線表明，隨著施加電壓漸進地接近飽和電壓Vsat，磁滯曲線接近最大極化Psat。但是極性調整(poling)通常僅僅沿電壓方向到達Vmax，產生的Pmax僅僅是Psat的90％。極性調製至Vmax的極化差用P*表示，即對於對稱的磁滯曲線，P*=2Pmax。當單元被施壓至Vmax時，相應地極化為Pmax，但是隨後電壓降低至V=0時，仍然維持殘餘極化Pr。如果單元被極化為負極性，則維持負的殘餘極化，對於對稱的磁滯曲線為-Pr。假定在施加電壓為Vmax時的正極性下完成讀取，則極化後測得的電荷對應未切換的極化P或切換的極化P*。讀取電路必須能區分它們之間的差值，即脈動極化ΔP=P*-P。對於對稱的磁滯曲線，脈動極化ΔP等於2Pr。
一般情況下，為了獲得出色的性能，磁滯曲線應該儘可能接近矩形。即，對於給定的Vmax，強制電壓Vc應該最大。這是因為考慮到殘餘極化Pr應該儘可能地大並且隨強制電壓增大而增大。但是我們認為還要考慮某些補償。
另一方面的考慮是，如果鐵電存儲器要商品化，則必須與例如在個人計算機、計算機工作站和其他計算機控制應用中使用的其他矽集成電路兼容。多年來，無論是用於邏輯還是存儲的數字矽集成電路都以5伏直流電壓Vcc供電。但是近年來，先進的集成電路在設計上以更低的電壓供電，例如3.0伏直流、2.3伏直流和1.8伏直流。電壓的降低既減少了超高容量集成電路在散熱方面的問題，又延長了可攜式計算機電池的工作時間。
圖4的電路圖示出了與鐵電單元10相連的關鍵讀取電路實例。該實施例出現在Kinney等人的描述中。其他等價的電路也是可行的。與每個鐵電單元10相連的是對應圖2中MOS電晶體23的讀取電晶體66。字線68控制存儲器單元10列上的讀取電晶體66，但是沿垂直於工作線68的方向。讀取電晶體66將鐵電單元10選擇連接至同樣與存儲器單元10行連接的位線70。即，字線68和位線70在存儲器單元10的矩形陣列上呈垂直方向排列。由於鐵電材料的磁滯效應，需要在讀取過程中經平行於字線68的陽極線72有選擇地在鐵電單元10其他電極上施加偏壓。
在讀取過程中，鐵電單元10暫時與位線70連接，而且存儲在單元10上的電荷不管處於正或負極性狀態，都由連接位線70的較大的寄生電容共享，從而在位線70上產生兩種可能的電壓。檢測放大器76隨後將該電壓與存儲在基準電容器78上的電荷反映的基準電壓進行比較並且輸入線79上的檢測放大器76。檢測放大器76輸出數位訊號OUT，它表示鐵電存儲器單元10的電荷狀態。
一般情況下，基準電容器78是與當前讀取循環中未用的補充位線BL79相連的寄生電容。檢測放大器76最常見的實現方式是交叉耦合雙穩態鎖存電路，根據兩條輸入線70、79上的電壓高低鎖存兩種狀態中的其中一個。因此需要將基準電容器78或相連位線79上的電壓設定為介於由鐵電單元10的互補狀態在激活位線70上感應的互補電壓之間。上述所有操作由邏輯電路80控制，包括預充電和放電，該電路具有接地和直流供電電壓Vcc兩種供電輸入。因此如果禁止使用複雜的電壓倍增電路，則存儲器電路內的所有操作都局限在最大電壓波動Vcc上。
但是許多鐵電存儲器是根據5伏直流供電電壓Vcc進行設計的。作為通常但非絕對的規則，對於鐵電電容器存儲器單元，施加的極性電壓Vmax限定在大約小於供電電壓Vcc的1/2。一般通過以連接位線的較大電容除以存儲在鐵電電容器上的電荷完成鐵電單元的讀取。由於這種電壓降和讀取與寫入電路中各種電容器上的其他電壓損失，Vmax或Vsat一般是強制電壓Vc的5倍。在任何情況下，低強制電壓Vc對應低飽和電壓Vsat。假定供電電壓Vcc為1.8伏直流，則強制電壓Vc需要達到0.5～0.6伏直流，切換量為0.9伏直流。一般情況下，如果強制電壓Vc較低，則飽和電壓Vsat也較低。
理論上，由於鐵電效應依賴於施加的電場(即施加的電勢除以鐵電層厚度)，因此簡單地減少鐵電單元內鐵電層厚度就可以減少電壓工作範圍。因此Vc和Vmax將隨鐵電層厚度減少。但是目前的鐵電材料並非完美的電絕緣體，並且不夠大的導電性將妨礙鐵電單元在實際系統內工作。問題是線性的，即不是例如電子量子跳躍引起的歐姆性的。因此，局部有效電場的較小增加可能導致電流大幅度增加。這些效應帶來了普遍接受的限制，即鐵電層的最小厚度為0.23微米或者至少小於0.15微米。在較小的厚度下，鐵電體上的洩漏電流將過剩。作為最小厚度的結果，鐵電層上施加的電壓必須大於產生合適電容電荷存儲的最小值。
對於諸如PZT(PbZrTiO3)、PLZT(PbLaZrTiO3)和其他眾所周知的材料之類的簡單鐵電材料，鐵電單元的物理特性被認為遵循圖5所示的機制。就PLZT而言，PbZrO3、PbTiO3、LaZrO3和LaNbO3合金化合物中前3種材料具有最佳特性。對於PNZT(PbNbZrTiO3)也應該具有類似的特性。這些材料的晶胞單元通常是四角形的，即具有3個垂直單位矢量的矩形單元，一個為c而另外兩個等值為a。對於大多數的鐵電材料，c大於a。c/a之比定義為鐵電材料的四方性因子。晶胞單元包括位於角上的八個鉛(Pb)、鑭(La)或鈮(Nb)的稀土原子82、六個位於六個矩形面中部的氧(O)原子84和一個通常位於四角形單元中央的鈦(Ti)、鋯(Zr)等陽離子原子。但是在居裡溫度下，低能量陽離子位於偏移位置86a、86b其中一個單元中央之上或之下。陽離子相對單元中央的位移導致雙穩態鐵電性。陽離子位於兩個偏移位置86a、86b中的哪一個決定了單元的極化狀態。
需要利用鐵電存儲器單元已知的特性、優點和缺點設計特別有利於低壓工作的單元。

發明內容
本發明可以概括為一種鐵電電容器單元，其包括在金屬氧化物電極層上形成的晶向取向的鐵電層。鐵電材料選擇的是四方性因子較小的成份，即對於四角形鈣鈦礦，c/a之比較小。特別是，四方性因子可以表示複雜鐵電合金的成份，其鐵電特性不如優化過的。然而，由於四方性因子越小，應力越小，所以鐵電單元具有較好的疲勞特性，並且在大容量集成存儲器所用的電壓下也許不能極化出較佳的特性。在鉛鑭鋯鈦(PLZT)和鉛鈮鋯鈦(PNZT)中已經證實了效果。
附圖簡述圖1為鐵電存儲單元的示意圖。
圖2為應用本發明的鐵電存儲器單元的剖面圖。
圖3為鐵電單元的重要鐵電參數曲線圖。
圖4為電路圖，示出了與鐵電存儲器單元相連的讀取/寫入電路。
圖5為諸如PZT、PLZT和其他鈣鈦礦之類鐵電材料晶體結構的正交示意圖。
圖6為兩種鉛鑭鋯成份下的磁滯曲線圖。
圖7為本發明PLZT成份不同極性電壓下的磁滯曲線圖。
圖8為三種鉛鈮鋯成份的磁滯曲線圖。
圖9為三種鈮含量下PNZT單元切換極化作為極性電壓函數的曲線圖。
圖10為三種PNZT單元的強制電壓作為極性電壓函數的曲線圖。
圖11為三種PNZT單元的雙極切換極化作為疲勞次數函數的曲線圖。
實施發明的較佳方式我的結論部分基於背景部分中的一些考慮，即與現有技術認為強制電壓應該儘可能高的觀點相反，對於先進的鐵電集成電路，強制電壓Vc和最大工作電壓Vmax不應大於可以接受的高數值。
本發明試圖利用下列對立考慮的優點，即有利於鐵電性質但不利於疲勞特性的較大的四方性與不利於鐵電性質但有利於疲勞特性和低工作電壓的過高工作電壓和較小的四方性。
圖5所示的鐵電材料的c/a因子主要隱含了鐵電行為和疲勞特性。較小的c/a之比意味著晶胞單元更加接近立方對稱而較大的比值導致較大的單元四方性。一般而言，如最大極化Pmax和殘餘極化Pr所示，c/a之比越大，材料極化也越大。顯而易見的是，較大的c/a之比產生更接近矩形的磁滯迴路70，因此造成較大的強制電壓Vc。但是如前所述，並不總是需要較大的強制電壓Vc。
顯而易見的是，較大的c/a之比對疲勞特性也有貢獻並且可以進一步減小磁滯的方正度。這些鈣鈦礦材料幾乎總是在居裡溫度上生長，因此生長的材料具有單晶格長度為a＇的立方晶格結構。在先進鐵電集成電路所需的晶向取向材料中，立方材料在一定程度上以外延方式相對下面的模板層(例如LSCO)取向生長。隨著材料冷卻至居裡溫度以下，材料轉換為圖5的四方結構。忽略遠離相變溫度下的熱膨脹效應，隨著材料在相變中的冷卻，晶格常數沿兩個方向從a減小為a，而在另一方向上從a＇增大至c。然而，新的四方材料仍然錨釘在未經歷相變的襯底上。因此相變過程在鐵電材料內施加大量的應力，特別是在模板層的界面處，並且對於較大的c/a之比，應力也較大。這種較大的應力預計將促使對疲勞有貢獻的幾種機制並對晶向取向鐵電體結構產生影響。值得注意的是，在現有技術的多晶鐵電體中，沒有原子模板，並且四方結晶可以容納結晶面上大得多的晶格失配。因此特別是對於晶向取向的四方鈣鈦礦，較大的c/a之比意味著可能使疲勞急劇增加的大量誘發應力。較大的c/a之比還被認為將導致鐵電極化較慢地切換。
第二種效應是當從生長溫度冷卻至低於居裡溫度時材料的四方結構有三種可能的取向。圖5的結構基於一般的擇優取向，其c軸垂直於模板層的平面。這稱為c晶疇。但是在局部尺度下，兩根a軸中的其中一個可能垂直於模板層，而c軸位於平面內。這些取向為a晶疇。a和c取向的共存在兩個不同取向區域產生90°晶疇壁。均勻的c晶疇是擇優生長的，而a晶疇通常退火至鄰近c晶疇的取向並且形成較大的晶疇。但是，如果c/a值較大，則更低溫度下的任何退火將包括相對現存晶體結構的明顯變形，而雖有利於相變卻難以激活。即多種取向是可以處於亞穩態的。Song等人在「鐵電體(PB,La)(Zr,Ti)O3電容器的激活場」(應用物理通信，vol.71,no15,1997年10月，pp.2211-2213)中對這種效應作了解釋。
而且，鐵電單元的工作最終取決於極化晶疇的切換。眾所周知的是，與僅僅為180°晶疇壁的相比，包含多個晶疇(在晶疇之間為90°晶疇壁)的鐵電體需要更高的場切換。因此需要抑制以c軸取向為主的鐵電晶體中c晶疇引起的多種取向。
根據這些考慮，我們現在認為工作在較低電壓的鐵電集成電路應該包括四方性較小的鐵電材料，即減小的c/a之比(雖然是大於單位1的數值)。c/a之比可以表示為兩個方向上a軸晶格常數相等或接近相等的材料的四方性因子。雖然較低的c/a之比可能使極化效應退化，但是仍然是相當不錯的。同時，由於應力減小，疲勞特性得到改善。而且該材料被認為更容易退火至完全c軸取向的材料。而且四方性小的鐵電單元預計更容易切換。即，切換速度提高。
根據下述實驗，我認為1.01左右的c/a之比是最佳的，並且在四方性因子減小至1.005時獲得了有益的結果。
較佳的一類鐵電材料是PLZT，即Pb1-xLaxZryTi1-y。更簡約的表示例如是7/65/35，這裡x=75％,y=65％和1-y=35％。因此表示為x/y/1-y。一般而言，由於四方性減小，所以較大的x值減小了鐵電效應但是有利於晶體質量。x值高達65％左右的PLZT被用作電光器件，但是這些x下的材料是非四方性的。我認為，為了減小工作電壓，PLZT的La含量x應該在6～12％之間。
Ramesh在美國專利5,270,298中提出的一個實例包括一種鐵電單元結構，其PLZT成份為x=10％,y=20％，即10/20/80。值得注意的是，引用的申請採用不同的x和y的定義。按照引用申請的方法，製造了兩種電容器結構原型。一種成份為(0/20/80)而另一種為(10/20/80)，即x分別等於0％和10％。表1給出了這些材料薄膜的晶向參數。Yang等人在「Pb(Zr,Ti)O3電容器的低壓性能」(應用物理通信，vol.71,no25,1997年12月，pp.3578-3580)中報告了類似的結果。
x(％) c(nm) a(nm)c/a0 0.411 0.3951.0340 0.410 0.3961.03010 0.4025 0.3961.016表1對於兩種樣本測量了脈動磁滯曲線。結果示於圖6中。迴路90中的PZT樣品(x=0)示出的非常正方的特性，而迴路92內=10％的PLZT樣品示出了稍差的正方特性。對x=0.3的PLZT電容器所作的磁滯曲線的後續測量表明結果介於圖6曲線中間。
x=0,1的PLZT樣品在多個脈動極化電壓下測試。圖7示出了磁滯迴路迴路94對應5伏極化；迴路96對應2.3伏極化；而迴路98對應2伏極化。對於x=0.1的PLZT樣品，5伏下的飽和極化為35μC/cm2左右，而強制電壓Vc都大於0.6伏左右。
x=0.1的PLZT電容器在室溫和100℃下做了疲勞測試。疲勞和測試脈衝都為2伏。樣品顯示一直到1011次基本上都未出現疲勞。對於x=0.03的PLZT電容器做的測試表明較佳的初始極化能力，但是109次以上的疲勞使極化能力減小至低於x=0.1的PLZT。
如上所述，由於a軸晶疇的發生情況較少，所以鑭含量高的鐵電材料切換能力低於強極化的低含量鐵電材料。在工作的單元中，這有利於以較短的脈寬切換，對於計算機系統中遠遠小於1微秒切換(例如脈寬為100納秒)的鐵電存儲器是重要的。實驗結果不能直接用來在不同四方性的鐵電體類似製造的單元之間進行比較。但是脈寬測量顯示，由於PLZT的四方性因子小於PZT，所以PLZT電容器在較寬脈寬下的可切換極化短於PZT電容器。但是當脈寬向100納秒減小時，PZT的可切換極化當PLZT稍有減小時就太為減少了。因此預期鑭含量較高的PLZT將能更好地工作在極短脈寬下。
PLZT的這些結果表明，在四方性因子c/a為1.016而不是1.030下獲得了極佳的結果。我認為對於低壓下工作的鐵電單元，1.01的四方性因子將提供更好的結果，並且即使是1.005的四方性因子也是有益的。
另一種令人頗感興趣的鐵電材料是PNZT，即Pb1-xNbxZryTi1-yO3。我們注意到，這種材料與PLZT類似，雖然極化效應低很多，但是疲勞和時序效應是差不多的。
利用現行普通的脈衝熔解澱積(PLD)技術製造了一系列的測試用電容器結構原型。在(100)取向的矽襯底上首先覆蓋TiN隔離層。隨後採用PLD工藝在Ti-N覆蓋的襯底上覆蓋鉑接觸層。隨後在600℃的氧氣環境下，利用PLD工藝生長鐵電層。鐵電堆積層由下接觸/模板LSCO層、PNZT鐵電層和頂部接觸LSCO層組成。
表2給出了Pb1-xNbxZr0.2Ti0.8O3薄膜(即(x/80/20)的PNZT薄膜)的晶向參數。
x(％) c(nm)a(nm)c/a0 0.4103 0.39681.0346 0.4088 0.39751.028410 0.4083 0.39911.0233表2如圖8所示，在極性電壓4.5V下測量了三種成份的電容器結構的磁滯曲線。迴路100示出了x=0(即PZT)的磁滯曲線；迴路102對應x=6％；以及迴路104對應x=10％。對於x=6％，極化性質下降一定程度，而對於x=10％，下降程度更大。然而富鈮樣品具有良好的磁滯特性。
利用鈮含量變化的(Ti0.9Al0.1)N隔離層獲得了磁滯特性。對這些曲線的仔細分析顯示出感興趣的結果，最大施加電壓減小和器件出現疲勞。在圖9中，示出了切換極化ΔP=P*-P作為最大施加電壓Vmax的函數的曲線。曲線110給出了Nb含量x=0％的切換極化；曲線112對應x=6％；曲線114對應x=10％。無Nb樣品(即PZT)在最高切換電壓5伏下具有最大的切換極化。x=6％的樣品在一定程度上有所減小，而含量最高的鈮具有最小的切換極化。在4伏下，差異較大。但是隨著最大電壓降低至3伏以下，情況發生變化。在2伏下，6％與10％的結果同。圖10示出了同樣三種Nb含量下作為最大施加電壓Vmax的函數的強制電壓Vc。曲線120給出的是x=0的值；曲線122是x=6％；而曲線124是x=10％。較低的Vc對應較低的Vsat和較佳的低壓性質。
疲勞結果更令人感興趣。在1MHz的雙極脈衝下存儲器單元出現疲勞。在疲勞循環期間每次測量雙極切換極化±P，並且圖11示出了結果。曲線130給出了x=0下的切換極性；曲線132是x=6％；而曲線134是x=10％。Nb含量低的單元在不出現疲勞時與x=10％的單元相比，具有較佳的切換極化。但是在延長的疲勞之後，x=0的單元開始出現嚴重的性能下降，而Nb含量為6％或更高的單元具有更好的總體結果。
因此應該將La或Nb含量提高至商用鐵電存儲器單元一般推薦的數值以上。對於PLZT，當Zr比例為20％左右時，鑭比例x應該至少為3％並比較好的是大於6％而小於12％。我認為如果要達到合理的極化能力，15％是最佳的La比例。La的最高含量取決於非鐵電相內形成的PLZT。Zr比例可以增加至50％，此時鑭比例小得多，比較好的是2％左右。
對於PNZT，我認為對於Zr和Nb採用相同的比例。以c/a因子為例，對於PNZT應該減小至1.029並且更好的是小於1.025。對於四方性因子降低為1.020的PNZT，預計產生有益的結果。
圖1所示的存儲器單元僅僅是用來解釋實例中所用精確結構的。也可以採用其他晶向取向的鐵電結構。特別是無需鉑的結構，例如Dhote等人在1996年1月3日提交的美國專利申請08/582,545和1997就6月19日提交的美國專利申請08/871,059中揭示的包含中間金屬隔離的結構。前者對應PCT公開WO 97/25745。
雖然藉助PLZT和PNZT的特定成份對本發明作了描述，但是它並不局限於此。可以通過調節除鑭和鈮以外的稀土元素的比例使四方性低於產生較高極化效應的比例。
本發明因此提供了一種鐵電單元，它在極化和應力之間折衷，從而減少疲勞並提高切換速度。
權利要求
1．一種鐵電存儲器單元，其特徵在於包括金屬氧化物第一電極；形成於所述第一電極上的鐵電層，具有鈣鈦礦晶體結構並且包含Pb、Zr、Ti、O和至少一個其他稀土元素；形成於所述鐵電層上的第二電極；以及與所述兩個電極相連的電路，用於供電，控制和讀取存儲在所述鐵電層上的電荷並且具有小於3伏的最大直流供電電壓，其中所述鐵電層包含足夠比例的所述至少一個稀土元素以使所述電路在所述最大直流供電電壓下工作。
2．如權利要求1所述的存儲器單元，其特徵在於所述至少一個稀土元素包含La。
3．如權利要求1所述的存儲器單元，其特徵在於所述至少一個稀土元素包含Nb。
4．如權利要求1所述的存儲器單元，其特徵在於與Pb比例1-x相比稀土元素的比例x不超過3％。
5．如權利要求4所述的存儲器單元，其特徵在於所述比例x等於或大於6％。
6．如權利要求6所述的存儲器單元，其特徵在於所述比例x不超過30％。
7．一種鐵電單元，其特徵在於包括包含金屬氧化物的第一電極；形成於所述第一電極上的鐵電層，具有鈣鈦礦晶體結構並且包含Pb1-xNbxZryTi1-yO3,x等於或大於3％；以及形成於所述鐵電層上的第二電極。
8．如權利要求5所述的存儲器單元，其特徵在於y介於15％～30％。
9．如權利要求2所述的存儲器單元，其特徵在於y約為20％。
10．如權利要求9所述的存儲器單元，其特徵在於x等於或大於6％。
11．如權利要求10所述的存儲器單元，其特徵在於x不超過15％。
12．一種鐵電單元，其特徵在於包括包含金屬氧化物的第一電極；形成於所述第一電極上並且包含第一數量的第一稀土元素、第二數量的第二稀土元素、至少一個陽離子元素和氧的鐵電層，構成具有第一四方性因子的鈣鈦礦晶體結構；形成於所述鐵電層上的第二電極；以及其中所述第一和第二數量的數值選擇為如果所述鐵電層形成於無所述第一稀土元素的第二鈣鈦礦結構，則所述第一四方性因子小於產生的第二四方性因子，所述第一鈣鈦礦晶體結構的第一極化特性小於所述第二個中至少一個的相應的第二極化特性。
13．如權利要求12所述的鐵電單元，其特徵在於所述第一和第二數量的數值選擇為如果所述鐵電層形成於無任何所述第二稀土元素的第三鈣鈦礦結構，則所述第一四方性因子小於產生的第三四方性因子，所述第一鈣鈦礦晶體結構的第一極化特性小於所述第三鈣鈦礦晶體結構的相應的第三極化特性。
14．如權利要求12所述的鐵電單元，其特徵在於進一步包括與所述兩個電極相連的電路，用於供電，控制和讀取存儲在所述鐵電層上的電荷並且具有小於3伏的最大直流供電電壓，
15．如權利要求12所述的鐵電單元，其特徵在於所述鐵電層包含Pb、La、Zr、Ti和O。
16．如權利要求12所述的鐵電單元，其特徵在於所述鐵電層包含Pb、Nb、Zr、Ti和O。
全文摘要
一種Pb
文檔編號H01L29/51GK1319256SQ99811267
公開日2001年10月24日 申請日期1999年9月24日 優先權日1998年9月24日
發明者R·拉梅什 申請人:特爾科迪亞技術股份有限公司, 馬裡蘭州立大學