一種動態隨機存儲器單元及其製備方法
2023-07-20 14:39:01
專利名稱：一種動態隨機存儲器單元及其製備方法
技術領域：
本發明屬於基本電氣元件領域，涉及半導體器件的製備，特別涉及ー種動態隨機存儲器単元及其製備方法。
背景技術：
隨著動態隨機存儲器(DRAM)単元的尺寸不斷減小，集成度越來越高。一方面，將一個電晶體(transistor)和ー個電容器(capacitor)集成在一起的難度越來越高。另ー方面，其對存儲信息具有破壞性的讀寫方式以及其短的數據保持時間，使得由刷新帶來的功耗不斷増加。因此，近年來，不包含電容器的一個電晶體(IT)DRAM単元引起了人們的廣泛關注，其原因可以歸結為該結構與傳統的具有一個電晶體ー個電容器(lTlC)DRAM単元結構相比，エ藝更加簡單並且與CMOSエ藝兼容，同時，讀寫時不破壞存儲的數據，能夠獲得 較高的數據保持時間。這種IT DRAM單元的結構示意圖如圖I所示，在絕緣體上矽(SOI)晶圓襯底上形成電晶體結構，以體區015為P型摻雜，源區013和漏區014為N型摻雜為例，當該IT DRAM單元工作時，其產生的空穴貯藏在SOI層和埋層012之間形成的積累層中，也就是意味著空穴保存在靠近N+源區013和漏區014的地方。這種方式存儲的空穴很容易被源區013和漏區014的關態洩漏電流收集，同時由於載流子複合效應的作用，使得存儲的空穴消失很快，限制了數據保持時間，使得其應用領域變窄。
發明內容
本發明g在至少解決現有技術中存在的技術問題，特別創新地提出了ー種動態隨機存儲器単元及其製備方法。為了實現本發明的上述目的，根據本發明的第一個方面，本發明提供了一種動態隨機存儲器單元，其包括襯底；形成在所述襯底之上的電晶體操作區和電荷存儲區，所述電晶體操作區和電荷存儲區在空間上分離，所述電晶體操作區通過電荷通道與所述電荷存儲區相連；在所述電晶體操作區內形成有源極、漏極和溝道區；在所述電晶體操作區之上形成有柵介質層、柵極、源極金屬層和漏極金屬層。本發明的動態隨機存儲器単元將產生的載流子存儲在電晶體下方的電荷存儲區中，電晶體操作區與電荷存儲區在空間上分離，使電荷洩漏顯著減小，提高了數據的保持時間。為了實現本發明的上述目的，根據本發明的第二個方面，本發明提供了一種動態隨機存儲器單元的製備方法，其包括如下步驟SI :提供襯底；S2:在所述襯底上形成電荷存儲區和電晶體操作區，所述電荷存儲區和電晶體操作區在空間上分離，所述電荷存儲區和電晶體操作區通過電荷通道相連；S3 :在所述電晶體操作區內形成源極、漏極和溝道區；
S4:在所述電晶體操作區之上形成有柵介質層、柵極、源極金屬層和漏極金屬層。本發明的製備方法エ藝簡單並且與傳統的CMOSエ藝兼容，其形成的動態隨機存儲器單元在讀取的過程中，不會破壞存儲在電荷存儲區內的電荷，提高了最大刷新時間。在本發明的優選實施例中，電荷存儲區內包括用於存儲載流子的量子阱。本發明通過在載流子存儲區內引入存儲載流子的量子阱，顯著地提高了數據的保持時間，提聞了最大刷新時間。本發明的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。
本發明的上述和/或附加的方面和優點從結合下面附圖對實施例的描述中將變 得明顯和容易理解，其中圖I是現有技術中IT DRAM單元的結構示意圖；圖2是本發明動態隨機存儲器單元的第一優選實施方式的結構示意圖；圖3是本發明動態隨機存儲器單元的第二優選實施方式的結構示意圖；圖4-圖9是圖2中所示動態隨機存儲器單元的エ藝步驟示意圖。附圖標記011襯底；012埋層；013源區；014漏區；015體區；016柵介質層；017柵極；I SOI
襯底；2埋層；3電荷存儲區；4隔離區；51外延層；5電晶體操作區；6掩膜層；7隔離槽；8源極；9漏極；10柵介質層；11柵極；12源極金屬層；13漏極金屬層；141量子講勢魚層；142量子阱勢阱層。
具體實施例方式下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用於解釋本發明，而不能理解為對本發明的限制。在本發明的描述中，需要理解的是，術語「縱向」、「橫向」、「上」、「下」、「前」、「後」、「左」、「右」、「豎直」、「水平」、「頂」、「底」 「內」、「外」等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。在本發明的描述中，除非另有規定和限定，需要說明的是，術語「安裝」、「相連」、「連接」應做廣義理解，例如，可以是機械連接或電連接，也可以是兩個元件內部的連通，可以是直接相連，也可以通過中間媒介間接相連，對於本領域的普通技術人員而言，可以根據具體情況理解上述術語的具體含義。圖2是本發明動態隨機存儲器單元的第一優選實施方式的結構示意圖，圖中僅僅是示意的給出了各區域的尺寸，具體的尺寸可以根據器件參數的要求進行設計。從圖中可見，本發明的動態隨機存儲器単元包括襯底，該襯底可以是製備動態隨機存儲器單元的任何襯底材料，具體可以是但不限於SOI、矽、鍺、神化鎵，在本實施方式中，優選採用S0I，該SOI包括SOI襯底I及其上形成的埋層2，該埋層2具體可以是但不限於矽的氧化物、鍺的氧化物。在埋層2之上形成有電晶體操作區5和電荷存儲區3，電晶體操作區5和電荷存儲區3的材料具體可以是但不限於矽、鍺、神化鎵，在本實施方式中，電荷存儲區3優選採用的材料為矽，當電晶體操作區5中的溝道區的摻雜類型為P型吋，電荷存儲區3為本徵區或P型摻雜區，當電晶體操作區5中的溝道區的摻雜類型為N型時，該電荷存儲區3為本徵區或N型摻雜區。該電晶體操作區5和電荷存儲區3在空間上分離，並且該電晶體操作區5通過電荷通道與電荷存儲區3相連，在本發明的ー種優選實施方式中，電晶體操作區5與電荷存儲區3在空間上通過隔離區4分離，該隔離區4的材料不導電，隔離區4具有通孔，該通孔即為電荷通道。在本實施方式中，電荷通道沿著平行於電晶體溝道長度方向的長度為5nm-100nm，沿著垂直於電晶體溝道長度方向的深度為2nm_50nm。在電晶體操作區5內形成有源極8、漏極9和溝道區，在電晶體操作區5之上形成有柵介質層10、柵極11、源極金屬層12和漏極金屬層13。該動態隨機存儲器單元將工作時產生的載流子存儲在電荷存儲區3中，使電荷洩漏顯著減小，電晶體操作區5與電荷存儲區3在空間上分離，電晶體工作吋，電荷存儲區3中存儲的電荷不會洩露，提高了數據的保持時間。圖3是本發明動態隨機存儲器單元的第二優選實施方式的結構示意圖，從圖中可見，該實施方式的動態隨機存儲器單元的結構與圖2中所示動態隨機存儲器單元的結構基本相同，不同之處在於在電荷存儲區3內形成有用於存儲載流子的量子阱，圖中僅示出了 I個量子阱的結構，具體的量子阱的數量可以根據實際參數要求進行設計。當電晶體操作區5中的溝道區的摻雜類型為P型吋，電荷存儲區3為本徵區或P型摻雜區，為了存儲空穴，電荷存儲區3的量子阱的勢壘層141的材料為應變SiGe，量子阱的勢阱層142的材料為弛豫Si。當電晶體操作區5中的溝道區的摻雜類型為N型時，該電荷存儲區3為本徵區或N型摻雜區，為了存儲電子，電荷存儲區量子阱的勢壘層141的材料為弛豫SiGe，量子阱的勢阱層142的材料為應變Si，本發明通過在載流子存儲區內引入存儲載流子的量子阱結構，能夠顯著提高數據的保持時間，提高最大刷新時間。本發明還提出了一種動態隨機存儲器單元的製備方法，其包括如下步驟SI :提供襯底；S2 :在襯底上形成電荷存儲區3和電晶體操作區5，該電荷存儲區3和電晶體操作區5在空間上分離，電荷存儲區3和電晶體操作區5通過電荷通道相連；S3 :在電晶體操作區5內形成源極8、漏極9和溝道區；S4 :在電晶體操作區5之上形成有柵介質層10、柵極11、源極金屬層12和漏極金屬層13。圖4-圖9是圖2中所示動態隨機存儲器單元的エ藝步驟示意圖，從圖中可見，製備本發明的動態隨機存儲器単元需要以下步驟第一歩如圖4所示，提供襯底，該襯底可以是製備動態隨機存儲器單元的任何襯底材料，具體可以是但不限於SOI、矽、鍺、神化鎵，在本實施方式中，採用SOI襯底，其包括SOI襯底I及其上形成的埋層2，該埋層2具體可以是但不限於矽的氧化物、鍺的氧化物。第二步如圖5-圖7所示，在埋層2上形成電荷存儲區3和電晶體操作區5，該電 荷存儲區3和電晶體操作區5在空間上分離，電荷存儲區3和電晶體操作區5通過電荷通道相連，在本實施方式中，電荷存儲區3和電晶體操作區5通過隔離區4在空間上分離，隔離區4具有通孔，該通孔為電荷通道，該隔離區4的材料不導電。在本實施方式中，電荷存儲區3、隔離區4和電晶體操作區5的形成步驟為首先，如圖5所示，在埋層2上形成電荷存儲區3，形成電荷存儲區3的具體方法可以為但不限於化學氣相澱積，然後，在電荷存儲區3上形成隔離區4和外延層51，形成隔離區4和外延層51的具體方法可以為但不限於化學氣相澱積，在本實施方式中，該外延層51的材料與電晶體操作區5的材料相同，再後，如圖6所示，在外延層51上形成掩膜層6，然後光刻，在掩膜層6的掩蔽下刻蝕外延層51和隔離區4直至電荷存儲區3暴露，隔離區4上形成通孔，即為電荷通道，在本實施方式中，電荷通道沿著平行於電晶體溝道長度方向的長度為5nm-100nm，沿著垂直於電晶體溝道長度方向的深度為2nm-50nm，最後，去掉掩膜層6，如圖7所示，在外延層51和暴露的電荷存儲區3上進行外延生長，具體的外延生長方法可以為但不限於化學氣相澱積，這一歩驟生長的外延層和外延層51共同構成電晶體操作區5。如圖8所示，本發明可以在動態隨機存儲器單元周圍形成隔離槽7，用於與其他動態隨機存儲器單元進行隔離。 在本實施方式中，在電荷存儲區3上形成隔離區4時可以先使用導電材料，在形成電晶體操作區5後，如圖9所示，將隔離區4的導電材料去掉，填充入不導電的材料，該不導電的材料具體可以為但不限於矽的氧化物。第三步在電晶體操作區5內形成源極8、漏極9和溝道區，形成源極8和漏極9的方法可以為但不限於光刻，在掩膜掩蔽的情況下進行離子注入，並擴散，退火的方法。第四步在電晶體操作區5之上形成有柵介質層10、柵極11、源極金屬層12和漏極金屬層13，形成圖2所示的結構。根據本發明動態隨機存儲器單元的製備方法，在本發明的ー種優選實施方式中，矽基動態隨機存儲器単元的製備方法為首先，在輕摻雜的P型SOI襯底I上通過化學氣相澱積法澱積埋層2，本實施方式中，以在P型襯底上製作動態隨機存儲器單元為例，對於η型襯底上製備的器件，按照相反的摻雜類型摻雜即可。然後，在埋層2上利用化學氣相澱積法澱積輕摻雜的P型矽作為電荷存儲區3。再後，在電荷存儲區3利用化學氣相澱積法依次形 成完全應變的SiGe層和Si層，該完全應變的SiGe層作為犧牲層。隨後，通過等離子體增強化學氣相澱積法澱積ー層Si3N4層，作為掩膜層6，並利用光刻結合刻蝕技木，形成圖形化的窗ロ，將窗口內的Si3N4層、Si外延層以及SiGe層刻蝕去除掉，形成導電通道。然後，去掉Si3N4層，利用化學氣相澱積法進行Si外延，形成電晶體操作區5。隨後，通過刻蝕エ藝，形成動態隨機存儲器単元之間的隔離槽7，去掉隔離區4內的SiGe層，進行氧化層填充。最後，在電晶體操作區5內光刻，在掩膜掩蔽的情況下進行離子注入，並擴散，退火，形成源極8、漏極9和溝道區，在電晶體操作區5之上形成有柵介質層10、柵極11、源極金屬層12和漏極金屬層13。在本發明動態隨機存儲器單元的製備方法的另外的優選實施方式中，在電荷存儲區內3還可以形成有用於存儲載流子的量子阱。當電晶體操作區5中的溝道區的摻雜類型為P型吋，電荷存儲區量子阱的勢壘層141的材料為應變SiGe，量子阱的勢阱層142的材料 為弛豫Si。當電晶體操作區5中的溝道區的摻雜類型為N型時，電荷存儲區量子阱的勢壘層141的材料為弛豫SiGe，量子阱的勢阱層142的材料為應變Si。該量子阱的形成方法可以為但不限於化學氣相澱積，量子阱的數量，勢阱層和勢壘層的厚度可以根據實際參數要求進行設計。利用本發明的方法形成的動態隨機存儲器單元，通過改變電荷存儲區3內的電荷多少來實現信息的存儲。利用熱載流子注入效應，將源極接較低電位，漏極接高電位，柵極接高電位，那麼溝道中的載流子會在漏端處發生熱載流子效應，產生襯底空穴電流，從而將空穴注入電荷存儲區3內，此為寫「I」的過程。當寫「O」吋，將源極、漏極中的任意ー個或者同時置為較低的電壓，使源極、漏極與體區的PN結髮生正偏，從而將電荷從電荷存儲區3洩放棹。在讀操作時，由於「I」狀態和「 O」狀態的開啟電壓不同，通過在柵極11上加ー個電壓，即可以通過判斷器件的通斷來判斷存儲的信息。本發明的動態隨機存儲器単元將產生的載流子存儲在電晶體下方的電荷存儲區3中，電晶體操作區5與電荷存儲區3在空間上分離，使電荷洩漏顯著減小，提高了數據的保持時 間。在數據讀取的過程中，不會破壞存儲在電荷存儲區3內的電荷，提高了最大刷新時間。在本說明書的描述中，參考術語「ー個實施例」、「一些實施例」、「示例」、「具體示例」、或「ー些示例」等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特點包含於本發明的至少ー個實施例或示例中。在本說明書中，對上述術語的示意性表述不一定指的是相同的實施例或示例。而且，描述的具體特徵、結構、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結合。儘管已經示出和描述了本發明的實施例，本領域的普通技術人員可以理解在不脫離本發明的原理和宗g的情況下可以對這些實施例進行多種變化、修改、替換和變型，本發明的範圍由權利要求及其等同物限定。
權利要求
1.一種動態隨機存儲器單元，其特徵在於，包括 襯底； 形成在所述襯底之上的電晶體操作區和電荷存儲區，所述電晶體操作區和電荷存儲區在空間上分離，所述電晶體操作區通過電荷通道與所述電荷存儲區相連； 在所述電晶體操作區內形成有源極、漏極和溝道區； 在所述電晶體操作區之上形成有柵介質層、柵極、源極金屬層和漏極金屬層。
2.如權利要求I所述的動態隨機存儲器單元，其特徵在於，所述電荷存儲區的材料為矽。
3.如權利要求I或2所述的動態隨機存儲器單元，其特徵在於，所述電荷存儲區內包括用於存儲載流子的量子阱。
4.如權利要求1、2、3之一所述的動態隨機存儲器單元，其特徵在於，當所述電晶體操作區中的溝道區的摻雜類型為P型時，所述電荷存儲區為本徵區或P型摻雜區，所述電荷存儲區量子阱的勢壘層的材料為應變SiGe，所述量子阱的勢阱層的材料為弛豫Si。
5.如權利要求1、2、3之一所述的動態隨機存儲器單元，其特徵在於，當所述電晶體操作區中的溝道區的摻雜類型為N型時，所述電荷存儲區為本徵區或N型摻雜區，所述電荷存儲區量子阱的勢壘層的材料為弛豫SiGe，所述量子阱的勢阱層的材料為應變Si。
6.如權利要求I所述的動態隨機存儲器單元，其特徵在於，所述電晶體操作區與電荷存儲區在空間上通過隔離區分離，所述隔離區的材料不導電，所述隔離區具有通孔，所述通孔為電荷通道。
7.如權利要求I或6所述的動態隨機存儲器單元，其特徵在於，所述電荷通道沿著平行於電晶體溝道長度方向的長度為5nm-100nm，沿著垂直於電晶體溝道長度方向的深度為2nm_50nmo
8.一種動態隨機存儲器單元的製備方法，其特徵在於，包括如下步驟 51:提供襯底； 52:在所述襯底上形成電荷存儲區和電晶體操作區，所述電荷存儲區和電晶體操作區在空間上分離，所述電荷存儲區和電晶體操作區通過電荷通道相連； 53:在所述電晶體操作區內形成源極、漏極和溝道區； S4:在所述電晶體操作區之上形成有柵介質層、柵極、源極金屬層和漏極金屬層。
9.如權利要求8所述的動態隨機存儲器單元的製備方法，其特徵在於，在所述步驟S2中還形成有隔離區，所述電荷存儲區和電晶體操作區通過隔離區在空間上分離，所述隔離區具有通孔，所述通孔為電荷通道，所述電荷存儲區和電晶體操作區通過電荷通道相連。
10.如權利要求9所述的動態隨機存儲器單元的製備方法，其特徵在於，所述電荷存儲區、隔離區和電晶體操作區的形成步驟為 521:在所述襯底上形成電荷存儲區； 522:在所述電荷存儲區上形成隔離區， 523:刻蝕所述隔離區形成電荷通道； 524:在所述隔離區上形成電晶體操作區。
11.如權利要求9或10所述的動態隨機存儲器單元的製備方法，其特徵在於，所述隔離區的材料不導電。
12.如權利要求10所述的動態隨機存儲器單元的製備方法，其特徵在於，在步驟S22中形成的隔離區使用導電材料，在步驟S24之後，將隔離區的導電材料去掉，填充入不導電的材料。
13.如權利要求8所述的動態隨機存儲器單元的製備方法，其特徵在於，在所述步驟S2之後，在動態隨機存儲器單元周圍形成隔離槽。
14.如權利要求8或9所述的動態隨機存儲器單元，其特徵在於，所述電荷存儲區的材料為矽。
15.如權利要求8、9、14之一所述的動態隨機存儲器單元的製備方法，其特徵在於，所述電荷存儲區內包括用於存儲載流子的量子阱。
16.如權利要求8、9、14、15之一所述的動態隨機存儲器單元的製備方法，其特徵在於，當所述電晶體操作區中的溝道區的摻雜類型為P型時，所述電荷存儲區為本徵區或P型摻雜區，所述電荷存儲區量子阱的勢壘層的材料為應變SiGe，所述量子阱的勢阱層的材料為弛豫Si。
17.如權利要求8、9、14、15之一所述的動態隨機存儲器單元的製備方法，其特徵在於，當所述電晶體操作區中的溝道區的摻雜類型為N型時，所述電荷存儲區為本徵區或N型摻雜區，所述電荷存儲區量子阱的勢壘層的材料為弛豫S iGe，所述量子阱的勢阱層的材料為應變Si。
18.如權利要求9或10所述的動態隨機存儲器單元的製備方法，其特徵在於，所述電荷通道沿著平行於電晶體溝道長度方向的長度為5nm-100nm，沿著垂直於電晶體溝道長度方向的深度為2nm-50nm。
全文摘要
本發明提出了一種動態隨機存儲器單元及其製備方法，該動態隨機存儲器單元包括襯底，形成在襯底之上的電晶體操作區和電荷存儲區，該電晶體操作區和電荷存儲區在空間上分離，其通過電荷通道與電荷存儲區相連，在電晶體操作區內形成有源極、漏極和溝道區，在電晶體操作區之上形成有柵介質層、柵極、源極金屬層和漏極金屬層。本發明的動態隨機存儲器單元將產生的載流子存儲在電晶體下方的電荷存儲區中，在數據讀取的過程中，不會破壞存儲在電荷存儲區內的電荷，提高了最大刷新時間，電晶體操作區與電荷存儲區在空間上分離，使電荷洩漏顯著減小，提高了數據的保持時間。本發明的製備方法工藝簡單並且與傳統的CMOS工藝兼容。
文檔編號H01L27/108GK102683347SQ201210161248
公開日2012年9月19日 申請日期2012年5月22日 優先權日2012年5月22日
發明者劉立濱, 梁仁榮, 王敬, 許軍 申請人:清華大學