電平移動電路的製作方法
2023-07-20 05:32:36
專利名稱：電平移動電路的製作方法
技術領域：
本發明涉及電平移動電路，該電平移動電路將輸入初級側系信號傳送到對不同於輸入初級側的操作電壓的操作電壓進行操作的次級側系。
背景技術：
電平移動電路在施加有高電壓系電源的電源電壓的半橋驅動電路等中用於通過低電壓系信號來驅動高電壓側開關元件。
使用電平移動電路的半橋驅動電路的一個示例在專利文獻I中示出。在下文中，將參考圖5給出對這種已知電平移動電路的描述，該圖5示出使用已知電平移動電路的半橋驅動電路。
在圖5中，輸出電路I包括構成半橋的串聯連接的開關元件XDl和XD2，並且向半橋的兩端施加高電壓電源PS的輸出電壓E。諸如舉例而言η溝道或P溝道MOS電晶體、或者P型或η型IGBT (絕緣柵雙極電晶體)之類的元件用作高側開關元件XD1，而諸如舉例而言η溝道MOS電晶體或η型IGBT之類的元件用作低側開關元件XD2。在此，假設η溝道MOS電晶體或η型IGBT用作開關元件XDl和XD2。二極體Dh和^ (寄生二極體或續流二極體)分別反並聯連接到開關元件XDl和XD2。
高側驅動單元2包括電平移動電路、接收電平移動電路的輸出且控制開關元件XDl的導通和截止的高側驅動器21、以及電源PSl。
電平移動電路是高側驅動單元2的除高側驅動器21和電源PS以外的部分。即，電平移動電路由包括電阻器LSRl和η溝道MOS電晶體HVNl的第一串聯電路、包括電阻器LSR2和η溝道MOS電晶體HVN2 的第二串聯電路、鎖存故障保護電路22、鎖存電路23、以及二極體Dl和D2構成。鎖存故障保護電路22為其一個輸入端子連接到第一串聯電路的串聯連接點(第一連接點)Ρ1，而另一輸入端子連接到第二串聯電路的串聯連接點(第二連接點)Ρ2。
電平移動電路將鎖存電路23的輸出信號SH作為電平移動信號輸入到高側驅動器21。
高側驅動器21的輸出端子連接到高側開關元件XDl的柵極端子。同樣，閂鎖故障保護電路22、鎖存電路23、高側驅動器21、以及電源PSl中的每一個的負側(低電壓側)電源端子連接到作為開關元件XDl和XD2的串聯連接點的第三連接點Ρ3。向鎖存故障保護電路22、鎖存電路23、以及高側驅動器21施加電源PSl的輸出電壓El。
由電阻器LSRl和電晶體HVNl構成的第一串聯電路以及由電阻器LSR2和電晶體HVN2構成的第二串聯電路各自連接在電源線LI (其電壓被取為Vb)和接地(GND)線L2之間，該電源線LI連接到電源PSl的正側(高電壓側)端子。
作為輸入到電平移動電路的信號的置位信號(set)和復位信號(reset)分別被輸入到η溝道MOS電晶體HVNl和HVN2的柵極。置位信號(set)和復位信號(reset)是低電壓系信號。
置位信號(set)是指示高側開關元件XDl的導通時間段的開始(截止時間段的結束)的時刻的信號，而復位信號(reset)是指示開關元件XDl的截止時間段的開始(導通時間段的結束)的時刻的信號。二極體Dl和D2為其陽極都連接到第三連接點P3而陰極分別連接到第一連接點Pl和第二連接點P2。出於箝位以使從第一和第二連接點Pl和P2輸出的電平移動漏極信號(setdrn.resdrn)的電壓不達到或超過第三連接點P3的電壓VS的目的(B卩，防止過電壓輸入到鎖存故障保護電路22的目的)，設置二極體Dl和D2。低側驅動單元3包括控制低側開關元件XD2的導通和截止的低側驅動器31以及向低側驅動器31施加電源電壓E2的電源PS2。低側驅動器31放大輸入信號並將放大信號輸入到開關元件XD2的柵極端子。開關元件XD2在輸入到低側驅動器31的信號的電平為「H (高)」電平時導通(具有連續性)且在輸入信號的電平為「L (低)電平」時截止(切斷)。圖6是用於示出使用電平移動電路中的置位和復位信號的鎖存操作的時序圖。在該時序圖中，隨著η溝道MOS電晶體HVNl在置位信號(set)的電平變成「H」電平時導通，從第一連接點Pl輸出「L」電平的電平移動漏極信號(setdrn)。同時，隨著η溝道MOS電晶體HVN2在復位信號(reset)變成「H」電平時導通，從第二連接點P2輸出「L」電平的電平移動漏極信號(resdrn)。在此,將考慮電平移動漏極信號(setdrn和resdrn)分別從第一連接點Pl和第二連接點P2直接輸入到鎖存電路23而忽略鎖存故障保護電路22的情形，如圖5中的虛線所示。在此情況下，對於從電平移動漏極信號(setdrn)的電平從「H」電平變成「L」電平的時間點到電平移動漏極信號(resdrn)的電平從「H」電平變成「L」電平的時間點的時間段，鎖存電路23鎖存(維持)「H」電平並將「H」電平信號作為輸出信號SH供應給高側驅動器21，由此從高側驅動器21輸出的「H」電平信號HO使得開關元件XDl在鎖存時間段內導通。除了在開關元件XDl和XD2兩者都截止的時滯時間以外，開關元件XDl和XD2以互補的方式導通和截止(當一個開關元件導通時，另一開關元件截止)。此外，第三連接點P3的電壓VS實質上在開關元件XD2處於導通狀態時為地電壓，且在開關元件XDl處於導通狀態時為高電壓電源PS的輸出電壓E。負載RL連接在第三連接點P3和接地線L2之間，並且由從第三連接點P3輸出的電力驅動。在此，將考慮存在從開關元件XD2處於導通狀態的狀況到開關元件XDl處於導通狀態的狀況的切換。隨著在兩種上述狀況之間的切換，連接點P3的電壓VS從地電壓急劇地上升到高電壓電源PS的輸出電壓E，如作為用於示出dv/dt噪聲的時序圖的圖7所示。此時，當η溝道MOS電晶體HVNl和HVN2都處於截止狀態時，將在下文中描述的稱為dv/dt噪聲的錯誤信號重疊在第一和第二連接點Pl和P2上，並且第一和第二連接點Pl和P2都變成「L」電平。當第一和第二連接點Pl和P2都變成「L」電平時，存在鎖存電路23(由例如置位-復位觸發器構成)的操作變成不確定的問題，即開關元件XDl是處於導通狀態還是截止狀態不確定的問題。在圖7中，電壓VS上升之前的電平移動漏極信號(setdrn、resdrn)是與圖6中相同的有規律的信號。在下文中，將給出對dv/dt噪聲的描述。由於電源線LI的電壓Vb是作為恆定電壓的輸出電壓El和電壓VS相加的電壓，因此當電壓VS上升時，電壓Vb也以相同的方式上升(二者的微分係數相同)。S卩，施加到由電阻器LSRl和η溝道MOS電晶體HVNl構成的第一串聯電路以及由電阻器LSR2和η溝道MOS電晶體HVN2構成的第二串聯電路的電壓Vb增加。由於寄生電容器Cdsl和Cds2分別存在於η溝道MOS電晶體HVNl和HVN2的源極和漏極之間，因此在電壓Vb突然變化時，第一和第二連接點Pl和Ρ2的電壓變化無法跟上，由此電壓Vb與連接點Pl和Ρ2的電壓之間的差值增加。從鎖存電路23的角度來看，這意味著其每一輸入端子的電壓同時下降。以此方式產生dv/dt噪聲。出於避免受到dv/dt噪聲影響的目的，設置鎖存故障保護電路22。在下文中，將參考圖8給出對鎖存故障保護電路22的配置示例和操作的描述，該圖8是示出已知鎖存故障保護電路的配置示例的電路圖。在鎖存故障保護電路22中，電平移動漏極信號(setdrn)所輸入的一個輸入端子連接到或非(NOR)電路Gl的一個輸入端子，並且經由逆變器電路G2連接到與非(NAND)電路G3的一個輸入端子。同樣，電平移動漏極信號(resdrn)所輸入的另一輸入端子連接到或非電路Gl的另一輸入端子，並且經由逆變器電路G4連接到與非電路G5的一個輸入端子。此外，或非電路Gl的輸出端子經由逆變器G6連接到與非電路G3的另一輸入端子以及與非電路G5的另一輸入端子。具有這種配置的鎖存故障保護電路22以如下方式操作。即，當在第一和第二連接點Pl和P2處產生圖7所示的dv/dt噪聲時，dv/dt噪聲被輸入到鎖存故障保護電路22的兩個輸入端子。此時，從逆變器電路G2和G4的每一個輸出「H」電平信號，並且從或非電路Gl輸出「H」電平信號。隨著由此從逆變器電路G6輸出「L」電平信號，從每一或非電路G3和G5輸出「H」電平信號作為鎖存故障保護電路22的輸出信號。由於連接到鎖存故障保護電路22的鎖存電路23 (由置位-復位型觸發器等構成)響應於負邏輯輸入信號而操作(在輸入處於「L」電平時進行置位或復位操作)，因此鎖存電路23在「H」電平信號被輸入到置位端子或復位端子時不進行鎖存操作。即，鎖存電路23維持產生dv/dt噪聲且輸入「H」電平信號之前的狀況，由此開關元件XDl也維持先前的狀況。以此方式，鎖存故障保護電路22用於防止鎖存電路23在產生dv/dt噪聲時進入不確定狀態(參考圖7)，即保護鎖存電路23以使其不發生故障。引用列表專利文獻專利文獻1:日本專利N0.3，429，93
發明內容
技術問題電平移動電路為隨著η溝道MOS電晶體HVNl在置位信號(set_l)變成「H」電平時導通，電平移動漏極信號(setdrn-Ι)的電平變成「L」電平，如圖9所示，該圖9是用於示出圖5所示的已知電平移動電路的操作的時序圖。在此情況下，由於鎖存故障保護電路22的鎖存故障保護功能在復位信號不變的情況下不操作，因此鎖存電路23進行正常的鎖存操作，由此在電路22和23以及高側驅動器21中，高側驅動器21的輸出信號HO-1在延遲唯一延遲時間ta之後上升，並且開關元件XDl導通。在開關元件XDl導通時，由於隨著電壓VS的上升而產生的dv/dt噪聲，從連接點P2輸出「L」電平的電平移動漏極信號(resdrn)。然而，該信號(resdrn)被鎖存故障保護電路22阻止。因此，鎖存電路23維持鎖存操作。
注意，如上所述，電壓VS在開關元件XDl從截止狀態切換到導通狀態時(此時，開關元件XD2從導通狀態切換到截止狀態)正常地上升，但是除此以外，例如電壓VS也可在其中開關元件XDl和XD2都處於截止狀態的時滯時間(設置成防止貫通電流流動)上升。
S卩，當開關元件XD2在開關元件XD2處於導通狀態且電流從負載RL (假設為其中不突然切斷電流的電感負載)流入作為轉換器組件的輸出電路I的情形中(在開關元件XD2為電流宿元件的情形中)截止時，在時滯時間從負載RL流入的電流無處可去，由此通過該電流對電壓VS線(連接到連接點P3的線)中的浮動電容器進行充電，並且電壓VS很快地上升。
當電壓VS上升到使並聯連接到開關元件XDl的二極體Dh導通的電壓(高電壓電源PS的輸出電壓E+ 二極體Dh的正向電壓)時，二極體Dh導通，並且電流經由二極體Dh從負載RL流入電源PS。
在此，將給出對其中置位信號(set-2)的電平在電壓VS由於時滯等而上升時變成「H」電平的情況(B卩，其中電壓VS上升期間的時間段與置位信號(set-2)的電平變成「H」電平的時間點一致的情況)的描述。
在此情況下，由於隨著電壓VS的上升而產生的dv/dt噪聲，置位信號(set-2)的電平在每一電平移動漏極信號(setdrn-2、resdrn)處於「L」電平的情形(即，鎖存故障保護電路22進行保護操作的情形)中變成「H」電平。由此，直到鎖存故障保護電路22進行保護操作的時間段結束(直到產生dv/dt噪聲的時間段結束)，才將置位信號(set-2)傳送到鎖存電路23，由此高側驅動器21的輸出信號H0-2在長的空白時間段(tb (Ha))之後上升。
此外，當置位信號(set-3)的電平在電壓VS因時滯等引起的上升結束之後變成「H」電平時，置位信號(set-3)的電平在鎖存故障保護電路22的鎖存故障保護功能不操作的情形中變成「H」電平。因此，在電路22和23以及高側驅動器21中，高側驅動器21的輸出信號H0-3在延遲唯一延遲時間ta之後上升，並且開關元件XDl同時導通。
如上所述，由於使開關元件XDl導通的操作因空白時間段tb而在電壓VS在時滯期間上升時顯著地延遲，並聯連接到開關元件XDl的二極體Dh的功耗成為問題。由此，需要可使開關元件XDl儘可能快地導通的技術。
因此，本發明的目的在於，提供有可能抑制由抵消dv/dt噪聲的電路引起的使構成諸如半橋之類的電路的高側開關元件導通的操作的延遲的電平移動電路。
問題的解決方案
為了實現上述目的，根據本發明的電平移動電路是這樣的一種電平移動電路:將來自初級側電壓系的輸入信號傳送到對不同於初級側電壓系的次級側電壓系進行操作的系統，並且包括:具有第一電阻器以及連接在次級側電壓系的高電壓側電源電壓與初級側電壓系的低電壓側電源電壓之間的第一開關元件的串聯電路；具有第二電阻器以及連接在次級側電壓系的高電壓側電源電壓與初級側電壓系的低電壓側電源電壓之間的第二開關元件的串聯電路；對次級側電壓系操作且輸入有作為第一電阻器和第一開關元件的連接點的第一連接點的電壓、並且輸入有作為第二電阻器和第二開關元件的連接點的第二連接點的電壓的鎖存故障保護電路；對次級側電壓系進行操作且輸入有鎖存故障保護電路的輸出的鎖存電路；並聯連接到第一電阻器的第三開關元件；與第二電阻器並聯連接的第四開關元件；以及對次級側電壓系進行操作且輸入有第一和第二連接點的電壓的邏輯門電路。電平移動電路被配置成初級側電壓系的的控制第一開關元件的導通和截止的信號被輸入到第一開關元件、並且初級側電壓系的控制第二開關元件的導通和截止的信號被輸入到第二開關元件，鎖存故障保護電路被配置成在第一和第二開關元件中的任一開關元件導通時將基於第一和第二連接點的電壓確定的信號傳送到鎖存電路、並且在第一和第二開關元件同時導通時不將基於一和第二連接點的電壓確定的信號傳送到鎖存電路，以及邏輯門電路在第一和第二連接點的電壓都低於邏輯門電路的閾值時使得第三和第四開關元件導通。電平移動電路還可包括反饋電路，該反饋電路根據鎖存電路的輸出將第一連接點和第二連接點中的一個連接點的電壓上拉到次級側電壓系的高電壓側電源電壓，並且將另一連接點的電壓下拉到次級側電壓系的低電壓側電源電壓。反饋電路包括例如一端連接到第一連接點且另一端施加有鎖存電路輸出信號的反相信號的第三電阻器，以及一端連接到第二連接點且另一端施加有鎖存電路輸出信號的非反相信號的第四電阻器。鎖存故障保護電路例如被配置成在第一和第二連接點的電壓都低於鎖存故障保護電路的閾值時使其輸出阻抗上升到高阻抗。鎖存故障保護電路例如被配置成包括反相元件、其第一和第二 P溝道MOS電晶體串聯連接的P溝道MOS電晶體串聯電路、以及其第一和第二 η溝道MOS電晶體串聯連接的η溝道MOS電晶體串聯電路。在此情況下，P溝道MOS電晶體串聯電路和η溝道MOS電晶體串聯電路串聯連接在次級側電壓系的高電壓側電源電壓和低電壓側電源電壓之間，第一連接點連接到第一 P溝道MOS電晶體和第一 η溝道MOS電晶體的柵極，並且第二連接點連接到反相元件的輸入端子。此外，反相元件的輸出端子連接到第二 P溝道MOS電晶體和第二 η溝道MOS電晶體的柵極，並且P溝道MOS電晶體串聯電路和η溝道MOS電晶體串聯電路的連接點連接到鎖存電路的數據輸入端子。邏輯門電路的閾值被設為低於或等於鎖存故障保護電路的閾值。同樣，鎖存電路例如由其電阻器連接在輸入側和輸出側之間的緩衝電路構成。在此情況下，緩衝電路可由串聯連接的兩個反相元件構成。根據本發明的電平移動電路還可包括與第一電阻器並聯連接的第三P溝道MOS電晶體、以及與第二電阻器並聯連接的第四P溝道MOS電晶體。第三P溝道MOS電晶體的柵極連接到第二電阻器和第四電阻器的連接點，並且第四P溝道MOS電晶體的柵極連接到第一電阻器和第三電阻器的連接點。此外，鎖存電路輸出信號的反相信號具有次級側電壓系的低電壓側電源電壓，並且第一電阻器和第三電阻器的分壓比固定，以使第一開關元件和第三開關元件處於截止狀態時第一連接點的電壓位於次級側電壓系的高電壓側電源電壓減去第四P溝道MOS電晶體的閾值電壓而得到的電壓與鎖存故障保護電路與第一連接點電壓相對的閾值電壓和次級側電壓系的低電壓側電源電壓相加而得到的電壓之間。同樣，鎖存電路輸出信號的非反相信號具有次級側電壓系的低電壓側電源電壓，並且第一電阻器和第三電阻器的分壓比固定，以使第二開關元件和第四開關元件處於截止狀態時第二連接點的電壓位於次級側電壓系的高電壓側電源電壓減去第三P溝道MOS電晶體的閾值電壓而得到的電壓與鎖存故障保護電路的與第二連接點電壓相對的閾值電壓和次級側電壓系的低電壓側電源電壓相加而得到的電壓之間。
本發明的有益效果
根據本發明，由於有可能抑制時滯時間等的使構成諸如半橋之類的電路的高側開關元件導通的操作的延遲，因此有可能降低並聯連接到開關元件的二極體的功耗。
[圖1]圖1是示出使用根據本發明一個實施例的電平移動電路的半橋驅動電路的電路圖。
[圖2]圖2是示出邏輯和電路的閾值設定條件的示圖。
[圖3]圖3是用於示出圖1的電平移動電路的操作的時序圖。
[圖4]圖4是示出使用根據本發明另一實施例的電平移動電路的半橋驅動電路的電路圖。
[圖5]圖5是示出使用已知電平移動電路的半橋驅動電路的電路圖。
[圖6]圖6是用於示出使用電平移動電路中的置位和復位信號的鎖存操作的時序圖。
[圖7]圖7是用於示出dv/dt噪聲的時序圖。
[圖8]圖8是示出已知鎖存故障保護電路的配置示例的電路圖。
[圖9]圖9是用於示出圖5所示的已知電平移動電路的操作的時序圖。
具體實施方式
圖1示出使用根據本發明一個實施例的電平移動電路的半橋驅動電路的電路圖。在半橋驅動電路中，電平移動電路設置在高側驅動單元2-1中。在圖1中，給予與圖5所示的已知半橋驅動電路的示例的組件相同的組件相同或相應的附圖標記，並且省略其詳細描述。
根據本實施例的電平移動電路具有其中向圖5所示的已知示例的電平移動電路的組件添加P溝道MOS電晶體PMla和PM2a以及作為邏輯門電路的雙輸入邏輯和電路ORl的配置。
P溝道MOS電晶體PMla和PM2a分別並聯連接到電阻器LSRl和LSR2。邏輯和電路ORl為一個輸入端子連接到第一連接點P1、另一輸入端子連接到第二連接點P2、並且輸出端子連接到P溝道MOS電晶體PMla和PM2a的柵極端子。如示出邏輯和電路ORl的閾值設定條件的圖2所示，邏輯和電路ORl的閾值被設為低於或等於鎖存故障保護電路22的閾值。
在下文中，將參考作為與圖9相對應的時序圖的圖3來給出對根據本實施例的電平移動電路的操作的描述。
如圖3所示，隨著η溝道MOS電晶體HVNl在置位信號(set_l)的電平變成「H」電平時導通，從第一連接點Pl輸出「L」電平的電平移動漏極信號(setdrn-Ι)。在此情況下，由於鎖存故障保護電路22的鎖存故障保護功能不操作，因此鎖存電路23進行鎖存操作，由此在電路22和23以及高側驅動器21中，高側驅動器21的輸出信號HO-1在延遲唯一延遲時間ta之後上升，並且高側開關元件XDl導通。在開關元件XDl導通時，由於隨著電壓VS的上升而產生的dv/dt噪聲，電平移動漏極信號(resdrn)的電壓下降。此外，在電平移動漏極信號(resdrn)的電壓下降到邏輯和電路ORl的閾值或者低於該閾值時，隨著另一電平移動信號(setdrn-Ι)的電平相對於邏輯和電路ORl已經處於「L」電平，邏輯和電路ORl的輸出信號0R_0UT的電平變成「L」電平。由此，MOS電晶體PMla和PM2a導通，並且每一 MOS電晶體PMla和PM2a的源-漏阻抗降低。隨著該阻抗降低起作用以抵消電平移動漏極信號(setdrn-1、resdrn)的電壓的下降，電平移動漏極信號(setdrn-1、resdrn)的電壓變成上升。在此，圖3示出其中每一 η溝道MOS電晶體HVNl和HVN2的導通狀態電阻被設為顯著地低於MOS電晶體PMla和PM2a的導通狀態電阻，並且電平移動漏極信號(setdrn-Ι)在通過置位信號(set-Ι)使η溝道MOS電晶體HVNl導通時不振蕩、維持在「L」電平的情況。在電平移動漏極信號(setdrn-1、resdrn)的電壓上升且其一個電壓超過邏輯和電路ORl的閾值時，邏輯和電路ORl的輸出信號0R_0UT的電平變成「H」電平。由此，「H」電平的輸出信號0R_0UT輸入到其柵極的MOS電晶體PMla和PM2a都截止，並且每一 P溝道MOS電晶體PMla和PM2a的源-漏阻抗增加，由此電平移動漏極信號(setdrn-1、resdrn)的電壓變成下降。因此，邏輯和電路ORl的輸出信號0R_0UT的電平變成「L」電平，並且P溝道MOS電晶體PMla和PM2a再次導通。由於這些操作在產生dv/dt噪聲時反覆地進行，因此邏輯和電路ORl的輸出信號以及電平移動漏極信號(setdrn-Uresdrn)具有振蕩波形。然而，如上所述，電平移動漏極信號(setdrn-Ι)的振蕩在η溝道MOS電晶體HVNl導通時停止。接著，將給出對其中由於時滯等引起的置位信號(set-2)的電平在電壓VS上升時變成「H」電平的情況(B卩，其中電壓VS上升期間的時間段與置位信號(set-2)變成「H」電平的時間點一致的情況)的描述。在此，由於兩個電平移動漏極信號(setdrn_l、resdrn)都處於「L」電平或者都處於「H」電平直至置位信號(set-2)的電平變成「H」電平，因此鎖存電路23不變。即，當電平移動漏極信號(setdrn-1、resdrn)都處於「L」電平時，信號對鎖存電路23的輸入被鎖存故障保護電路22阻止。同時，由於鎖存電路23的輸入在電平移動漏極信號(setdrn-1、resdrn)都處於「H」電平時具有負邏輯，因此鎖存電路23不變。在此情況下，當隨著電壓VS的上升而產生dv/dt噪聲時(B卩，在邏輯和電路ORl的輸出信號以及電平移動漏極信號(setdrn-2、resdrn)呈現振蕩波形的情形中)，置位信號(set-2)變成「H」電平。隨著構成置位側的公共源極放大器電路的η溝道MOS電晶體HVNl在置位信號(set-2)變成「H」電平時導通，電平移動漏極信號(setdrn-2)的電平變成「L」電平。由此，在置位信號(set-2)因電平移動漏極信號(resdrn)的電平的振蕩而變成「H」電平的時刻，置位信號(set-2)可被傳送到鎖存電路23，即使在發生由dv/dt噪聲引起的變化時也如此。由此，根據本實施例，如從圖3所示的輸出信號H0-2和圖9所示的輸出信號H0-2的比較中清楚可見，有可能抑制置位信號(set-2)的電平在電壓VS上升時變成「H」電平的情形中的輸出信號H0-2的延遲。因此，有可能抑制導通開關元件XDl的操作的延遲，由此降低並聯連接到開關元件XDl的二極體Dh的功耗。
然而，情形並非是在邏輯和電路ORl的輸出信號0R_0UT開始振蕩的任何時刻都能將置位信號(set-2)傳送到鎖存電路23。S卩，由於P溝道MOS電晶體PMla和PM2a在邏輯和電路ORl的輸出信號值達到最小值時(當絕對地達到「L」電平時)完全導通，因此儘管MOS電晶體HVNl和HVN2導通，但電平移動漏極信號(setdrn-2、resdrn)未達到「L」電平，由此可構想置位信號(set-2)未被傳送到鎖存電路23。
同樣，與此相反，MOS電晶體PMla和PM2a在邏輯和電路ORl的輸出信號0R_0UT值達到最大值(當絕對地達到「H」電平時)時完全截止，但是在此情況下，由於鎖存故障保護電路22達到簡單地工作以執行原始鎖存故障保護功能的狀況，因此置位信號(set-2)未被傳送到鎖存電路23。
因此，實際上，在邏輯和電路ORl的輸出信號0R_0UT的振蕩波形的變換區域(既不包括最大值也不包括最小值的區域)中，置位信號(set-2)被傳送到鎖存電路23。然而，取決於每一 MOS電晶體的導通狀態電阻值設置，即使在輸出信號0R_0UT的值處於最小值時，置位信號(set-2)也可被傳送到鎖存電路23。
當置位信號(set-3)的電平在由時滯等引起的電壓VS的上升結束之後變成「H」電平時，鎖存故障保護電路22的鎖存故障保護功能不操作。由此，在電路22和23以及高側驅動器21中，高側驅動器21的輸出信號H0-3在延遲唯一延遲時間ta之後上升，並且開關元件XDl導通。
同樣，雖然已給出了對置位信號變成「H」電平的情況的描述，但是在復位信號(reset)的電平變成「H」電平時復位信號(reset)也以相同的方式傳送到鎖存電路23。
接著，將參考作為示出使用電平移動電路的半橋驅動電路的電路圖的圖4來給出對根據本發明另一實施例的電平移動電路的描述。根據另一實施例的電平移動電路設置在構成半橋驅動電路的高側驅動單元2-2中。
根據本實施例的電平移動電路與圖1所示的電平移動電路的不同之處在於，添加有P溝道MOS電晶體PMl和PM2、電阻器LSRlb和LSR2b、以及逆變器INV，並且使用具有附圖所示的配置的鎖存故障保護電路22和鎖存電路23。
P溝道MOS電晶體PMl和PM2分別並聯連接到電阻器LSRla和LSR2a (對應於圖1所示的電阻器LSRl和LSR2)，並且P溝道MOS電晶體PMl和PM2的柵極端子分別連接到第二和第一連接點P2和P1。
電阻器LSRlb為其一端連接到第一連接點Pl而另一端連接到逆變器INV的輸出端子。同樣，電阻器LSR2b為其一端連接到第二連接點P2而另一端連接到鎖存電路23的輸出端子。逆變器INV的輸入端子也連接到鎖存電路23的輸出端子。
電阻器LSRlb和LSR2b、逆變器INV、以及p溝道MOS電晶體PMl和PM2構成反饋電路。
電阻器LSRla和LSR2a具有相同的電阻值，並且電阻器LSRlb和LSR2b具有相同的電阻值。
本實施例中的鎖存故障保護電路22包括逆變器22a、以及p溝道MOS電晶體22b和22c與η溝道MOS電晶體22d和22e的串聯電路。逆變器22a為其輸入端子連接到連接點P2而輸出端子連接到P溝道MOS電晶體22c的柵極和η溝道MOS電晶體22e的柵極。p溝道MOS電晶體22b的柵極和η溝道MOS電晶體22d的柵極連接到連接點P1，並且P溝道MOS電晶體22c和η溝道MOS電晶體22d的連接點連接到鎖存電路23的輸入端子。電源PSl的輸出電壓El作為電源電壓施加到電晶體22b至22e的串聯電路以及逆變器22a。同時，除了是置位-復位型觸發器以外，本實施例中的鎖存電路23由串聯連接的逆變器23a和23b以及連接在逆變器23a的輸入端子(鎖存電路23的輸入端子)與逆變器23b的輸出端子(鎖存電路23的輸出端子)之間的電阻器23c構成。電源PSl的輸出電壓El作為電源電壓施加到逆變器23a和23b。鎖存電路23具有在輸入信號(即，鎖存故障保護電路22的輸出信號)的電平處於「L」電平或「H」電平時存儲和輸出該電平的值的功能，並且在鎖存故障保護電路22的輸出信號達到高阻抗時，實現對剛好在高阻抗之前存儲的值的保持和輸出。鎖存故障保護電路22操作以使電路22的輸出在產生dv/dt噪聲時達到高阻抗且使電平移動漏極信號(setdrruresdrn)的電壓都變成「L 「電平。S卩，隨著η溝道MOS電晶體22d和P溝道MOS電晶體22c在電平移動漏極信號(setdrn、resdrn)的電壓都變成「L」電平時都截止，其輸出端子處的阻抗變高。由於鎖存電路23在鎖存故障保護電路22的輸出端子處的阻抗變高時維持先前的狀態，因此有可能避免dv/dt噪聲的影響。隨著P溝道MOS電晶體22b和η溝道MOS電晶體22e在置位信號(set)和復位信號(reset)都處於「L」電平時(即，在電平移動漏極信號(setdrn、resdrn)的電壓電平都處於「H」電平時)都截止，鎖存故障保護電路22的輸出阻抗增加，如可預期地。由此，鎖存電路23繼續維持先前的狀態。以此方式，在本實施例中，鎖存故障保護電路22的輸出阻抗在產生dv/dt噪聲時增加，並且由此消除dv/dt噪聲的影響。鎖存故障保護電路22的配置不限於圖4所示的配置。即，這樣的配置是足夠的:其輸出阻抗在每一電平移動漏極信號(setdrn、resdrn)的電壓電平變成「L」電平時增加，且在電平移動漏極信號(setdrn、resdrn)中的一個電平移動漏極信號的電壓變成「L」電平時輸出相應電平的電壓。接著，將給出對電阻器LSRlb和LSR2b的描述。在圖4中，電阻器LSRlb和LSR2b連接到位於與電阻器LSRla和LSR2a連接的第一連接點Pl和第二連接點P2 —側的相對側的鎖存電路23的輸出側，電阻器LSRlb經由逆變器INV連接到該輸出側且電阻器LSR2b直接連接到該輸出側。由此，在該側的電阻器LSRlb和LSR2b的各端子的電平為例如根據鎖存電路23的輸出信號的邏輯電平，在一個電阻器的電平處於「H」電平時另一電阻器的電平處於「L」電平。因此，對於第一連接點Pl和第二連接點P2，連接到在一個連接點一側的相對側的其端子電平處於「H」電平的電阻器的該連接點被取為H連接點，而連接到在另一連接點一側的相對側的其端子電平處於「L」電平的電阻器的該連接點被取為L連接點。在此，假設在第一連接點Pl —側的相對側的電阻器LSRlb的端子處於「H」電平且在第二連接點P2 —側的相對側的電阻器LSR2b的端子處於「L」電平，P溝道MOS電晶體PMl的柵極變成「L」電平，這意味著P溝道MOS電晶體PMl導通並用作上拉電阻器。由此，該情形為只通過電阻器LSRla和LSRlB以及p溝道MOS電晶體PMl上拉第一連接點Pl且沒有下拉因素。同樣，「H」電平被上拉到以電壓VS為基準的電壓El的電平。因此，從第一連接點Pl輸出的電平移動漏極信號(setdrn)的電壓電平等於以電壓VS為基準的電壓El。同時，從第二連接點P2輸出的電平移動漏極信號(resdrn)的電壓值為電壓El經電阻器LSR2a和LSR2b 分壓的值(=El.RLSR2b/ (RLSR2a+RLSR2b))。注意，RLSR2a 和 RLSR2b 分別是電阻器LSR2a和LSR2b的電阻值。此時，預先固定電阻器LSR2a和LSR2b的分壓比，以使對鎖存故障保護電路22而言分壓值的電平為「H」電平(S卩，使該電平高於逆變器22a的閾值電壓)，該逆變器22a的閾值電壓構成鎖存故障保護電路22相對於該信號(resdrn)的電壓的閾值電壓。
同樣，在第一連接點Pl —側的相對側的電阻器LSRlb的端子處於「L」電平且在第二連接點P2 —側的相對側的電阻器LSR2b的端子處於「H」電平的情況下，預先固定電阻器LSRla和LSRlb的分壓比，以使鎖存故障保護電路22的電壓El經電阻器LSRla和LSRlb分壓的電平為「H」電平。S卩，分壓比固定，以使從第一連接點Pl輸出的電平移動漏極信號(setdrn)的電壓高於由鎖存故障保護電路22的MOS電晶體22b和22d構成的逆變器的閾值電壓(即，電壓El經電阻器LSRla和LSRlb分壓的值(=El.RLSRlb/(RLSRla+RLSRlb))，注意RLSRla和RLSRlb分別是電阻器LSRla和LSRlb的電阻值)，即高於鎖存故障保護電路22相對於該信號(setdrn)的電壓的閾值電壓。
通過以此方式固定電阻器LSRla和LSRlb的分壓比以及電阻器LSR2a和LSR2b的分壓比，保證在「L」電平的輸入信號只被輸入到輸入至高側驅動單元2-2的信號(set、reset)的一個端子時，鎖存故障保護電路22不阻止輸入信號。
接著，將給出對由電阻器LSRlb和LSR2b、逆變器INV、以及p溝道MOS電晶體PMl和PM2構成的反饋電路的描述。
當假設電阻器LSRla和LSR2a的電阻值相同且電阻器LSRlb和LSR2b的電阻器相同、並且臨時忽略P溝道MOS電晶體PMl和PM2的導通狀態阻抗時，其柵極連接到H連接點(第一和第二連接點Pl和P2的「H」電平連接點)的P溝道MOS電晶體的柵-源電壓為零。同樣，其柵極連接到 L連接點(第一連接點Pl和P2的「L」電平連接點)的P溝道MOS電晶體的柵-源電壓為El.Ra/ (Ra+Rb) 0 Ra是電阻器LSRla和LSR2a中的任一電阻器的電阻值，而Rb是電阻器LSRlb和LSR2b中的任一電阻器的電阻值。
柵-源電壓EI Ra/ (Ra+Rb)的值被設置在比P溝道MOS電晶體PMl和PM2的閾值電壓略高的值。由此，其柵極連接到L連接點的MOS電晶體具有有限的導通狀態電阻Ron，並且具有導通狀態電阻Ron的MOS電晶體具有並聯連接到電阻器LSRla或LSR2a的配置。例如，將El取為E1=15V、將每一 P溝道MOS電晶體PMl和PM2的閾值電壓取為2.5V(以VS為基準，該電壓為 12.5V=15V - 2.5V)、RLSRla=RLSR2a=Ra=10k Ω、並且 RLSRlb=RLSR2b=Rb=45k Ω，柵-源電壓為El -Ra/ (Ra+Rb) =2.7V，該值比閾值電壓(以VS為基準，該電壓為12.3V=15V -2.7V)高 0.2V。
以此方式，在本實施例中，由於其柵極連接到L連接點的P溝道MOS電晶體(P溝道MOS電晶體PMl和PM2中的其漏極端子連接到H連接點的一個電晶體)的柵-源電壓El.Ra/ (Ra+Rb)的值 被設為接近P溝道MOS電晶體PMl和PM2的閾值電壓的值，因此導通狀態電阻Ron的值為除零以外的有限值。
因此，即使在連接到H連接點的η溝道MOS電晶體HVNl或HVN2導通時，也防止貫通電流在電壓Vb所處的位置和地電壓所處的位置之間流動。
對於p溝道MOS電晶體PMl和電阻器LSRla的並聯連接以及p溝道MOS電晶體PM2和電阻器LSR2a的並聯連接，具有其柵極連接到L連接點(連接點Pl和P2的「L」電平連接點)且具有導通狀態電阻Ron的P溝道MOS電晶體的並聯連接連接在H連接點(連接點Pl和P2的「H」電平連接點)與施加有電位Vb的電源線LI之間，這意味著H連接點和線LI之間的組合電阻值小於圖1所示的實施例中的H連接點和電源線LI之間的組合電阻值。同時，導通狀態電阻Ron不與L連接點連接。由於如上所述寄生電容器Cdsl和Cds2存在於η溝道MOS電晶體HVNl和HVN2的源極和漏極之間，因此導通狀態電阻Ron使得相對於H連接點的時間常數和相對於L連接點的時間常數之間的差值小於後一個時間常數。由此，當H連接點和L連接點的電壓因dv/dt噪聲而變化時，與L連接點的電壓相比，H連接點的電壓變化得更快。因此，當H連接點和L連接點兩者的電壓都上升時，在H連接點的電壓達到鎖存故障保護電路22的逆變器的閾值電壓(由逆變器22a以及MOS電晶體22b和22d構成的逆變器的閾值電壓)而花費的時間與L連接點達到相同閾值電壓而花費的時間之間出現大的差異。對鎖存電路23進行置位或復位，從而根據該時間差最終維持原始值。因此，根據本實施例，有可能更可靠地防止由dv/dt噪聲引起的故障。如上所述，根據鎖存電路23的輸出信號，由電阻器LSRlb和LSR2b、逆變器INV、以及P溝道MOS電晶體PMl和PM2構成的反饋電路將第一連接點Pl和第二連接點P2中的一個連接點的電壓上拉到次級側電壓系的高電壓側電源電壓，並且將另一電壓下拉到次級側電壓系的低電壓側電源電壓，由此更可靠地防止由dv/dt噪聲引起的故障。同樣，通過本實施例的電平移動電路，按照與圖1所示的電平移動電路相同的方式，獲取抑制導通開關元件XDl的操作的延遲、由此降低二極體Dh中的功耗的優點。在上文中，已假設逆變器22a的閾值電壓以及由MOS電晶體22b和22d構成的逆變器的閾值電壓相同，但是這是為了簡化描述，閾值電壓並非必然是相同的。同樣，在本實施例中，具有圖8中的配置的電路被用作鎖存故障保護電路22，但是也有可能使用置位-復位型觸發器連同鎖存故障保護電路22作為鎖存電路23。同樣，邏輯和電路ORl為實現上述操作的電路(邏輯門電路)是足夠的，它不限於簡單的邏輯和電路(或門電路)。附圖標記列表I輸出電路2、2-1、2-2高側驅動單元3低側驅動單元21高側驅動器22鎖存故障保護電路22a逆變器22b、22c P 溝道 MOS 電晶體22d、22e η 溝道 MOS 電晶體23鎖存電路23a、23b 逆變器23c 電阻器
31低側驅動器
Cdsl、Cds2 寄生電容器
D1、D2、Dh、Dl 二極體
PS1、PS2 電源
PMl、PM2、PMla、PM2a P 溝道 MOS 電晶體
LSRl、LSR2、LSRla、LSR2a、LSRlb、LSR2b 電阻器
HVNl、HVN2 η 溝道 MOS 電晶體
INV逆變器
ORl邏輯門電路(邏輯和電路)
RL 負載
XD1、XD2 開關元件
權利要求
1.一種電平移動電路，所述電平移動電路將來自初級側電壓系的輸入信號傳送到對不同於所述初級側電壓系的次級側電壓系進行操作的系統，其特徵在於，所述電平移動電路包括: 具有第一電阻器以及連接在所述次級側電壓系的高電壓側電源電壓與所述初級側電壓系的低電壓側電源電壓之間的第一開關元件的串聯電路； 具有第二電阻器以及連接在所述次級側電壓系的高電壓側電源電壓與所述初級側電壓系的低電壓側電源電壓之間的第二開關元件的串聯電路； 對所述次級側電壓系進行操作且輸入有作為所述第一電阻器和所述第一開關元件的連接點的第一連接點的電壓、並且輸入有作為所述第二電阻器和所述第二開關元件的連接點的第二連接點的電壓的鎖存故障保護電路； 對所述次級側電壓系進行操作且輸入有所述鎖存故障保護電路的輸出的鎖存電路； 與所述第一電阻器並聯連接的第三開關元件； 與所述第二電阻器並聯連接的第四開關元件；以及 對所述次級側電壓系操作且輸入有所述第一和第二連接點的電壓的邏輯門電路， 其中，所述初級側電壓系的控制所述第一開關元件的導通和截止的信號被輸入到所述第一開關元件，並且所述初級側電壓系的控制所述第二開關元件的導通和截止的信號被輸入到所述第二開關元件， 所述鎖存故障保護電路被配置成在所述第一和第二開關元件中的任一開關元件導通時將基於所述第一和第二連接點的電壓確定的信號傳送到所述鎖存電路、並且在所述第一和第二開關元件同時導通時不將基於所述第一和第二連接點的電壓確定的信號傳送到所述鎖存電路，以及 所述邏輯門電路在所述第一和第二連接點的電壓都低於所述邏輯門電路的閾值時使得所述第三和第四開關元件導通。
2.如權利要求1所述的電平移動電路，其特徵在於，還包括: 反饋電路，所述反饋電路根據所述鎖存電路的輸出將所述第一和第二連接點中的一個連接點的電壓上拉到所述次級側電壓系的高電壓側電源電壓，並且將另一連接點的電壓下拉到所述次級側電壓系的低電壓側電源電壓。
3.如權利要求2所述的電平移動電路，其特徵在於， 所述反饋電路包括一端連接到所述第一連接點且另一端施加有所述鎖存電路輸出信號的反相信號的第三電阻器，以及一端連接到所述第二連接點且另一端施加有所述鎖存電路輸出信號的非反相信號的第四電阻器。
4.如權利要求1所述的電平移動電路，其特徵在於，還包括: 所述鎖存故障保護電路被配置成在所述第一和第二連接點的電壓都低於所述鎖存故障保護電路的閾值時使其輸出阻抗上升到高阻抗。
5.如權利要求1所述的電平移動電路，其特徵在於，還包括: 所述鎖存故障保護電路包括反相元件、其第一和第二 P溝道MOS晶體矽串聯連接的P溝道MOS電晶體串聯電路、以及其第一和第二 η溝道MOS晶體矽串聯連接的η溝道MOS電晶體串聯電路， 其中，所述P溝道MOS電晶體串聯電路和所述η溝道MOS電晶體串聯電路串聯連接在所述次級側電壓系的高電壓側電源電壓和低電壓側電源電壓之間， 所述第一連接點連接到所述第一 P溝道MOS電晶體和所述第一 η溝道MOS電晶體的柵極， 所述第二連接點連接到所述反相元件的輸入端子， 所述反相元件的輸出端子連接到所述第二 P溝道MOS電晶體和所述第二 η溝道MOS電晶體的柵極，以及 所述P溝道MOS電晶體串聯電路和所述η溝道MOS電晶體串聯電路的連接點連接到所述鎖存電路的數據輸入端子。
6.如權利要求5所述的電平移動電路，其特徵在於，所述邏輯門電路的閾值被設為低於或等於所述鎖存故障保護電路的閾值。
7.如權利要求4所述的電平移動電路，其特徵在於，所述鎖存電路由其電阻器連接在輸入側和輸出側之間的緩衝電路構成。
8.如權利要求7所述的電平移動電路，其特徵在於，所述緩衝電路由串聯連接的兩個反相元件構成。
9.如權利要求3所述的電平移動電路，其特徵在於，還包括: 並聯連接到所述第一電阻器的第三P溝道MOS電晶體；以及並聯連接到所述第二電阻器的第四P溝道MOS電晶體， 其中，所述第三P溝道MOS電晶體的柵極連接到所述第二電阻器和所述第四電阻器的連接點，並且所述第四P溝道MOS電晶體的柵極連接到所述第一電阻器和所述第三電阻器的連接點。
10.如權利要求9所述的電平移動電路，其特徵在於， 所述鎖存電路輸出信號的反相信號具有所述次級側電壓系的低電壓側電源電壓，並且所述第一電阻器和所述第三電阻器的分壓比固定，以使所述第一開關元件和所述第三開關元件處於截止狀態時的所述第一連接點的電壓位於所述次級側電壓系的高電壓側電源電壓減去所述第四P溝道MOS電晶體的閾值電壓而得到的電壓與所述鎖存故障保護電路的與所述第一連接點電壓相對的閾值電壓和所述次級側電壓系的低電壓側電源電壓相加而得到的電壓之間，以及 所述鎖存電路輸出信號的非反相信號具有所述次級側電壓系的低電壓側電源電壓，並且所述第一電阻器和所述第三電阻器的分壓比固定，以使所述第二開關元件和所述第四開關元件處於截止狀態時的所述第二連接點的電壓位於所述次級側電壓系的高電壓側電源電壓減去所述第三P溝道MOS電晶體的閾值電壓而得到的電壓與所述鎖存故障保護電路的與所述第二連接點電壓相對的閾值電壓和所述次級側電壓系的低電壓側電源電壓相加而得到的電壓之間。
全文摘要
提供了一種電平移動電路，由此該電平移動電路有可能防止由用於抑制構成半橋的高側開關元件中的dv/dt噪聲的電路引起的導通操作的延遲發生。該電路包括由連接到次級電壓系的高電壓側電源電壓與初級電壓系的低電壓側電源電壓之間的位置的電阻器(LSR1)以及開關元件(HVN1)構成的串聯電路；由連接到次級電壓系的高電壓側電源電壓與初級電壓系的低電壓側電源電壓之間的位置的電阻器(LSR2)以及開關元件(HVN2)構成的串聯電路；在次級電壓系中操作且輸入位於電阻器(LSR1)和開關元件(HVN1)之間的連接點(P1)的電壓以及位於電阻器(LSR2)和開關元件(HVN2)之間的連接點(P2)的電壓的鎖存故障保護電路(22)；在次級電壓系中操作且輸入來自鎖存故障保護電路(22)的輸出的鎖存電路(23)；並聯連接到電阻器(LSR1)的開關元件(PM1a)；並聯連接到電阻器(LSR2)的開關元件(PM2a)；以及在次級電壓系中操作且輸入連接點(P1)和(P2)的電壓以控制開關元件(PM1a)和(PM2a)的導通/截止操作的或電路(OR1)。
文檔編號H03K19/0185GK103141028SQ201180047321
公開日2013年6月5日 申請日期2011年9月29日 優先權日2010年9月30日
發明者赤羽正志 申請人:富士電機株式會社