一種快閃記憶體單元製作方法與流程

2023-08-10 18:42:31 1

本發明涉及半導體技術領域，尤其涉及一種快閃記憶體單元製作方法。

背景技術：

近些年來，隨著家用電器、個人電腦、照相機以及智能掌上行動裝置等產品的快速增長，IC產業幾乎融入了人們生活的方方面面。其中非易失性存儲器因為具有斷電下可靠的數據保持性能，得到了飛速的發展。進入21世紀以來，隨著製造工藝的不斷革新，不揮發存儲器的存儲容量不斷突破，其市場佔有率接近半導體產業的半邊天，作為非易失性存儲器家族中的佼佼者，快閃記憶體(Flash)存儲器可謂如日中天，產品種類可謂琳琅滿目。而在快閃記憶體的製造工藝中，如圖1至圖2中所示，需要對快閃記憶體單元中的多晶矽層進行研磨，以形浮柵，但是在研磨過程中多晶矽片不同的區域由於結構不同存在研磨不均，進而會造成多晶矽片的存儲器件區上方的多晶矽層與外圍電路區上的多晶矽層存在明顯的高度差，進而會造成外圍電路區的多晶矽過薄，在後續工序中對外圍電路區的過薄的多晶矽去除時容易造成快閃記憶體單元的有矽襯底的損傷。

技術實現要素：

針對現有技術中製作快閃記憶體單元存在的上述問題，現提供一種旨在快閃記憶體單元製造工藝中對存儲器件上的多晶矽和外圍電路區上的多晶矽層實現均勻研磨，避免造成外圍電路區的多晶矽過薄造成快閃記憶體單元的矽襯底損傷的快閃記憶體單元製作方法。

具體技術方案如下：

一種快閃記憶體單元製作方法，其中，提供一矽襯底、，所述矽襯底定義有存儲器件區及外圍電路區，所述存儲器件區與所述外圍電路區之間通過淺溝槽結構進行隔離，所述矽襯底上表面覆蓋一多晶矽層，還包括以下步驟：

步驟S1、於所述多晶矽層進行離子注入，並進行退火；

步驟S2、去除預定厚度的位於所述存儲器件區上方的所述多晶矽層，所述預定厚度小於所述多晶矽層的厚度；

步驟S3、對剩餘的所述多晶矽層進行減薄，使所述多晶矽層表面平坦。

優選的，所述步驟S2中，提供一掩膜遮蔽所述外圍電路區，以供去除預定厚度的位於所述存儲器件區上方的所述多晶矽層。

優選的，所述掩膜為圖案化的光阻層。

優選的，通過光刻工藝形成所述圖案化的光阻層。

優選的，所述步驟2與所述步驟3之間還包括，去除位於所述外圍電路區的所述光阻層。

優選的，所述步驟2中，通過幹法刻蝕去除預定厚度的位於所述存儲器件區上方的所述多晶矽層。

優選的，所述步驟3中，通過化學機械研磨對剩餘的所述多晶矽層進行減薄。

優選的，所述步驟3中，減薄後的剩餘的所述多晶矽層的厚度等於所述淺溝槽隔離結構露出所述矽襯底的高度。

優選的，所述步驟1之前，所述多晶矽層的厚度為180納米。

優選的，所述步驟2中，所述預定厚度為80納米；和/或

所述步驟3中，減薄後的剩餘的所述多晶矽層的厚度為67-70納米。

上述技術方案具有如下優點或有益效果：在製作快閃記憶體單元過程中可控制存儲器件區和外圍電路區的多晶矽層研磨厚度保持一致，避免研磨中存儲器件區和外圍電路區的多晶矽層出現高度差，造成後續對外圍電路區的多晶矽去除時易對快閃記憶體單元的矽襯底造成損傷的問題。

附圖說明

參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。

圖1為背景技術中的未研磨前的快閃記憶體單元的結構示意圖；

圖2為背景技術中的研磨後的快閃記憶體單元的結構示意圖；

圖3為本發明一種快閃記憶體單元製作方法實施例的流程圖；

圖4為本發明一種快閃記憶體單元製作實施例中，關於未研磨前的快閃記憶體單元；

圖5為本發明一種快閃記憶體單元製作方法實施例中，關於對外圍電路區進行掩膜遮蔽的結構；

圖6為本發明一種快閃記憶體單元製作方法實施例中，關於將存儲器件區上方的多晶矽減薄預定厚度的結構；

圖7為本發明一種快閃記憶體單元製作方法實施例中，關於在外圍電路區去除掩膜遮蔽的結構；

圖8為本發明一種快閃記憶體單元製作方法實施例中，關於在研磨之後的整體多晶矽的結構示意圖。

上述說明書附圖標記表示：

(1)、矽襯底；(2)、多晶矽層；(21)、存儲器件區；(22)、外圍電路區；(3)、掩膜；(4)、淺溝槽。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動的前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

需要說明的是，在不衝突的情況下，本發明中的實施例及實施例中的特徵可以相互組合。

下面結合附圖和具體實施例對本發明作進一步說明，但不作為本發明的限定。

本發明的技術方案中包括一種快閃記憶體單元製作方法。

一種快閃記憶體單元製作方法，其中，提供一矽襯底1，矽襯底1定義有存儲器件區21及外圍電路區22，存儲器件區21與外圍電路區之間通過淺溝槽4結構進行隔離，矽襯底1上表面覆蓋一多晶矽層2，如圖3所示，還包括以下步驟：

步驟S1、於多晶矽層2進行離子注入，並進行退火；

步驟S2、去除預定厚度的位於存儲器件區21上方的多晶矽層2，預定厚度小於多晶矽層2的厚度；

步驟S3、對剩餘的多晶矽層2進行減薄，使多晶矽層2表面平坦。

在製作快閃記憶體單元的過程中需要對快閃記憶體單元中矽襯底1上的多晶矽層2進行研磨，而在研磨過程中多晶矽片中的存儲器件區21和外圍電路區的結構不同，因此研磨速率不同，因此會造成存儲器件區21和外圍電路區的多晶矽層2研磨存在明顯的高度差，為了克服這一問題，本發明中首先對矽襯底1上的多晶矽層2進行離子注入後退火處理；接著對存儲器件區21上方的多晶矽層2提前進行減薄處理，以去除預定厚度，需要說明的是，去除的預定厚度小於未處理之前的多晶矽層2的厚度；

在對存儲器件去上方的多晶矽層2去除預定厚度後，對剩餘的多晶矽層2繼續進行減薄處理，直至多晶矽的表面平坦；

在對多晶矽層進行離子注入操作之後，多晶矽離子則會較容易研磨，提高了整體研磨速率。

在一種較優的實施方式中，步驟S2中，提供一掩膜3遮蔽外圍電路區22，以供去除預定厚度的位於存儲器件區21上方的多晶矽層2。

在一種較優的實施方式中，步驟2中，通過幹法刻蝕去除預定厚度的位於存儲器件區21上方的多晶矽層2。

上述技術方案中，在對存儲器件區21上方的多晶矽層2去除預定厚度時，可採取幹法刻蝕工藝進行處理，而在進行幹法刻蝕時需要對其它的多晶矽層2即外圍電路區22進行保護，因此可採取掩膜3對外圍電路區22進行遮蔽操作。

在一種較優的實施方式中，掩膜3為圖案化的光阻層。

在一種較優的實施方式中，通過光刻工藝形成圖案化的光阻層。

在一種較優的實施方式中，步驟2與步驟3之間還包括，去除位於外圍電路區22的光阻層。

在一種較優的實施方式中，步驟3中，通過化學機械研磨對剩餘的多晶矽層2進行減薄。

化學機械研磨亦稱為化學機械拋光，其原理是化學腐蝕作用和機械去除作用相結合的加工技術，是目前機械加工中唯一可以實現表面全局平坦化的技術。

在一種較優的實施方式中，步驟3中，減薄後的剩餘的多晶矽層2的厚度等於淺溝槽4隔離結構露出矽襯底1的高度。

在一種較優的實施方式中，步驟1之前，多晶矽層2的厚度為180納米。

在一種較優的實施方式中，步驟2中，預定厚度為80納米。

在一種較優的實施方式中，步驟3中，減薄後的剩餘的多晶矽層2的厚度為67-70納米。

以下以結合附圖對整體製作流程進行描述，需要說明的是，以下描述中出現的具體參數為優選實施例，並不能以此對本發明的保護範圍進行限制。

如圖4所示，對矽襯底1上的多晶矽層2未進行研磨處理前，此時的多晶矽層2厚度為180納米；

如圖5所示，在開始進行研磨處理時，通過掩膜3對外圍電路區22進行遮蔽；

如圖6所示，在掩膜3遮蔽外圍電路區22後，通過幹法蝕刻對存儲器件區21上的多晶矽層2減薄處理至剩餘100納米；

如圖7所示，採用化學機械研磨方法對剩餘的多晶矽層2進行整體研磨；

如圖8所示，在經過整體研磨之後，最終使存儲器件區21上的多晶矽層2以及外圍電路區22上的多晶矽層2厚度一致，此時的研磨後的多晶矽層2整體厚度為67-70納米。

以上所述僅為本發明較佳的實施例，並非因此限制本發明的實施方式及保護範圍，對於本領域技術人員而言，應當能夠意識到凡運用本發明說明書及圖示內容所作出的等同替換和顯而易見的變化所得到的方案，均應當包含在本發明的保護範圍內。