可耐受高電壓輸出暫存器的製作方法
2023-08-02 15:24:01
專利名稱：可耐受高電壓輸出暫存器的製作方法
技術領域：
本發明一般地涉及一高阻抗狀態的輸出暫存器，更具體地說，涉及能夠耐受輸出端電壓大於輸入端電壓的輸出暫存器。
圖1為傳統輸出暫存器100的電路圖。在圖1中，IN 102代表一個訊號輸入，OE(可動作輸出)104代表為順利輸出所需的訊號輸入，代表訊號輸入IN102反轉型態的輸出端106則與輸出墊108相連。訊號輸入104(OE，可動作的輸出)與或門110的低動作輸出端，還有與門112的輸入端相連。或門110輸出端的DP點和p通道電晶體118(MP1)的柵極相連。P通道電晶體118在其源極和漏極之間有一通道，兩端分別連接電壓供應120(VDD，通常是+3.3伏特)與輸出端106。該p通道電晶體的基底和Vdd 120相連。與門112輸出端的DN點則和一n通道電晶體126(MN1)的柵極相連。該n通道電晶體126的通道則兩端分別連接輸出端106和參考電壓128，而該n通道電晶體的基底則與參考電壓128相連。
根據圖1所示，以下將描述邏輯柵極110和112，以及電晶體MP1 118和MN1 126的運作情形。當OE 104訊號邏輯為low(或是」0」，關閉狀態)時，DP點114的邏輯為high，DN點112的邏輯為low，則MP1 118和MN1 126電晶體皆在關的狀態，而本驅動器也因而進入高阻抗狀態。當OE 104邏輯為high(或是」1」，啟動狀態)時，本暫存器即脫離高阻抗狀態，而此時的輸出端視IN訊號的狀態而定。如果IN 102邏輯為low(或是」0」)，DP 114和DN122皆為low(或」0」)，而MP1 118電晶體和MN1 126電晶體則分別為開與關的狀態，因而造成輸出端106電壓趨近於輸入端電壓Vdd。
如果IN 102邏輯為high(或」1」)，且OE 104亦為high(或是」1」，開)，則DP 114和DN 122皆為high(或是」1」)，MP1 118電晶體與MN1 126電晶體則分別為關與開，因而造成輸出端106電壓趨近於參考電壓(Gnd)128。
前述的輸出暫存器在操作上有一條件，即施加於輸出端的電壓不得大幅超出輸入端電壓120(通常約為+3.3伏特)。如果施加於輸出端的電壓大於輸入端的話，p通道電晶體118與輸出端106相連的通道底端的電壓，將會比和供應電壓相近的柵極電壓來得大，因而造成其通道自輸出端106傳導回輸入端120。輸出端電壓較高(例如5伏特)會對p通道電晶體的主體二極體(body diode)產生順向偏壓，導致遺漏電流以及該電晶體的暫存器柵極氧化層發生退化，並因此降低其可靠性。
圖2所示的前述暫存器電路圖即企圖克服此一問題。如圖2所示，輸出暫存器200包括一對p通道導入電晶體MP1和MP2，一個n通道導出電晶體MN1，一個可動作電晶體(enable transistor)MN3，一個受限電晶體MP4，一個或門以及一個與門。
P通道導入電晶體MP1和MP3的通道在電壓輸入端Vdd和輸出端206之間相互串聯。具體而言，電晶體MP1 218的源極與基底是和電壓輸入端Vdd220(通常為+3.3伏特)相連，而其漏極則與A222相連。電晶體MP3 242的通道則分別與A 222以及輸出端206相連。電晶體MP3 242的基底是和輸出端206相連。電晶體MN1 228的通道分別與輸出端206及參考電壓244相連。電晶體MN3 238的通道分別與電晶體MP3 242的柵極240以及參考電位244相連。電晶體MP4 236的通道分別與電晶體MP3 242的柵極240以及輸出端206相連；MP4的基底亦與輸出端206相連。
與門212的輸出端與導出電晶體MN1 228的柵極相接，或門210的輸出端則和導入電晶體MP1 218的柵極216相連。OE 204訊號輸入端與電晶體MP4 236及MN3238的柵極232及234相連。OE 204訊號輸入端同時和或門210的低動作輸出端，還有與門212的一個輸入端相連。IN訊號則與或門210的高動作輸入端，和與門212的另一個輸入端相連。
與圖1所示的輸出暫存器100相比較，圖2所示的輸出暫存器200包括內含MP3、MP4、及MN3的受限電路230。當OE 204的邏輯訊號為low(或」0」)時，電晶體MN3238屬於關閉狀態，與電晶體MP3 240的柵極和源極相連的電晶體MP4 236則為低阻抗狀態。這將迫使電晶體MP3 240進入高阻抗狀態，因為MP3並無源極一柵極電壓(source-to-gate voltage)。若在206施加的電壓較輸入端電壓Vdd更大，例如5伏特，則輸出端206將成為高阻抗狀態，而從輸出端206返回電源供應220的電流，在面對比電源供應電壓超出2或3伏特的訊號時則會受到受限。當OE 204的輸入訊號邏輯為high(或」1」)時，電晶體MP4 236不具傳導性，而電晶體MN3 238則為啟動狀態。電晶體MN3 234的漏極會導出電晶體MP3 242的柵極，使其電壓趨近於參考電壓，從而可動作電晶體MP3。
於是電晶體MP1 216和MN1 226之運作便和傳統電路一樣，驅動輸出端206，並呈現低阻抗狀態。
然圖2所示的輸出暫存器200中，電晶體MP1 218和MP3 240是形成於不同的n井，需用較大尺寸的晶片，因而對柵極氧化層的完整性產生不利影響。
因此，如何設計出在輸出端能夠承受從0到5伏特不等的電壓，並在不增加晶片尺寸的前提下，有效克服柵極氧化層完整性問題的改良型輸出暫存器，實有其必要性。
本發明的優點的在於本輸出暫存器在供應電壓為3.3伏特時，其輸出端仍能夠與5伏特的輸入訊號相容。
本發明的另一個優點在於有效克服了柵極氧化層完整性、可靠性降低的問題。
另一個優點則是由於暫存器在晶片上所佔面積縮小，故可降低暫存器的製造成本。
本發明前述及其他的特點、層面與優點將可在下列描述、隨附的權利要求範圍、以及附圖中獲得更充分的理解圖1顯示了已有的輸出暫存器的電路圖；圖2顯示了另一已有的輸出暫存器的電路圖；圖3顯示了本發明的一種可耐受高電壓的輸出暫存器實施例的電路圖；圖4顯示了圖3所示電路的n井偏壓電路實施例的電路圖；圖5顯示了圖3所示電路的n井偏壓電路另一實施例的電路圖。
導入電晶體330和334的通道皆於一端相連在一塊，以使這對電晶體的通道串聯起來。第一個導入電晶體330的通道的另一端則是與供應電壓Vdd 302相連，而第二個導入電晶體334的通道的另一端則與輸出端312相連，而後者又與墊313(pad 313)連在一起。
導出電晶體338和332的通道皆於一端相連在一塊，以使這對電晶體的通道串聯起來。第一個導出電晶體338的通道的另一端則是與輸出端312相連，而第二個導出電晶體332的通道的另一端則與GND 304相接。第一個導出電晶體338的柵極系和供應電壓Vdd 302相連。
可動作電晶體340和342的通道皆於一端相連在一塊，以使這對電晶體的通道串聯起來。第一個可動作電晶體340的通道的另一端則是與第二個導入電晶體334的柵極相連，而第二個可動作電晶體342的通道的另一端則與GND 304相連。第一個可動作電晶體340的柵極是與供應電壓Vdd 302相連。
受限電晶體336的通道分別與第二個導入電晶體334的柵極，以及輸出端312相連。該受限電晶體的柵極則和供應電壓Vdd 302相連。受限電晶體336的基底與導入電晶體330和334的基底皆和一基底偏壓NW BIAS 306相連。
與非門314有一輸出端320與第一個導入電晶體330的柵極相連，另有2個輸入端，一個專門接收輸入數據訊號IN 310，另一個則接收輸出動作訊號OE 308。
或非門322有一輸出端328與第二個導出電晶體332的柵極相連，另有兩個輸入端，一個為高動作輸入端，接收數據輸入訊號IN 310，另一個為低動作輸入端，接收輸出動作訊號OE 308。
當電晶體330與334的柵極皆為low時，這對導入電晶體330和334為供應電壓Vdd及輸出端312之間提供了一低阻抗通道。但只要其中有一個柵極邏輯為high時，這對導入電晶體330與334則提供一高阻抗通道。
當電晶體332的柵極邏輯為high時，導出電晶體338及332為輸出端312及參考電壓304之間提供一低阻抗通道；當332的柵極為low時，則為高阻抗通道。
當第二個可動作電晶體342的柵極邏輯為high時，可動作電晶體340和342為第二個導入電晶體334的柵極與參考電壓304之間提供了一低阻抗通道；當342的柵極邏輯為low時，則為高阻抗通道。
當輸出端電壓較供應電壓Vdd高出約一p通道起始電壓Vtp時，受限電晶體336為和電晶體334通道一端相連的輸出端312，以及電晶體334的柵極之間提供了一低阻抗通道。否則受限電晶體336將不具傳導性，因為其通道的電壓並未大於其柵極電壓，即供應電壓Vdd。
圖3所示電路的操作方法如下。當輸出端OE訊號邏輯為low(其電壓接近參考電壓)，與非門輸出端邏輯為high(其電壓接近供應電壓Vdd)，第一個導入電晶體330之柵極亦然。在此情況下，可動作電晶體340及342為第二個導入電晶體334的柵極與參考電壓304之間提供一高阻抗通道。因此，導入電晶體在供應電壓Vdd302和輸出端312之間提供一高阻抗通道。此外，當OE訊號為low時，導出電晶體338和332將產生高阻抗，因為電晶體332的柵極為low，而輸出動作訊號驅使或非門322的輸出邏輯為low。受限電晶體336通常不具傳導性，除非在輸出端施加較供應電壓Vdd 302更高的電壓，且輸出暫存器系處於高阻抗狀態。若發生此種情形，則受限電晶體336會進行傳導以避免在第二個導入電晶體334上產生源極-柵極電壓。如此可以保證即使輸出端電壓大於供應電壓時，在輸出端312及供應電壓302之間仍存在高阻抗。
當輸出動作訊號OE邏輯為high時，可動作電晶體340及342將在第二個導入電晶體334的柵極和參考電位304之間提供低阻抗，使電晶體334的柵極邏輯變成low。這使得兩個導入電晶體可以視輸入數據訊號310而呈現低阻抗或高阻抗。若輸入數據訊號為high，則導入電晶體330和334將在供應電壓Vdd 302及輸出端312之間提供低阻抗，而導出電晶體338和332則在輸出端與參考電壓304之間提供高阻抗。這將造成輸出端312的電壓提高為幾近供應電壓Vdd 302。若輸入數據訊號邏輯為low，則情況會相反過來，即導入電晶體提供高阻抗，而導出電晶體則提供低阻抗，從而降低輸出端電壓至接近參考電壓的水準。當輸出動作訊號邏輯為high時，受限電晶體對輸出並無影響，因為其通道的電壓並未較柵極電壓來得高。
針對圖3所示的電路而言，最好能夠在p通道電晶體330與334形成的n井上施加偏壓，如此一來p型源極和漏極區才不會對n井產生順相偏壓。故應於p通道電晶體330、334、336的基底或主體上施加一基底偏壓c。在一實施例中，該電壓VF系藉由第四圖所示n井偏壓電路400所產生的。
圖4中，n井偏壓電路400包括一對p通道偏壓電晶體404與406。這些偏壓電晶體的通道皆於402端相連，以串聯這些偏壓電晶體的通道。第一個偏壓電晶體404的通道另一端和供應電壓408相連，而第二個偏壓電晶體406的通道另一端則與輸出端410相連。第一個偏壓電晶體404的柵極和供應電壓Vdd 408相連，第二個偏壓電晶體406的柵極則和輸出端410相連。每個電晶體的基底則與電晶體404和406的兩個通道的接合點相連，該接合點提供基底偏壓VF。
如此安排下，電晶體404和406提供一偏壓VF，視輸出電壓與供應電壓孰者為大即為VF。若供應電壓408較大，則電晶體404具傳導性，並使偏壓輸出端402趨近供應電壓。若輸出端410至電壓較大，則電晶體406具傳導性，並使偏壓輸出端402趨近輸出端電壓。當圖4所示電路400被用來當作偏壓產生器，讓n井與p通道電晶體在n井上所形成的p區之間維持一缺乏區(和隔離)時，可使電晶體404、406、330、334、306的基底維持在電路中的最高電壓。
圖5所示為圖4中的n井偏壓電路應用於不同的實施例。其中較圖4所示電路增加了第三個偏壓電晶體508。第三個偏壓電晶體的通道分別連接供應電壓Vdd 510和偏壓輸出端502。第三個偏壓電晶體508的柵極則與圖3所示的第二個導入電晶體334的柵極，或是圖3所示的可動作電晶體的接合點B相連。若與第二個導入電晶體334的柵極，或是可動作電晶體的接合點相連時，電晶體508會在供應電壓Vdd510和偏壓輸出端502之間提供一較低的電阻，因為電晶體508的柵極電壓比電晶體504柵極電壓更接近參考電壓304。
基於以上討論，本發明揭示一可耐受高電壓的輸出暫存器，在供應電壓為3.3伏特的情況下，其輸出端仍能夠與5伏特的輸入訊號相容。本發明得以克服因柵極氧化層完整性可靠性退化所衍生的問題，並借著縮小晶片尺寸而進一步降低製造成本。
雖然本發明已以數個較佳實施例詳述如上，但仍有其他可能的實施例。故隨附權利要求書的精神與範圍不應被局限於上列詳述的較佳實施例。
權利要求
1.一種具高阻抗狀態的驅動器，其中包含導入裝置針對輸出動作訊號以及輸入數據訊號加以反應的導入裝置，能夠在第一供應電壓和輸出端之間提供一低阻抗或高阻抗通道；當輸出動作訊號及輸入數據訊號邏輯皆為高時，將出現低阻抗通道；而在輸出動作訊號和輸入數據訊號兩者中有一個邏輯為低時，則將出現高阻抗通道；當此一導入裝置出現高阻抗通道時，它將分別與較輸出電壓為大的基底偏壓，以及第一供應電壓相連；導出裝置針對輸出動作訊號及輸入數據訊號加以反應的導出裝置，能夠在輸出端和第二供應電壓之間提供一低阻抗或高阻抗通道；當輸出動作訊號邏輯為高，而輸入數據訊號為低時，將出現低阻抗通道；反之，當輸出動作訊號邏輯為低，而輸入數據訊號為高時，則將出現高阻抗通道；受限裝置針對輸出端電壓加以反應之受限裝置，在導入裝置出現高阻抗時，能夠在該導入裝置上操作，以阻絕自輸出端至第一供應電壓的傳導。
2.一種具高阻抗狀態的驅動器，其中包括導入裝置針對第一個與第二個控制訊號加以反應的導入裝置，能夠在第一個供應電壓和輸出端之間提供一低阻抗或高阻抗通道；當第一與第二個控制訊號接近第二個供應電壓時，將出現低阻抗通道；當第一或第二個控制訊號接近第一個供應電壓時，則出現高阻抗通道；導出裝置針對第三個控制訊號加以反應的導出裝置，能夠在第二個供應電壓和輸出端之間提供低阻抗或高阻抗通道；當第三個控制訊號接近第一個供應電壓時，將出現低阻抗通道；當第三個控制訊號接近第二個供應電壓時則出現高阻抗通道；動作裝置針對一輸出動作訊號加以反應的動作裝置，能夠在第二個控制訊號與第二個供應電壓之間提供低阻抗或高阻抗通道；當輸出動作訊號接近第一個供應電壓時，將出現低阻抗通道；當輸出動作訊號接近第二個共硬電壓時則出現高阻抗通道；受限裝置針對輸出端電壓加以反應的受限裝置，能夠在輸出端和第二個控制訊號之間提供高阻抗或低阻抗通道；當輸出電壓較第一個供應電壓大，且有一由動作裝置所提供的高阻抗通道時，將出現低阻抗通道；反之則出現高阻抗通道；以及邏輯裝置針對輸出動作訊號和輸入數據訊號加以反應的邏輯裝置，提供第一個控制訊號和第三個控制訊號。
3.如權利要求2所述的驅動器，其特徵在於，導入裝置包括第一個與第二個p通道導入電晶體，每個都具備一介於漏極和源極之間的通道、一個柵極和一個基底；這些通道的一端皆相連在一塊以串聯這些通道，第一個導入通道的另一端則和第一個供應電壓相連，第二個導入通道的另一端則與輸出端相連，基底則被施以一控制偏壓，第一個導入電晶體的柵極和第一個控制訊號相連，第二個導入電晶體的柵極則和第二個控制訊號相連。
4.如權利要求2所述的驅動器，其特徵在於，包含為提供控制偏壓所需的裝置。
5.如權利要求4所述的驅動器，其特徵在於，為提供控制偏壓的裝置包括一對p通道偏壓電晶體，每個皆具備一介於漏極和源極之間的通道、一個柵極和一個基底；這些通道的一端皆相連在一塊以串聯這些通道，這些通道相連之接合點可提供控制基底偏壓，第一個偏壓通道的另一端則與第一個供應電壓相連，而第二個偏壓通道的另一端則是與輸出端相連，而基底則與控制基底偏壓相連。
6.如權利要求4所述的驅動器，其特徵在於，提供基底偏壓的裝置還包括一偏壓電流開關電晶體，具備一介於漏極和源極之間的通道和一個柵極；該通道的一端連接於第一個供應電壓，該通道的另一端則與偏壓電晶體的通道相接點連在一起，而柵極則與第二個控制訊號連接。
7.如權利要求4所述的驅動器，其特徵在於，提供基底偏壓的裝置還包括一偏壓電流開關電晶體，具備一介於漏極和源極之間的通道和一個柵極；該通道的一端連接於第一個供應電壓，該通道的另一端則與偏壓電晶體通道相接點連接，而柵極則與可動作電晶體通道相節點連接。
8.如權利要求2所述的驅動器，其特徵在於，導出裝置包括第一個及第二個n通道電晶體，每個皆具備一介於漏極和源極之間的通道和一個柵極；這些通道的一端皆相連在一塊以串聯這些通道，第一個導出通道的另一端則和輸出端相連，而第二個導出通道的另一端則和第二個供應電壓線連，第一個n通道電晶體的柵極和第一個供應電壓相連，而第二個n通道電晶體的柵極則與第三個控制訊號相連。
9.如權利要求2所述的驅動器，其特徵在於，動作裝置包括第一個和第二個n通道電晶體，每個皆具備一介於漏極和源極之間的通道和一個柵極；這些通道的一端彼此相接以為串聯，第一個動作通道的另一端提供第二個控制訊號，第二個動作通道的另一端則和第二個供應端相連，第一個可動作電晶體的柵極和第一個供應電壓相連，而第二個可動作電晶體的柵極則與輸出動作訊號相連。
10.如權利要求2所述的驅動器，其特徵在於，受限裝置包括一p通道電晶體具備一介於漏極和源極之間的通道，一個柵極和一個基底；該柵極與第一個供應端相連，而通道兩端則分別連接輸出端與第二個控制訊號，而基底則被施以控制偏壓。
11.如權利要求10所述的驅動器，其特徵在於，包含為提供控制偏壓所需的裝置。
12.如權利要求11所述的驅動器，其特徵在於，提供控制偏壓的裝置包括一對p通道偏壓電晶體，每個皆具備一介於漏極和源極之間的通道，一個柵極和一個基底；這些通道的一端彼此相接以為串聯，這些通道的相接點提供控制基底偏壓，第一個偏壓通道的另一端則與第一個供應電壓相接，而第二個偏壓通道的另一端則與輸出端相接，基底則和控制基底偏壓相連。
13.如權利要求12所述的驅動器，其特徵在於，提供控制偏壓的裝置還包括一個偏壓電流開關電晶體，具備一介於漏極和源極之間的通道，和一個柵極；該通道的一端與第一個供電電壓相連，通道的另一端則和偏壓電晶體通道相接處連在一起，而柵極與第二個控制訊號相連。
14.如權利要求12所述的驅動器，其特徵在於，提供控制偏壓的裝置還包括一偏壓電流開關電晶體，具備一漏極和源極之間的通道，和一個柵極；通道的一端與第一個供應電壓相連，通道另一端則和偏壓電晶體通道相接處連在一起，而柵極則與可動作電晶體通道相接處相連。
15.如權利要求12所述的驅動器，其特徵在於，邏輯元件包括一個具兩個輸入端之與非門提供第三個控制訊號，一個高動作輸入端接收輸入數據訊號，以及一個低動作輸入端接收輸出動作訊號。
16.一具備高阻抗狀態的驅動器，其中包括第一個與第二個p通道導入電晶體，每個皆具備一介於漏極與源極之間的通道，一個柵極和一個基底；這些通道的一端彼此相接以為串聯，第一個導入電晶體的另一端與第一個供應電壓相接，第二個導入電晶體的另一端則與驅動器的輸出端相接，而基底則被施以控制偏壓；第一個和第二個n通道導出電晶體，每個皆具備一介於漏極與源極之間的通道，和一個柵極；這些通道的一端彼此相接以為串聯，第一個導出通道的另一端系輸出端相接，而第二個導出通道的另一端則和第二個供應電壓相接；第一個和第二個n通道可動作電晶體，每個皆具備一介於漏極與源極之間的通道，和一個柵極；這些通道的一端彼此相接以為串聯，第一個動作通道的另一端與第二個導入電晶體的柵極相接，第二個可動作電晶體的另一端則和第二個供應電壓相接，而第一個可動作電晶體的柵極和第一個供應電壓相接；一p通道受限電晶體，具備一介於漏極與源極之間的通道，一個柵極和一個基底；該柵極系與第一個供應端相接，通道兩端分別連接第二個p通道導入電晶體的輸出端與其柵極，而基底則被施以控制偏壓；一或非門，其輸出端與第二個導出電晶體柵極相接，另具備一高動作輸入端和一低動作輸入端；以及一與非門，其輸出端與第一個導入電晶體柵極相接，而其專門接收輸出動作訊號的第一個輸入端則分別和或非門的低動作輸入端，以及第二個可動作電晶體的柵極相接；其專門接收邏輯輸入訊號的第二個輸入端則和或非門的高動作輸入端相接。
17.如權利要求16所述的驅動器，其特徵在於，還包括一對p通道偏壓電晶體，每個皆具備一介於漏極與源極之間的通道，一個柵極和一個基底；這些通道的一端彼此相接以為串聯，通道相接點則提供控制基底偏壓；第一個偏壓通道的另一端與第一個供應電壓相接，第二個偏壓通道的另一端與輸出端相接，基底則和控制基底偏壓相連。
18.如權利要求17所述的驅動器，其特徵在於，還包括一偏壓電流開關電晶體，具備一介於漏極與源極之間的通道，和一個柵極；該通道的一端與第一個供應電壓相接，另一端則和偏壓電晶體通道的相接點連在一起，柵極則與第二個導入電晶體的柵極相接。
19.如權利要求17所述的驅動器，其特徵在於，還包括一個偏壓電流開關電晶體，具備一介於漏極與源極之間的通道，和一個柵極；該通道的一端與第一個供應電壓相接，另一端則和偏壓電晶體的通道相接點連在一起，而柵極則和可動作電晶體的]通道相接點連在一塊。
全文摘要
本發明揭示一可耐受高電壓的輸出暫存器，能夠在供應電壓為3.3伏特時，其輸出端仍能夠與5伏特的輸入訊號相容。本可耐受高電壓輸出暫存器包括一與非門，一或非門，一對導入電晶體，一對導出電晶體，一對可動作電晶體，一受限電晶體，和一基底偏壓電路。本發明能夠克服因柵極氧化層完整性可靠性退化所造成的問題，並藉由縮小晶片尺寸而降低製造成本。
文檔編號H03K19/0175GK1467915SQ02160509
公開日2004年1月14日 申請日期2002年12月27日 優先權日2002年12月27日
發明者俞大立 申請人:中芯國際集成電路製造(上海)有限公司, 中芯國際集成電路製造(上海)有限公