半導體裝置及半導體裝置的製造方法與流程

2023-07-05 00:46:26 2

本發明涉及一種形成於碳化矽基板上的被用作開關器件的半導體裝置及半導體裝置的製造方法。

背景技術：

圖13是作為現有的利用碳化矽的開關器件的N溝道MOSFET的剖面結構圖。N型碳化矽(以下為SiC)基板1的正面側形成有SiC層2，在N型SiC層2的表面層形成有多個P型區域3。在P型區域3的表面層形成有N型源區域4和P型接觸區域5。在N型源區域4之間的P型區域3和N型SiC層2的表面，隔著柵絕緣膜6而形成柵電極7。進而，在柵電極7的表面形成有層間絕緣膜8。另外，在N型源區域4和P型接觸區域5的表面形成有利用鎳(Ni)而成的第一源電極9，在第一源電極9和層間絕緣膜8的表面形成有第二源電極10。在N型SiC基板1的背面側形成有漏電極11。

圖14是現有的利用P型SiC層而在表面形成的N溝道MOSFET的剖面結構圖。在N型SiC基板1的正面側形成有N型SiC層2，在N型SiC層2的表面層形成有多個P型區域12。另外，在P型區域12的表面層形成有P型SiC層13。進而，在沒有形成P型區域12的N型SiC層2上的P型SiC層13形成有N型區域14，並且進而在P型SiC層13的表面形成有N型源區域4和P型接觸區域5。在N型源區域4之間的P型SiC層13和N型SiC層2的表面，隔著柵絕緣膜6而形成有柵電極7。進而，在柵電極7的表面形成有層間絕緣膜8。進而，在N型源區域4和P型接觸區域5的表面形成有利用鎳而成的第一源電極9，在第一源電極9和層間絕緣膜8的表面形成有第二源電極10。在N型SiC基板1的背面側形成有漏電極11。

在圖13和圖14的結構的MOSFET中，在以相對於第一源電極9而向漏電極11施加有正電壓的狀態下，向柵電極7施加有柵極閥值以下的電壓的情況下，由於P型區域3與N型SiC層2之間或者P型SiC層13與N型區域14之間的PN結為反向偏置的狀態，因此電流不流動。另一方面，如果將柵極閥值以上的電壓施加到柵電極7，則因在柵電極7的正下方的P型區域3或P型SiC層13的表面形成反轉層，導致電流流動，所以可以根據施加到柵電機7的電壓來進行MOSFET的開關動作(例如，參照下述專利文獻1)。

[現有技術文獻]

[專利文獻]

(專利文獻1)日本特開2013-058603號公報

技術實現要素：

技術問題

然而，上述結構的MOSFET中，為了減小與SiC的接觸電阻，形成鎳的矽化物層作為第一源電極9。在第一源電極9的製造工序中，在形成鎳膜後，通過在高溫下的熱處理(700℃～1200℃)而形成鎳矽化物層，但是如果在接觸部以外的層間絕緣膜8上和/或阻擋膜上存在有鎳，則產生了剩餘鎳殘留的問題。

圖15、圖16是說明在現有MOSFET產生的剩餘鎳的問題的剖視圖，圖17是圖15的平面圖。圖16是與在圖13的圖中設置阻擋膜15的構成對應的圖。如這些圖15～圖17所示，在接觸部以外的層間絕緣膜8上和/或阻擋膜上剩餘的鎳21成為塊而殘留。因此，在接下來的製造工序中在正面側形成的絕緣膜、Al和/或Al-Si等的金屬電極的覆蓋性變差，且會導致MOSFET的特性變動和/或可靠性變差。尤其，因為在隔離活性氫的對策中使用的Ti的覆蓋性變差，使得閥值變動變大。

本發明的目的在於，為了解決上述因現有技術導致的問題，能夠改善形成於正面側的金屬電極的覆蓋性，能夠抑制特性變動並提高可靠性。

技術方案

為了達到上述目的，本發明的半導體裝置具有以下特徵。在第一導電型碳化矽基板的正面側形成有低濃度的第一導電型碳化矽層。在上述第一導電型碳化矽層的表面層選擇性地形成有第二導電型區域。在上述第二導電型區域內形成有第一導電型半導體區域。以與上述第二導電型區域的位於上述第一導電型碳化矽層和上述第一導電型半導體區域之間的區域接觸的方式設置有柵絕緣膜。隔著上述絕緣膜而在與上述第二導電型區域相反的一側設置有柵電極。具備：層間絕緣膜，覆蓋上述柵電極；以及源電極，以電連接到上述第二導電型區域和上述第一導電型半導體區域的表面的方式形成。並且，覆蓋上述柵電極的上述層間絕緣膜的端部具有規定角度的傾斜。

另外，本發明的特徵在於，上述層間絕緣膜的上述傾斜形成在源接觸孔部分。

另外，本發明的特徵在於，上述柵電極在終端部分具有傾斜，覆蓋上述柵電極的上述層間絕緣膜具有與上述柵電極的傾斜對應的規定角度的傾斜。

另外，本發明的特徵在於，上述層間絕緣膜的上述傾斜的傾斜角為25°～75°。

為了達到上述目的，本發明的半導體裝置的製造方法具有以下特徵。在第一導電型碳化矽基板的正面側形成有低濃度的第一導電型碳化矽層。在上述第一導電型碳化矽層的表面層選擇性地形成有第二導電型區域。在上述第二導電型區域內形成有第一導電型半導體區域。以與上述第二導電型區域的位於上述第一導電型碳化矽層和上述第一導電型半導體區域之間的區域接觸的方式設置有柵絕緣膜。隔著上述絕緣膜而在與述第二導電型區域相反的一側設置有柵電極。包括：層間絕緣膜，覆蓋上述柵電極；以及源電極，以電連接到上述第二導電型區域和上述第一導電型半導體區域的表面的方式形成。這樣的的半導體裝置的製造方法中，在覆蓋上述柵電極的上述層間絕緣膜的端部形成規定角度的傾斜。

另外，本發明的特徵在於，包括：第一工序，在上述第一導電型碳化矽基板的正面側形成上述柵絕緣膜和上述柵電極；第二工序，在上述第一工序之後，以覆蓋上述柵電極的方式形成上述層間絕緣膜；以及第三工序，在上述第二工序之後，通過熱處理，在源接觸孔附近的上述層間絕緣膜形成傾斜。

另外，本發明的特徵在於，包括：第一工序，在上述第一導電型碳化矽基板的正面側形成上述柵絕緣膜，以在終端部分具有傾斜的方式形成上述柵電極；以及第二工序，在上述第一工序之後，以覆蓋上述柵電極的方式形成上述層間絕緣膜。

根據上述構成，使覆蓋柵電極的層間絕緣膜以到源接觸部分為止具有傾斜且沒有平坦的地方的方式形成，因此在矽化的熱處理後，可以防止在阻擋膜和/或層間絕緣膜上產生第一源電極的剩餘塊。據此，可以改善形成於層間絕緣膜上的第二源電極的覆蓋性，可以抑制特性變動併力求提高可靠性。

有益效果

根據本發明，可以改善形成於正面側的金屬電極的覆蓋性，可以抑制特性變動，並提高可靠性。

附圖說明

圖1是本發明的半導體裝置的實施例1中的MOSFET的剖面結構圖。

圖2是示出本發明的半導體裝置的實施例1中的MOSFET的製造工序的剖視圖(其一)。

圖3是示出本發明的半導體裝置的實施例1中的MOSFET的製造工序的剖視圖(其二)。

圖4是示出本發明的半導體裝置的實施例1中的MOSFET的製造工序的剖視圖(其三)。

圖5是示出本發明的半導體裝置的實施例1中的MOSFET的製造工序的剖視圖(其四)。

圖6是示出本發明的半導體裝置的實施例1中的MOSFET的製造工序的剖視圖(其五)。

圖7是本發明的半導體裝置的實施例2中的MOSFET的剖面結構圖。

圖8是示出本發明的半導體裝置的實施例2中的MOSFET的製造工序的剖視圖(其一)。

圖9是示出本發明的半導體裝置的實施例2中的MOSFET的製造工序的剖視圖(其二)。

圖10是示出本發明的半導體裝置的實施例2中的MOSFET的製造工序的剖視圖(其三)。

圖11是示出本發明的半導體裝置的實施例2中的MOSFET的製造工序的剖視圖(其四)。

圖12是示出本發明的半導體裝置的實施例2中的MOSFET的製造工序的剖視圖(其五)。

圖13是作為現有的利用碳化矽的開關器件的N溝道的MOSFET的剖面結構圖。

圖14是現有的在表面利用P型SiC層而形成的N溝道MOSFET的剖面結構圖。

圖15是說明在現有的MOSFET產生的剩餘的鎳的問題的剖視圖(其一)。

圖16是說明在現有MOSFET產生的剩餘的鎳的問題的剖視圖(其二)。

圖17是說明在現有MOSFET產生的剩餘的鎳的問題的平面圖。

符號說明

1：N型碳化矽基板 2：N型碳化矽層

3：P型區域 4：N型源區域

5：P型接觸區域 6：柵絕緣膜

7：柵電極 8：層間絕緣膜

9：第一源電極 10：第二源電極

11：漏電極 12：P型區域

13：P型碳化矽層 14：N型區域

15：阻擋膜 21：剩餘鎳塊

具體實施方式

以下，參照附圖對本發明的半導體裝置及半導體裝置的製造方法的優選實施方式進行詳細的說明。

[實施例1]

圖1是本發明的半導體裝置的實施例1中的MOSFET的剖面結構圖。需要說明的是，本實施例中，將第一導電型設為N型，將第二導電型設為P型，但是也可以使其相反地形成。

在N型SiC基板1的正面側形成有低濃度的N型SiC層2，並且在N型SiC層2的表面層形成有多個P型區域3。在P型區域3的表面層形成有N型源區域4和高濃度的P型接觸區域5。進而，在N型源區域4之間的P型區域3和N型SiC層2表面隔著柵絕緣膜6而形成有柵電極7，在柵電極7的表面通過氮化鈦(TiN)或者(鈦)Ti/TiN的層疊而形成有層間絕緣膜8和阻擋膜15。

另外，利用鎳矽化物層而在N型源區域4和P型接觸區域5的表面形成有第一的第一源電極9，利用Ti和鋁(Al)、或者Al-Si(矽)等的層疊而在阻擋膜15和第一源電極9的表面形成有第二源電極10。另外，在N型SiC基板1的背面側形成有漏電極11。

在上述的層間絕緣膜8，使用BPSG(Boron Phosphorus Silicon Glass：硼磷矽玻璃)，在形成源接觸孔後進行接觸回流(熱處理)，在接觸孔附近的層間絕緣膜8設置傾斜並且不形成平坦的部分。傾斜面不限於直線形狀，也可以如圖1所示設為規定的圓弧形狀。在現有機構中，在接觸孔的旁邊存在層間絕緣膜8的平坦的部分，在形成鎳矽化物層時的熱處理時，剩餘的鎳成為塊而殘留在該平坦的部分。

在此，本實施例1中，通過使在接觸孔附近的層間絕緣膜8不形成平坦的部分，從而在熱處理時，鎳因層間絕緣膜8的傾斜而移動到接觸軟管內，所以鎳不會作為塊而擴形(生長)，因此可以防止其後形成的第二源電極10的覆蓋性變差，力求抑制特性的變動並且提高可靠性。

通過與現有MOSFET同樣地將閥值電壓以上的電壓施加到柵電極，並在P型區域表面形成反轉層，使得如此形成的MOSFET接通。

圖2～圖6是示出本發明的半導體裝置的實施例1中的MOSFET的製造工序的剖視圖。以下述(a)～(f)的順序進行製造。

(a)如圖2所示，在N型SiC基板1內形成上述的N型SiC層2～P型接觸區域5的器件結構。

(b)如圖3所示，在基體(N型SiC基板1和N型SiC層2)的正面側形成柵絕緣膜6和柵電極7，並利用BPSG而形成層間絕緣膜8。其後，在800℃以上且形成鎳矽化物的熱處理以上的溫度下實施回流，在接觸孔附近的層間絕緣膜8形成傾斜。此時，層間絕緣膜8的傾斜角優選為25°～75°的範圍。

(c)如圖4所示，以覆蓋層間絕緣膜8的方式利用TiN單層或者Ti/TiN的層疊膜而形成阻擋膜15。

(d)如圖5所示，以覆蓋接觸孔部分的方式形成成為第一源電極9的鎳。

(e)如圖6所示，為了在源接觸表面形成鎳矽化物層，實施900℃～1200℃的熱處理。

(f)可以形成第二源電極10並在背面側形成漏電極11，而得到圖1所示的MOSFET的元件結構。

根據上述工序，可以在形成縱型MOSFET時防止剩餘鎳的發生，並且可以省略去除剩餘鎳的工序。另外，可以防止第二源電極10的覆蓋性變差，可以抑制器件特性的變動並且可以力求提高可靠性。

[實施例2]

圖7是根據本發明的半導體裝置的實施例2中的MOSFET的剖面結構圖。實施例2與實施例1的不同之處在於，在柵電極7的終端部分設置傾斜。利用具有該傾斜的柵電極7，覆蓋柵電極7的層間絕緣膜8也可以在源接觸孔附近形成傾斜並且不形成平坦的部分。

實施例2中也與實施例1相同，在接觸孔附近的層間絕緣膜8不形成平坦的部分，因此在熱處理時鎳因層間絕緣膜8的傾斜而移動到接觸軟管內，不發生鎳塊擴形的情況。據此，可以防止其後形成的第二源電極10的覆蓋性變差，可以抑制器件特性的變動並可以力求提高可靠性。通過與現有MOSFET相同地將閥值電壓以上的電壓施加到柵電極，並在P型區域表面形成反轉層，使得如此形成的MOSFET接通。

圖8～圖12是示出本發明的半導體裝置的實施例2中的MOSFET的製造工序的剖視圖。以下述(a)～(f)的順序進行製造。

(a)如圖8所示，在N型SiC基板1內形成上述的N型SiC層2～P型接觸區域5的器件結構。

(b)如圖9所示，以在終端部分設置傾斜的方式形成柵電極7，以覆蓋柵電極7的方式形成層間絕緣膜8。因為在成為層間絕緣膜8的基礎的柵電極7的終端部分存在傾斜，所以在層間絕緣膜8也形成傾斜。

(c)如圖10所示，以覆蓋層間絕緣膜8的方式利用TiN單層或者Ti/TiN的層疊膜而形成阻擋膜15。

(d)如圖11所示，以覆蓋接觸部分的方式形成成為第一源電極9的鎳。

(e)如圖12所示，為了在源接觸表面形成鎳矽化物層，實施700℃～1200℃的熱處理。

(f)可以形成第二源電極10並在背面側形成漏電極11，而得到圖7所示的MOSFET的元件結構。

通過上述工序，可以在形成縱型MOSFET時防止剩餘鎳的發生，並且可以省略去除剩餘鎳的工序。另外，可以防止第二源電極10的覆蓋性變差，可以抑制器件特性的變動並且可以力求提高可靠性。

根據以上說明的各實施例，在形成於碳化矽基板的MOSFET中，覆蓋柵電極的層間絕緣膜以到接觸部分為止具有傾斜並在接觸部分沒有平坦的地方的方式形成。據此，在矽化的熱處理後，可以防止在阻擋膜和/或層間絕緣膜上產生源電極的剩餘塊。並且，可以進一步改善形成於正面側的第二源電極的覆蓋性，抑制特性變動併力求提高可靠性。

另外，本發明不限於上述縱型MOSFET，對於溝槽結構的MOSFET也可以同樣地適用。

產業上的可利用性

如上，本發明的半導體裝置和半導體裝置的製造方法對於在電力轉換裝置和/或各種工業用機械等的電源裝置所使用的高耐壓半導體裝置是有用的。

權利要求書(按照條約第19條的修改)

1.一種半導體裝置，其特徵在於，具備：

第一導電型碳化矽基板；

低濃度的第一導電型碳化矽層，形成在所述第一導電型碳化矽基板的正面側；

第二導電型區域，選擇性地形成在所述第一導電型碳化矽層的表面層；

第一導電型半導體區域，形成在所述第二導電型區域內；

柵絕緣膜，以與所述第二導電型區域的位於所述第一導電型碳化矽層和所述第一導電型半導體區域之間的區域接觸的方式設置；

柵電極，隔著所述絕緣膜而設置在與所述第二導電型區域相反的一側；

層間絕緣膜，覆蓋所述柵電極；

阻擋膜，覆蓋所述層間絕緣膜；以及

源電極，以電連接到所述第二導電型區域和所述第一導電型半導體區域的表面的方式形成，

覆蓋所述柵電極的所述層間絕緣膜和所述阻擋膜的端部具有規定角度的傾斜。

2.如權利要求1所述的半導體裝置，其特徵在於，

所述層間絕緣膜和所述阻擋膜的所述傾斜形成在源接觸孔部分。

3.如權利要求1所述的半導體裝置，其特徵在於，

所述柵電極在終端部分具有傾斜，

覆蓋所述柵電極的所述層間絕緣膜和所述阻擋膜具有與所述柵電極的傾斜對應的規定角度的傾斜。

4.如權利要求1至3中的任意一項所述的半導體裝置，其特徵在於，

所述層間絕緣膜和所述阻擋膜的所述傾斜的傾斜角為25°～75°。

5.一種半導體裝置的製造方法，其特徵在於，

所述半導體裝置具備：第一導電型碳化矽基板；低濃度的第一導電型碳化矽層，形成在所述第一導電型碳化矽基板的正面側；第二導電型區域，選擇性地形成在所述第一導電型碳化矽層的表面層；第一導電型半導體區域，形成在所述第二導電型區域內；柵絕緣膜，以與所述第二導電型區域的位於所述第一導電型碳化矽層和所述第一導電型半導體區域之間的區域接觸的方式設置；柵電極，隔著所述絕緣膜而設置在與所述第二導電型區域相反的一側；層間絕緣膜，覆蓋所述柵電極；阻擋膜，覆蓋所述層間絕緣膜；以及源電極，以電連接到所述第二導電型區域和所述第一導電型半導體區域的表面的方式形成，

在所述半導體裝置的製造方法中，在覆蓋所述柵電極的所述層間絕緣膜和所述阻擋膜的端部形成規定角度的傾斜。

6.如權利要求5所述的半導體裝置的製造方法，其特徵在於，包括：

第一工序，在所述第一導電型碳化矽基板的正面側形成所述柵絕緣膜和所述柵電極；

第二工序，在所述第一工序之後，以覆蓋所述柵電極的方式形成所述層間絕緣膜；

第三工序，在所述第二工序之後，通過熱處理，在源接觸孔附近的所述層間絕緣膜形成傾斜；

第四工序，在所述第三工序之後，以覆蓋所述層間絕緣膜的方式形成所述阻擋膜；

第五工序，在所述第四工序之後，以覆蓋所述源接觸孔部分的方式形成成為第一源電極的鎳層；

第六工序，在第五工序之後，通過熱處理，在源接觸表面形成鎳矽化物層；以及

第七工序，在第六工序之後，形成第二源電極。

7.如權利要求5所述的半導體裝置的製造方法，其特徵在於，包括：

第一工序，在所述第一導電型碳化矽基板的正面側形成所述柵絕緣膜，以在終端部分具有傾斜的方式形成所述柵電極；

第二工序，在所述第一工序之後，以覆蓋所述柵電極的方式形成所述層間絕緣膜；

第三工序，在所述第二工序之後，以覆蓋所述層間絕緣膜的方式形成所述阻擋膜；

第四工序，在所述第三工序之後，以覆蓋所述源接觸孔部分的方式形成成為第一源電極的鎳層；

第五工序，在第四工序之後，通過熱處理，在源接觸表面形成鎳矽化物層；以及

第六工序，在第五工序之後，形成第二源電極。

說明或聲明(按照條約第19條的修改)

權利要求1是基於申請時的權利要求1、說明書第0021段、第0023段、第0024段和說明書附圖的圖1。

權利要求2是基於申請時的權利要求2、說明書第0023段、第0024段和說明書附圖的圖1。

權利要求3是基於申請時的權利要求3、說明書第0034段、第0035段和說明書附圖的圖7。

權利要求4是基於申請時的權利要求4、說明書第0028段、說明書附圖的圖1和圖3。

權利要求5是基於申請時的權利要求5、說明書第0028段、第0029段、說明書附圖的圖3和圖4。

權利要求6是基於申請時的權利要求6、說明書第0028段、第0029段、說明書附圖的圖3和圖4。

權利要求7是基於申請時的權利要求7、說明書第0038段、第0039段、說明書附圖的圖9和圖10。