可變電阻陶瓷和含該可變電阻陶瓷的多層構件以及該可變電阻陶瓷的製備方法
2023-07-09 05:12:06 1
專利名稱：可變電阻陶瓷和含該可變電阻陶瓷的多層構件以及該可變電阻陶瓷的製備方法
可變電阻陶瓷和含該可變電阻陶瓷的多層構件以及該可變
電阻陶瓷的製備方法本發明涉及一種權利要求1的可變電阻陶瓷。可變電阻陶瓷的普遍性問題是達到低介電常數(卜)。同時應確保在高電流範圍 (ESD, 8/20)中足夠高的開關強度下的高非線性和低漏電流。該目的是通過權利要求1的可變電阻陶瓷以及含該可變電阻陶瓷的多層構件和該可變電阻陶瓷的製備方法實現的。該可變電阻陶瓷的其它實施方案列於其它權利要求。可變電阻是與電壓有關的電阻，並可用作過電壓保護。本發明的一個實施方案涉及一種可變電阻陶瓷，其包含下列材料 -Si作為主組分，
-Pr含量達0. 1 — 3原子％，
-選自Y、Ho、Er、Yb、Lu的金屬M，其含量達0. 1 — 5原子％。在一種實施方案中，M是Y或Lu。在一種實施方案中，Co的含量為0. 1 - 10原子％，其中該Co優選以Co2+存在。在一種實施方案中，Ca的含量為0. 001 一 5原子％，其中該Ca優選以Ca2+存在。在一種實施方案中，Si的含量為0.001 — 0.5原子％，其中該Si優選以Si4+存在。在一種實施方案中，Al的含量為0.001 — 0. 1原子％，其中該Al優選以Al3+存在。在一種實施方案中，Cr的含量為0. 001 — 5原子％，其中該Cr優選以Cr3+存在。在一種實施方案中，B的含量為0.001 — 5原子％，其中該B優選以B3+存在。對於數位訊號的高傳輸速率，需要具有高的ESD耐用性和衝擊電流穩定性和低電容的多層可變電阻。該低電容是必需的，以儘可能小地影響待傳輸的信號。可變電阻的電容由下式表示 C= e0er A/d， (1)
其中，C為電容，ε C1為真空的介電常數，ε ^為相對介電常數，A為兩電極之間的面積， d為電極之間的層厚。該晶間材料的有效介電常數ε eff按Levinson等人(J. Appl. Phys. Vol. 46; No. 3 ； 1975)通以下式表示
C= ε eff ε 0 [A / (z*d) ](2)
其中C為電容，ε ^為真空的介電常數，ζ為兩電極之間的晶粒-晶粒接觸數目，A為電極之間的面積，d為晶粒-晶粒接觸的阻擋層厚。降低多層可變電阻的電容(式⑴)的常用方法是通過減小面積A和增大層厚d。 但這與多層原理是相反的，因為面積A的減小導致最大的能量可接受性下降，並由此也導致對ESD脈衝而言的衝擊電流穩定性以及耐用性降低。在一種實施方案中，該可變電阻陶瓷包含超出氧化鈷和氧化鐠的具有低鹼性(小的離子半徑)的金屬M的鹽或氧化物的添加劑，如Y3+或Lu3+ (rk3+=93 pm)。由此達到該阻擋層的較小的可極化性和阻擋層特性(阻擋層高度和耗盡區的寬度)的控制，以及得到具有每個晶粒-晶粒接觸的低電容和同時具有高的非線性和ESD穩定性的可變電阻陶瓷。通過降低每個晶粒-晶粒接觸的電容，在電極之間的相同面積和由此同樣好的 ESD耐用性和衝擊電流穩定性的情況下可得到具有低電容可變電阻構件。所述優點的細節在實施例中描述。在一種實施方案中，其陽離子具有較小離子半徑(如Y3+，Lu3+)的金屬M的氧化物或鹽溶於可變電阻陶瓷中，以致該可變電阻陶瓷每個晶粒-晶粒接觸具有低電容。在一個實施例中，在SiO中加入鐠(0. 1 — 3原子％)以及鈷(0. 1 一 10原子％)的氧化物作為摻雜物，並且此外還以氧化物形式加入鈣(0. 001 - 5原子％)、矽(0. 001 - 0. 5 原子％)、鋁(0. 001 - 0. 01原子％)、鉻(0. 001 - 5原子％)，以及為在燒結過程中控制結構形態而以化合物形式加入硼(0. 001 一 5原子％)，和以氧化物形式加入釔(0. 1 一 5原子％)。
圖1示出多層可變電阻的製備過程流程示意圖，其包括下列步驟Al稱重、A2預研磨、A3乾燥、A4篩分、A5煅燒、A6後研磨、A7乾燥、A8篩分、Bl形成漿料、B2坯膜、Cl印製導電膏、C2疊置、C3剪切、Dl脫碳、D2燒結、El施加外接線端、E2烘烤。圖2示出多層可變電阻的結構，其包含內電極(1)、可變電阻陶瓷材料(2)和外接線端⑶。在一種實施方案中，該多層可變電阻的陶瓷體呈整塊陶瓷體存在。圖3左方示出E⑶脈衝的特性曲線，右方示出8/20脈衝的特性曲線。多層可變電阻的製備按圖1進行。這些組分以氧化物形式、溶解形式或化合物的形式按表1所述的比例稱重(Al)、 預研磨(A2)、乾燥(A3)、篩分(A4)和接著在400°C — 1000°C間煅燒(A5)、後研磨(A6)、噴霧乾燥(A7)和篩分(A8)。由以此方法製備的粉末通過加入粘合劑、分散劑以及溶劑來製備漿料(Bi)，由該漿料拉制層厚度為5 — 60 μπι的膜(Β2)，之後按類似圖1的工藝圖將該膜加工成多層可變電阻在此所述坯膜經導電膏印製(Cl)、經疊置和接著經剪切(C2，C3)。在後續的脫碳步驟(Dl)中，在180°C — 500°C的溫度從坯件中燒盡粘合劑，並在 IlOO0C- 1400°c的溫度燒結該構件(D2)。接著塗覆外接線層(El)，並在500°C — 1000°C的溫度烘烤該層(E2)。在一種優選的方案中，方法步驟D2)的燒結溫度為1100°C — 1400°C。在另一種優選的方案中，方法步驟E2)的烘烤溫度為600°C — 1000°C。圖2以側視示意圖示出一種多層構件。其中內電極⑴和可變電阻陶瓷材料⑵ 的層交替疊置。該內電極(1)交替分別與一個或另一個外接線端C3)連接。在中間範圍內電極⑴搭接。圖2示出一種0402型多層可變電阻(尺寸為1. 0 mm χ 0. 5 mm χ 0. 5 mm)的典型結構其中內電極⑵的搭接面積以及內電極的數目可與所希望的電構件特性相適配。該構件的電特性通過測定漏電流、可變電阻電壓、非線性係數、8/20脈衝穩定性、 ESD脈衝穩定性、在1 A下的8/20端電壓(Uk)來表徵。圖3的左方和右方各示出脈衝曲線。圖中均為電流I與時間t的關係曲線。比可變電阻電壓Ev在1 mA下測定。電容在1 V和1 kHz下測量。
ESD穩定性用圖3左方的脈衝測定為此對構件加載+/_ 10 ESD脈衝(見圖3右方)。脈衝前和後的Uv的百分比變化以及脈衝前和後的漏電流的百分比變化以百分數計算，並且不允許有大於10 %的百分比變化。此外，進行了 8/20的耐用性實驗(脈衝形狀見圖3右方)。在此對構件加載在1 A，5 A，10 A，15 A，20 A和25 A的8/20脈衝(見圖3右方)，並測定加載後的可變電阻電壓及漏電流的百分比變化。非線性係數按下列方程確定
權利要求
1.可變電阻陶瓷，其包含下列材料 -ai作為主組分，-含量達0. 1 — 3原子％的Pr，-選自Y、Ho、Er、Yb、Lu的金屬M，其含量達0. 1 一 5原子％。
2.權利要求1的可變電阻陶瓷，其中M是Y或Lu。
3.前述權利要求之一的可變電阻陶瓷，其還包含含量達0.1 — 10原子％的Co。
4.前述權利要求之一的可變電阻陶瓷，其還包含含量達0.001 - 5原子％的Ca。
5.前述權利要求之一的可變電阻陶瓷，其還包含含量達0.001 - 0. 5原子％的Si。
6.前述權利要求之一的可變電阻陶瓷，其還包含含量達0.001 - 0. 1原子％的Al。
7.前述權利要求之一的可變電阻陶瓷，其還包含含量達0.001 - 5原子％的Cr。
8.前述權利要求之一的可變電阻陶瓷，其還包含含量達0.001— 5原子％的丄
9.前述權利要求之一的可變電阻陶瓷，其包含 -Si作為主組分，含量達0. 1 — 3原子％的ft·， 含量達0. 1 — 5原子％的M， 含量達0. 1 — 10原子％的Co， 含量達0. 001 — 5原子％的Ca， 含量達0. 001 — 0. 5原子％的Si， 含量達0. 001 — 0. 1原子％的Al， 含量達0. 001 - 5原子％的Cr， 含量達0. 001 - 5原子％的B。
10.前述權利要求之一的可變電阻陶瓷，其相對介電常數、小於2000。
11.前述權利要求之一的可變電阻陶瓷，其中通過加入M降低該可變電阻材料的相對介電常數。
12.前述權利要求之一的可變電阻陶瓷，其燒結溫度為1000- 1300°C。
13.前述權利要求之一的可變電阻陶瓷，其不含鹼金屬。
14.包含權利要求1一 13之一的可變電阻陶瓷的多層構件，其具有用於ESD保護的構型。
15.用於製備權利要求1一 13之一的可變電阻陶瓷的方法，其包括下列方法步驟a)粗陶瓷材料的煅燒，b)漿料製備，c)製成坯膜，d)坯膜脫粘合劑，e)來自d)的坯膜的燒結。
全文摘要
本發明涉及一種可變電阻陶瓷，其包含下列材料Zn作為主組分，含量達0.1－3原子%的Pr和含量達0.1－5原子%的選自Y、Ho、Er、Yb、Lu的金屬M。
文檔編號H01C7/112GK102300832SQ201080006018
公開日2011年12月28日 申請日期2010年2月1日 優先權日2009年2月3日
發明者皮伯 M. 申請人:埃普科斯股份有限公司