形成半導體器件圖案的方法

2023-07-10 00:29:41 2

專利名稱：形成半導體器件圖案的方法
技術領域：
本發明涉及一種形成半導體器件圖案的方法，更具體涉及一種在單元 區域和周邊區域中同時形成柵極圖案的半導體器件圖案形成方法。
背景技術：
半導體器件包括多個柵極線(例如，存儲單元和電晶體)和金屬線。 為了提高半導體器件的存儲容量和使半導體器件小型化，包括柵極線和金 屬線的多個圖案的寬度必須是窄的。
通常，形成圖案的圖案化工藝包括在待蝕刻層上形成硬掩模層和在該 硬掩模層上形成光刻膠圖案。通過沿光刻膠圖案實施蝕刻工藝形成硬掩模 圖案。可以通過沿硬4^模圖案實施蝕刻工藝來圖案化待蝕刻層。
為了形成光刻膠圖案，進行膝光和顯影工藝。具體地，根據膝光過程 中使用的光源的解析度確定圖案的寬度。即，由於解析度的限制導致在形 成更微細的圖案中存在限制。
在單元區域的圖案形成之後，如果形成底部抗反射塗層(BARC)以 形成周邊區域的圖案，則由於圖案之間的差異，在單元區域和周邊區域之 間可出現臺階。如果形成光刻膠層並在存在臺階的狀態下實施曝光工藝， 則由於在產生臺階的區域中的光Jt射可產生凹口現象。因此，可實施用於 除去臺階的拋光工藝。這增加了半導體器件製造工藝的步驟，可導致製造 成本的增加和製造時間的延長。

發明內容
本發明涉及通過使用第 一光刻膠圖案和第一 BARC層來形成用於柵極線的圖案，從而同時形成初f極線、墊和選擇線。使用第二光刻膠圖案和第
二 BARC層形成用於選擇線的圖案和墊，該選擇線的寬度大於柵極線的寬 度。
在根據本發明的一個實施方案的形成半導體器件微圖案的方法中，提 供半導體襯底。半導體襯底包括其中形成第一目標圖案的第一區域和其中
形成第二目標圖案的第二區域，其中第二目標圖案的寬度大於第一目標圖 案的寬度。在該半導體襯底上形成第一輔助圖案，該第一輔助圖案包括第 一區域的第一圖案和第二區域的第二圖案，其中第一區域的第一圖案的間 距為第 一 目標圖案的兩倍。在包括第 一輔助圖案的表面的半導體襯底上形 成蝕刻掩模層。形成第二輔助圖案，該第二輔助圖案包括在第一圖案側壁 上形成的各蝕刻掩模層之間的第三圖案和與第二圖案一側重疊的第四圖 案。除去在第一輔助圖案的上表面上形成的蝕刻4^模層。除去在第一和第 二輔助圖案的上表面上形成的蝕刻掩模層。除去第一和第二輔助圖案並蝕 刻所述蝕刻掩模層，使得蝕刻掩模層的一部分保留在將形成第一目標圖案 的區域中，第一和第二輔助圖案和蝕刻掩模層保留在將形成第二目標圖案 的區域中。
第一輔助圖案的形成包括:在半導體襯底上形成第一輔助層；在第一輔 助層上形成包括第一和第二區域的圖案的第一光刻膠圖案；沿第一光刻膠 圖案蝕刻第一輔助層；和除去第一光刻膠圖案。
第一輔助圖案包括用於防止當形成第二輔助圖案時在第一和第二區域 之間形成臺階的圖案。蝕刻4^模層由氧化物層或^^矽(Si)聚合物形成。
第二輔助圖案的形成包括在蝕刻掩模層上形成第二輔助層；在第二 輔助層上形成包括第二目標圖案的第二光刻膠圖案；和沿第二光刻膠圖案 來圖案化第二輔助層。
第一和第二輔助圖案由BARC層形成。該BARC層是可流動的BARC層。
當除去第一和第二輔助圖案時，蝕刻所述蝕刻掩模層，使得蝕刻掩模 層的一部分保留在將形成第一目標圖案的區域中，保留在第一輔助圖案側 壁上形成的剩餘蝕刻^^模層的一部分。在將形成第二蝕刻目標圖案的區域中保留第一和第二輔助圖案以及蝕
刻掩模層包括在除去第一區域中的第一和第二輔助圖案的同時，除去暴 露在第二區域中的第一和第二輔助圖案的一部分。
在除去第一和第二輔助圖案和蝕刻所述蝕刻掩模層，使得蝕刻掩模層 的一部分保留在將形成第一目標圖案的區域中，並且第一和第二輔助圖案 以及蝕刻掩模層保留在將形成第二目標圖案的區域中之後，通過隔離剩餘 蝕刻掩模層的邊緣末端來形成第一和第二目標圖案的掩模圖案。
該方法還包括在形成第一輔助圖案之前在蝕刻掩模層上形成硬掩模層。
硬掩模層由單層或多層構成。所述多層具有非晶^、 SiON層和多晶 矽層的堆疊結構。
第一目標圖案包括字線圖案，第二目標圖案包括選擇線圖案和墊圖案 (pad pattern )。
在才艮據本發明的另一個實施方案的形成半導體器件微圖案的方法中， 提供其中形成有待蝕刻層的半導體襯底。該半導體襯底包括其中形成第一 目標圖案的第一區域和其中形成第二目標圖案的第二區域，其中第二目標 圖案的寬度大於第一目標圖案的寬度。在待蝕刻層上形成第一輔助圖案， 該第一輔助圖案包括用於防止在第一區域和第二區域之間形成臺階的輔 助圖案。
該方法還包括形成其中第二目標圖案形成在待蝕刻層之上的第二輔助 圖案，其中包括輔助圖案的第一輔助圖案形成在待蝕刻層中。
該方法還包括在除去輔助圖案之後沿第 一和第二輔助圖案來圖案化待 蝕刻層。第一和第二輔助圖案由BARC層形成。


圖1A 1L是說明根據本發明的一種形成半導體器件圖案的方法的第 一截面圖2A 2L是說明根據本發明的一種形成半導體器件圖案的方法的第二截面圖；並且
圖3A~3L是說明根據本發明的一種形成半導體器件圖案的方法的平 面圖。
具體實施例方式
將參考附圖描述根據本發明的具體的實施方案。然而，本發明不限於 所公開的實施方案，而是可以各種方式實施。提供所述實施方案以完成本 發明的公開並使得本領域技術人員理解本發明。本發明由權利要求的範圍 所限定。
圖1A~1L是說明根據本發明的一種形成半導體器件圖案的方法的第 一截面圖；圖2A 2L是說明根據本發明的一種形成半導體器件圖案的方 法的第二截面圖；圖3A 3L是i兌明根據本發明的一種形成半導體器件圖 案的方法的平面圖。
更具體地，圖3A~3L中沿線A-A'的截面是第一截面圖，圖3A 3L 中沿線B-B'的截面是第二截面圖。同時參考第一和第二截面圖和平面圖給 出如下描述。
參考圖1A、 2A和3A，描述快閃器件作為一個實例。提供其中形成有 待蝕刻層102的半導體襯底100。待蝕刻層102是最終將被圖案化的層， 並且可以通過堆疊多個層例如絕緣層和導電層或使用這些層中的任意一 個來形成。在其中通過圖案化待蝕刻層102來形成後續桶f極線的情況下， 待蝕刻層102可具有柵極絕緣層、第一導電層、介電層、第二導電層和金 屬層的堆疊結構。
在待蝕刻層102上形成硬掩模層103。該硬掩模層103可以使用單層 或多層形成。在如下描述的一個實例中，石更4^模層103形成具有第一、第 二和第三硬掩模層104、 106和108的多層結構。第一硬掩模層104可以由 非晶碳層形成，第二硬掩模層106可以由SiON層形成，第三硬掩模層108 可以由多晶珪層形成。
在第三硬掩模層108上形成第一輔助層110。第一輔助層110可以由 例如BARC層形成。在第一輔助層110上形成在單元區域(第一區域)和 周邊區域(第二區域)中具有不同寬度的第一光刻膠圖案112。例如，在 第一輔助層110上形成正性光刻膠層，並且實施啄光和顯影工藝以形成在
8單元區域中具有第一間距P1的圖案。具體地，笫一間距P1可以是將最終
在單元區域中形成的第一目標圖案的間距的約兩倍。第一光刻膠圖案112 也在周邊區域中形成的原因是其可防止在形成後續的第二輔助層時在單 元區域和周邊區域之間形成臺階H (參考圖ID的116)。
參考圖1B、 2B和3B,通過沿第一光刻膠圖案(參考圖1A的112) 圖案化第一輔助層(參考圖1A的110)形成第一輔助圖案110a。第一輔 助圖案110a也構成後續的蝕刻掩模層。
除去保留的第一光刻膠圖案(參考圖1A的112)。其目的是防止在形 成後續的第二輔助層(參考圖1D的116)之後實施的焙烘過程中保留第一 光刻膠圖案(參考圖1A的112 )時，第一光刻膠圖案(參考圖1A的112 ) 由於焙烘溫度的差異導致的彎曲或扭曲。例如，BARC層的焙烘溫度(例 如，200攝氏度)比光刻膠層的焙烘溫度更高(例如，IOO攝氏度)。
參考圖1C、 2C和3C，沿第一輔助圖案110a的表面和暴露的第三硬 掩模層108形成蝕刻4^模層114。蝕刻掩模層114可由蝕刻選擇性不同於 第一輔助圖案110a的材料形成。例如，蝕刻掩模層114可由氧化物層或含 矽(Si)聚合物形成。形成在單元區域和周邊區域中具有相同厚度的蝕刻 *^模層114,所以其在第一輔助圖案110a的側壁上具有相同的寬度。具體 地，在單元區域中的第一輔助圖案110a的側壁上形成的蝕刻掩模層114 的寬度確定將在後續單元區域中形成的柵極線的寬度。
參考圖1D、2D和3D，在單元區域和周邊區域中形成的蝕刻掩模層114 上形成第二輔助層116。第二輔助層116可4吏用可流動的BARC層形成， 以填充向上突出的蝕刻掩模層114。填充在突出的蝕刻掩模層114之間的 第二輔助層116也用於形成後續的蝕刻4^模圖案。
具體地，第一輔助圖案110a也形成在周邊區域中。因此，雖然形成第 二BARC層114，但是在單元區域和周邊區域之間不產生臺階。因此，可 省略用於減少臺階的拋光工藝，因此可降低製造成本和時間。
在第二輔助層116形成之後，實施焙烘工藝(即在例如200攝氏度的 溫度下實施的退火工藝)以增加第二輔助層116的密度。
在第二輔助層116上形成第二光刻膠圖案118，第二光刻膠圖案118 用於形成用於選擇線和周邊區域的墊的圖案。更具體地，圖1D的第二光 刻膠圖案118可以形成作為用於選擇線的圖案，並且圖2D的第二光刻膠
9圖案118可以形成作為用於墊的圖案。
參考圖1E、 2E和3E，通過沿第二光刻膠圖案118蝕刻第二輔助層(參 考圖1D的116)來形成第二輔助圖案116a。具體地，沿第二光刻膠圖案 118實施蝕刻工藝。實施對第二輔助圖案116a比對蝕刻4^模層114具有更 高蝕刻選擇性的蝕刻工藝，使得在第一輔助圖案110a上形成的蝕刻4^M 114的上表面暴露。因此，第二輔助圖案116a的一部分保留在突出的蝕刻 掩模層114之間。
參考圖1F、 2F和3F，沿第二光刻膠圖案118實施蝕刻工藝，以除去 保留在第一輔助圖案110a上的蝕刻掩模層(參考圖lE的114)。因此，可 以形成蝕刻掩模圖案114a。實施對蝕刻^^模圖案114比對第一和第二輔助 圖案110a和116a具有更高蝕刻選擇性的蝕刻工藝。當暴露出第一輔助圖 案110a的上表面時，蝕刻工藝停止。
參考圖1G、 2G和3G，通過實施逸覆式蝕刻工藝，除去暴露的第一輔 助圖案(參考圖1F的110a)和第二輔助圖案(參考圖1F的116a)，由此 暴露出第三硬掩模層108的一部分。第二輔助圖案116a的一部分可保留在 選擇線區域和墊(pad)區域中。
參考圖1H、 2H和3H，利用保留的蝕刻掩模圖案114a的厚度差異， 通過實施蝕刻工藝除去蝕刻掩模圖案114a的一部分。
具體地，在蝕刻掩模圖案114a底部保留的部分的厚度薄於向上突出的 部分的厚度。因此，如果實施蝕刻工藝，首先除去在底部保留的部分而保 留向上的突出部分。
因此，具有第二間距P2的蝕刻掩模圖案114a保留在單元區域中，P2 為第一間距P1的約一半。周邊區域中保留的蝕刻掩模圖案114a的一部分 以及第一和第二輔助圖案110a和116a的一部分具有大於第二間距P2的寬 度。例如，在圖1H的周邊區域中保留並形成一個圖案的蝕刻掩模圖案114a 和第一與第二輔助圖案110a和116a可變成用於選擇線的圖案，在圖2H 中保留的蝕刻掩模圖案114a和第一與第二輔助圖案110a和116a的一部分 可變成用於塾的圖案。
參考圖II、 21和31,通過沿蝕刻4^模圖案114a和第一與第二輔助圖 案110a和116a蝕刻第三硬掩模層(參考圖1H的108 )來形成第三硬掩模 圖案108a。然後除去殘留的蝕刻l^模圖案114a和殘留的第一和第二輔助圖案110a和116a。因此，第三硬^"模圖案108形成在單元區域和周邊區 域中具有不同寬度的圖案。
參考圖1J、 2J和3J，為了隔離在第三硬掩模圖案108a的邊緣部分處 所連接的區域，在第三硬掩模圖案108a和第二硬掩模層106上形成第三光 刻膠圖案120，在第三光刻膠圖案120中，待隔離的區域120a是開放的。 實施對第三硬掩模圖案108a比對第二硬掩模層106具有更高蝕刻選擇性的 蝕刻工藝，以除去在互連區域120a中暴露的第三硬掩模圖案108a。
參考圖1K、 2K和3K，除去第三光刻膠圖案120。因此，可以形成具 有不同寬度的第三硬掩模圖案108a。例如，在第三硬掩模圖案108a的單 元區域中形成的圖案可變成用於形成字線圖案的柵極掩模圖案。在第三硬 掩模圖案108a的周邊區域中形成的圖案可變成用於選擇線的柵極掩模圖 案,該選擇線的寬度大於字線的寬度。圖2K中所示的第三硬掩模圖案108a 的圖案可變成用於墊的4^模圖案。
沿第三硬掩模圖案108a順序地圖案化第二硬掩模層(參考圖1J的106) 和第一硬掩模層(參考圖1J的104 )，由此形成第二硬掩模圖案106a和第 一硬掩模圖案104a。
參考圖1L、 2L和3L，通過實施沿第一、第二和第三石更掩模圖案104a、 106a和108a的蝕刻工藝，圖案化待蝕刻層(參考圖1K的102)。因此， 可以形成待蝕刻層圖案102a。在蝕刻工藝期間，可除去第三和第二硬掩模 圖案(參考圖1K的108a和106a )。
或者，在待蝕刻層102 (參考圖1H)上形成蝕刻^^模圖案114a以及 第一和第二輔助圖案llOa和116a而不形成硬掩模層(參考圖1A的103 ) 之後，通過實施沿蝕刻掩模圖案114a以及第 一和第二輔助圖案110a和116a 的蝕刻工藝，可以圖案化待蝕刻層102。
如上所述，根據本發明，使用第一光刻膠圖案和第一BARC層形成用 於柵極線的圖案，使用第二光刻膠圖案和第二 BARC層形成用於墊和選擇 線的圖案，選擇線的寬度大於柵極線的寬度。因此，可以同時形成柵極線、 墊和選擇線。
而且，可省略用於圖案化工藝的單元區域和周邊區域之間的拋光過程， 並且可以形成微圖案而無需更換曝光設備。因此，可降低製造工藝消耗的 費用和時間。提出本文所公開的實施方案以使得本領域技術人員容易實施本發明， 並且本領域技術人員可通過這些實施方案的組合實施本發明。因此，本發 明的範圍不限於如上所述的實施方案，並且應解釋為僅僅由所附權利要求 和它們的等同物所限定。
權利要求
1. 一種形成半導體器件微圖案的方法，所述方法包括提供半導體襯底，其中所述半導體襯底包括其中形成第一目標圖案的第一區域和其中形成第二目標圖案的第二區域，所述第二目標圖案的寬度大於所述第一目標圖案的寬度；在所述半導體襯底上形成第一輔助圖案，其中所述第一輔助圖案包括所述第一區域的第一圖案和所述第二區域的第二圖案，所述第一圖案的間距為所述第一目標圖案的間距的約兩倍；在包括所述第一輔助圖案的表面的所述半導體襯底上形成蝕刻掩模層；形成第二輔助圖案，其中所述第二輔助圖案包括在所述第一圖案的側壁上形成的所述蝕刻掩模層之間的第三圖案和與所述第二圖案一側重疊的第四圖案；除去在所述第一輔助圖案的上表面上形成的所述蝕刻掩模層；除去在所述第一和第二輔助圖案的上表面上形成的所述蝕刻掩模層；和除去所述第一和第二輔助圖案並蝕刻所述蝕刻掩模層，其中所述蝕刻掩模層的一部分保留在將形成所述第一目標圖案的區域中，所述第一和第二輔助圖案以及所述蝕刻掩模層保留在將形成所述第二目標圖案的區域中。
2. 根據權利要求1所述的方法，其中形成所述第一輔助圖案包括 在所述半導體襯底上形成笫一輔助層；在所述第 一輔助層上形成笫 一光刻膠圖案，其中所述第 一光刻膠圖案 包含所述第一和第二區域的所述圖案；沿所述第一光刻膠圖案蝕刻所述第一輔助層；和 除去所述第一光刻膠圖案。
3. 根據權利要求1所述的方法，其中所述第一輔助圖案包括用於防止在 形成所述第二輔助圖案時在所述第一區域與第二區域之間形成臺階的圖 案。
4. 根據權利要求1所述的方法，其中所述蝕刻掩模層由含矽(Si)聚合 物或氧化物層形成。
5. 根據權利要求l所述的方法，其中形成所述第二輔助圖案包括 在所述蝕刻掩模層上形成笫二輔助層；在所述第二輔助層上形成第二光刻膠圖案，所述第二光刻膠圖案包含所述第二目標圖案；和沿所述第二光刻膠圖案圖案化所述第二輔助層。
6. 根據權利要求1所述的方法，其中所述第一和第二輔助圖案由底部抗 反射塗層(BARC)形成。
7. 才艮據權利要求6所述的方法，其中所述BARC層是可流動的BARC 層。
8. 根據權利要求1所述的方法，其中當除去所述第一和第二輔助圖案並 蝕刻所述蝕刻掩模層，4吏得所述蝕刻*^模層的 一部分保留在將形成所述第 一目標圖案的區域中時，保留在所述第一輔助圖案的側壁上形成的殘留蝕 刻掩模層的一部分。
9. 根據權利要求1所述的方法，其中在將形成所述第二目標圖案的區域 中保留所述第 一和第二輔助圖案以及所述蝕刻掩模層包括當除去所述第 一區域中的所述第一和第二輔助圖案時，除去在所述第二區域中暴露的所 述第 一和第二輔助圖案的 一部分。
10. 根據權利要求1所述的方法，其中在除去所述第一和第二輔助圖案並 蝕刻所述蝕刻掩模層，使得所述蝕刻掩模層的一部分保留在將形成所述第 一目標圖案的區域中以及所述第 一和第二輔助圖案和所述蝕刻掩模層保 留在將形成所述第二目標圖案的區域中之後，通過隔離所述殘留蝕刻掩模 層的邊緣末端來形成所述第一和第二目標圖案的4^模圖案。
11. 根據權利要求l所述的方法，還包括在形成所述第一輔助圖案之前在 所述蝕刻^^模層上形成硬l^模層。
12. 根據權利要求ll所述的方法，其中所述硬掩模層由單層或多層形成。
13. 根據權利要求12所述的方法，其中所述硬掩模層的所述多層具有非晶 碳層、SiON層和多晶珪層的堆疊結構。
14. 根據權利要求l所述的方法，其中 所述第一目標圖案包括字線圖案，和 所述第二目標圖案包括選擇線圖案和墊圖案。
15. —種形成半導體器件微圖案的方法，所述方法包括提供其中形成待蝕刻層的半導體襯底，其中所述半導體襯底包括其中 形成第一目標圖案的第一區域和其中形成第二目標圖案的第二區域，所述第二目標圖案的寬度大於所述第一目標圖案的寬度；和在所述待蝕刻層上形成第一輔助圖案，所述第一輔助圖案包括用於防 止在所述第 一 區域和所述第二區域之間形成臺階的輔助圖案。
16. 根據權利要求15所述的方法，還包括形成其中所述第二目標圖案形成 在所述待蝕刻層之上的第二輔助圖案，其中包括所述輔助圖案的所述第一 輔助圖案形成在所述待蝕刻層中。
17. 根據權利要求16所述的方法，還包括在除去所述輔助圖案之後，沿所 述第 一和第二輔助圖案來圖案化所述待蝕刻層。
18. 根據權利要求15所述的方法，其中所述第一和第二輔助圖案由BARC 層形成。
19. 一種形成半導體器件微圖案的方法，所述方法包括 使用第一光刻膠圖案和第一 BARC層，在半導體襯底上形成用於柵極線的圖案；和使用第二光刻膠圖案和第二 BARC層，在所述半導體襯底上形成用於 選擇線的圖案和墊，所述選擇線的寬度大於所述^fr極線的寬度， 其中所述柵極線、所述墊和所述選擇線同時形成。
20. 根據權利要求19所述的方法，其中在所述半導體襯底的第一區域上形 成用於所述Jfr極線的所述圖案，在所述半導體襯底第二區域上形成用於所 述選擇線的所述圖案和所述墊。
21. 根據權利要求20所述的方法，還包括在所述半導體襯底上形成輔助 圖案，所述輔助圖案防止在所述第 一區域和第二區域之間形成臺階。
全文摘要
本發明涉及一種形成半導體器件圖案的方法。其中使用第一光刻膠圖案和第一BARC層形成用於柵極線的圖案。使用第二光刻膠圖案和第二BARC層形成用於選擇線的圖案和墊，該選擇線的寬度大於柵極線的寬度。柵極線、墊和選擇線可以同時形成。
文檔編號H01L21/00GK101471232SQ20081012522
公開日2009年7月1日 申請日期2008年6月16日 優先權日2007年12月28日
發明者鄭宇榮 申請人:海力士半導體有限公司