一種用於恆流led驅動的線電壓補償電路的製作方法
2023-07-09 06:48:41 1
一種用於恆流led驅動的線電壓補償電路的製作方法
【專利摘要】本發明提供了一種用於恆流LED驅動的線電壓補償電路，包括電壓基準源、NMOS電晶體、第一PMOS電晶體、第二PMOS電晶體、第三PMOS電晶體、開關、第一電阻、第二電阻、控制電路、功率管。本發明的有益效果是：本發明的用於恆流LED驅動的線電壓補償電路適合於集成於晶片內部，能夠提供更高的補償精度，能夠減少外圍器件的數量，簡化應用電路設計。
【專利說明】-種用於恆流LED驅動的線電壓補償電路
【技術領域】
[0001] 本發明涉及LED開關電源驅動領域，尤其涉及一種用於恆流LED驅動的線電壓補 償電路。
【背景技術】
[0002] 傳統的開關電源系統中，尤其是恆流控制的開關電源系統，由於功率管關斷延時 的存在，會導致開關管關閉時刻的電流峰值在高低壓下不一致，從而導致輸出電流的變化， 傳統的方法是在母線與採樣電阻中間併入一個電阻如圖1所示粗略的提供一個補償電流， 這種方式的問題是：1補償電流偏差較大，2,增加應用電路設計步驟與外圍器件數量，3,如 果需要把功率管集成在晶片內部則無法使用該方法。
【發明內容】
[0003] 為了解決現有技術中的問題，本發明提供了一種用於恆流LED驅動的線電壓補償 電路。
[0004] 本發明提供了一種用於恆流LED驅動的線電壓補償電路，包括電壓基準源、NM0S 電晶體、第一 PM0S電晶體、第二PM0S電晶體、第三PM0S電晶體、開關、第一電阻、第二電阻、 控制電路、功率管，所述電壓基準源與所述NM0S電晶體相連，所述NM0S電晶體漏極接第一 PM0S電晶體漏極，第一 PM0S電晶體柵極與漏極短接，第一 PM0S電晶體源極接晶片內部電 壓，第二PM0S電晶體柵極接所述第一 PM0S電晶體柵極，所述第二PM0S電晶體漏極接所述 NM0S電晶體源極，所述第二PM0S電晶體源極接所述第一 PM0S電晶體源極，所述第三PM0S 電晶體柵極接所述第一 PM0S電晶體柵極，所述第三PM0S電晶體漏極接所述開關的第一端， 所述第三PM0S電晶體源極接所述第一 PM0S電晶體源極，所述開關的第二端接所述第一電 阻的一端，所述開關的控制端接控制電路的輸出端，所述第一電阻的另一端接所述第二電 阻的一端，所述第二電阻的另一端接所述功率管的源極。
[0005] 作為本發明的進一步改進，該線電壓補償電路還包括放大器，所述電壓基準源的 輸出接所述放大器的同相輸入端，所述放大器反相輸入端接NM0S電晶體的源端，所述放大 器的輸出接NM0S電晶體的柵極。
[0006] 作為本發明的進一步改進，所述放大器為誤差放大器。
[0007] 作為本發明的進一步改進，該線電壓補償電路還包括第三電阻，所述第三電阻與 所述功率管的源極相連。
[0008] 作為本發明的進一步改進，該線電壓補償電路還包括變壓器，功率管導通時，變壓 器主線圈兩端的電壓等於母線電壓。
[0009] 作為本發明的進一步改進，該線電壓補償電路還包括輔助線圈、穩壓模塊、第四電 阻，所述第四電阻一端與所述穩壓模塊相連，所述第四電阻另一端與所述輔助線圈一端相 連，所述輔助線圈另一端與所述穩壓模塊相連。
[0010] 本發明的有益效果是：本發明的用於恆流LED驅動的線電壓補償電路適合於集成 於晶片內部，能夠提供更高的補償精度，能夠減少外圍器件的數量，簡化應用電路設計。
【專利附圖】
【附圖說明】
[0011] 圖1是現有的電壓補償電路圖。
[0012] 圖2是本發明的線電壓補償電路的一實施例電路圖。
[0013] 圖3是本發明的線電壓補償電路的另一實施例電路圖。
【具體實施方式】
[0014] 本發明公開了一種用於恆流LED驅動的線電壓補償電路，如圖2所示，作為本發明 的一個實施例，該線電壓補償電路包括電壓基準源40UNM0S電晶體403、第一 PM0S電晶體 404、第二PM0S電晶體405、第三PM0S電晶體406、開關409、第一電阻408、第二電阻407、控 制電路410、功率管411，所述電壓基準源401與所述NM0S電晶體403相連，所述NM0S晶體 管403漏極接第一 PM0S電晶體404漏極，第一 PM0S電晶體404柵極與漏極短接，第一 PM0S 電晶體404源極接晶片內部電壓VDD，第二PM0S電晶體405柵極接所述第一 PM0S電晶體 404柵極，所述第二PM0S電晶體405漏極接所述NM0S電晶體403源極，所述第二PM0S晶 體管405源極接所述第一 PM0S電晶體404源極，所述第三PM0S電晶體406柵極接所述第 一 PM0S電晶體404柵極，所述第三PM0S電晶體406漏極接所述開關409的第一端，所述第 三PM0S電晶體406源極接所述第一 PM0S電晶體404源極，所述開關409的第二端接所述 第一電阻408的一端，所述開關409的控制端接控制電路410的輸出端，所述第一電阻408 的另一端接所述第二電阻407的一端，所述第二電阻407的另一端接所述功率管411的源 極。
[0015] 該線電壓補償電路還包括第三電阻412,所述第三電阻412與所述功率管411的源 極相連。
[0016] 該線電壓補償電路還包括變壓器416,功率管411導通時，變壓器416主線圈兩端 的電壓等於母線電壓。
[0017] 該線電壓補償電路還包括輔助線圈415、穩壓模塊413、第四電阻414,所述第四電 阻414 一端與所述穩壓模塊413相連，所述第四電阻414另一端與所述輔助線圈415 -端 相連，所述輔助線圈415另一端與所述穩壓模塊413相連。
[0018] 如圖2所示，在該實施例中，該NM0S電晶體403用作源跟隨器，該第一 PM0S晶體 管404用作電流鏡，第二PM0S電晶體405用於擴流，第三PM0S電晶體406用於輸出補償電 流。該NM0S電晶體403接成源極跟隨器，功率管411導通時NM0S電晶體403的源端電壓近 似等於基準電壓減去NM0S電晶體403的閾值電壓Vth。輸出補償電流=K* (VB-Vth+VAC/ N)/R4，K為電流鏡的比例，R4為第四電阻414的阻值，N為主線圈416與輔助線圈415的 匝數比，補償電壓的值為K*R2* (VB-Vth+VAC/N)/R4, R2為第二電阻407的阻值，可見補償 電壓與母線電壓成正比例，母線電壓高補償大時可加快觸到關斷比較點，母線電壓低時補 償小關斷點相應推遲，從而使得高低壓時的關斷點接近。控制邏輯是開關在功率管導通延 時一定時間後開啟，輸出補償，在功率管關閉同時關斷。
[0019] 如圖3所示，作為本發明的另一個實施例，該線電壓補償電路包括電壓基準源 301、誤差放大器302、NM0S電晶體303、第一 PM0S電晶體304、第二PM0S電晶體305、第三 PMOS電晶體306、開關309、第一電阻308、第二電阻307、控制電路310、功率管311，所述電 壓基準源301的輸出接所述誤差放大器302的同相輸入端，所述誤差放大器302反相輸入 端接NM0S電晶體303的源端，所述誤差放大器302的輸出接NM0S電晶體303的柵極，所 述NM0S電晶體303漏極接第一 PM0S電晶體304漏極，第一 PM0S電晶體304柵極與漏極短 接，第一 PM0S電晶體304源極接晶片內部電壓VDD，第二PM0S電晶體305柵極接所述第一 PM0S電晶體304柵極，所述第二PM0S電晶體305漏極接所述NM0S電晶體303源極，所述第 二PM0S電晶體305源極接所述第一 PM0S電晶體304源極，所述第三PM0S電晶體306柵極 接所述第一 PM0S電晶體304柵極，所述第三PM0S電晶體306漏極接所述開關309的第一 端，所述第三PM0S電晶體306源極接所述第一 PM0S電晶體304源極，所述開關309的第二 端接所述第一電阻308的一端，所述開關309的控制端接控制電路310的輸出端，所述第一 電阻308的另一端接所述第二電阻307的一端，所述第二電阻307的另一端接所述功率管 311的源極。
[0020] 該線電壓補償電路還包括第三電阻312,所述第三電阻312與所述功率管311的源 極相連。
[0021] 該線電壓補償電路還包括變壓器316,功率管311導通時，變壓器316主線圈兩端 的電壓等於母線電壓。
[0022] 該線電壓補償電路還包括輔助線圈315、穩壓模塊313、第四電阻314,所述第四電 阻314 -端與所述穩壓模塊313相連，所述第四電阻314另一端與所述輔助線圈315 -端 相連，所述輔助線圈315另一端與所述穩壓模塊313相連。
[0023] 如圖3所示，在該實施例中，第一電阻308、第三電阻312的連接點為補償前的電感 電流檢測點，第一電阻307、第二電阻308的連接點為補償後的電感電流檢測點，對於相同 的內部電感電流檢測電壓基準，由於關斷延時的存在，功率管311關斷一刻的電流是略大 於系統設定的關斷點且隨輸入母線電壓變化的；由於開關電源系統中需要輔助線圈315提 供電壓給內部的穩壓模塊313生產晶片工作所需的內部電壓，也需要通過輔助線圈檢測輸 出電壓和電流，因此可以利用輔助線圈進行母線電壓的檢測，功率管導通時變壓器316主 線圈兩端的電壓等於母線電壓，輔助線圈兩端的電壓與母線電壓的比例等於輔助繞組與主 線圈繞線匝數之比1/N。根據圖中的接法，第四電阻314與輔助線圈連接點的電壓在功率 管導通時為負壓等於-VAC/N，誤差放大器302把第四電阻314的第二端電壓鎖定為基準源 301的輸出電壓，因此流過第四電阻314的電流等於（VREF+VAC/N)/R，第二PM0S電晶體305 的作用作用是擴流，補償電流通過第三PM0S電晶體306輸出並流過第二電阻308生成一補 償電壓，補償電壓的值為K*R2* (VREF+VAC/N) /R4, K為電流鏡的比例，R2為第二電阻308的 阻值，R4為第四電阻314的阻值。可見補償電壓與母線電壓成正比例，母線電壓高補償大 時可加快觸到關斷比較點，母線電壓低時補償小，關斷點相應推遲，從而使得高、低壓時的 關斷點接近。控制電路310使開關309在功率管311導通延時一定時間後開啟，輸出補償， 在功率管關閉同時關斷。
[0024] 本發明的用於恆流LED驅動的線電壓補償電路適合於集成於晶片內部，能夠提供 更高的補償精度，能夠減少外圍器件的數量，簡化應用電路設計。
[0025] 以上內容是結合具體的優選實施方式對本發明所作的進一步詳細說明，不能認定 本發明的具體實施只局限於這些說明。對於本發明所屬【技術領域】的普通技術人員來說，在 不脫離本發明構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬於本發明的 保護範圍。
【權利要求】
1. 一種用於恆流LED驅動的線電壓補償電路，其特徵在於：包括電壓基準源、NMOS晶體 管、第一 PM0S電晶體、第二PM0S電晶體、第三PM0S電晶體、開關、第一電阻、第二電阻、控制 電路、功率管，所述電壓基準源與所述NM0S電晶體相連，所述NM0S電晶體漏極接第一 PM0S 電晶體漏極，第一 PM0S電晶體柵極與漏極短接，第一 PM0S電晶體源極接晶片內部電壓，第 二PM0S電晶體柵極接所述第一 PM0S電晶體柵極，所述第二PM0S電晶體漏極接所述NM0S 電晶體源極，所述第二PM0S電晶體源極接所述第一 PM0S電晶體源極，所述第三PM0S晶體 管柵極接所述第一 PM0S電晶體柵極，所述第三PM0S電晶體漏極接所述開關的第一端，所述 第三PM0S電晶體源極接所述第一 PM0S電晶體源極，所述開關的第二端接所述第一電阻的 一端，所述開關的控制端接控制電路的輸出端，所述第一電阻的另一端接所述第二電阻的 一端，所述第二電阻的另一端接所述功率管的源極。
2. 根據權利要求1所述的線電壓補償電路，其特徵在於：該線電壓補償電路還包括放 大器，所述電壓基準源的輸出接所述放大器的同相輸入端，所述放大器反相輸入端接NM0S 電晶體的源端，所述放大器的輸出接NM0S電晶體的柵極。
3. 根據權利要求2所述的線電壓補償電路，其特徵在於：所述放大器為誤差放大器。
4. 根據權利要求1至3任一項所述的線電壓補償電路，其特徵在於：該線電壓補償電 路還包括第三電阻，所述第三電阻與所述功率管的源極相連。
5. 根據權利要求4所述的線電壓補償電路，其特徵在於：該線電壓補償電路還包括變 壓器，功率管導通時，變壓器主線圈兩端的電壓等於母線電壓。
6. 根據權利要求4所述的線電壓補償電路，其特徵在於：該線電壓補償電路還包括輔 助線圈、穩壓模塊、第四電阻，所述第四電阻一端與所述穩壓模塊相連，所述第四電阻另一 端與所述輔助線圈一端相連，所述輔助線圈另一端與所述穩壓模塊相連。
【文檔編號】H05B37/02GK104065273SQ201410325257
【公開日】2014年9月24日 申請日期:2014年7月9日 優先權日:2014年7月9日
【發明者】張君志, 馮稀亮 申請人:深圳市科創達微電子有限公司