VDMOS分壓環的製造方法與流程

2023-08-08 21:54:56 2

本發明涉及半導體工藝領域，尤其涉及一種VDMOS分壓環的製造方法。

背景技術：

垂直雙擴散金屬氧化物半導體電晶體VDMOS是一種常見的功率器件。由於VDMOS終端的表面電場過於集中，容易造成器件的邊緣擊穿，因此，為了保證VDMOS正常工作，通常會設置分壓環來降低表面電場強度，以提高擊穿電壓。

目前常規的VDMOS中分壓環的製作流程如圖1至圖4所示。圖1為現有的VDMOS分壓環製作方法中形成初始氧化層後的結構示意圖。圖2為現有的VDMOS分壓環製作方法中形成分壓環後的結構示意圖。圖3為現有的VDMOS分壓環製作方法中分壓環驅入後的結構示意圖。圖4為現有的VDMOS分壓環製作方法中形成N型JFET(Junction Field-Effect Transistor，結型場效應電晶體)區後的結構示意圖。如圖1至圖4所示，首先在N型襯底10上形成N型外延層11，在N型外延層11上生長出初始氧化層12，再對氧化層12進行光刻、刻蝕和P型離子注入，形成分壓環13，對分壓環13進行驅入後，再對氧化層12進行光刻、刻蝕和N型離子注入，形成JFET區14。

現有技術的不足之處在於，在進行P型離子注入和N型離子注入之前，均需要對氧化層12進行光刻、刻蝕，這樣為了在VDMOS中形成分壓環13和JFET區14，必須要進行兩次光刻工藝，不僅步驟繁瑣、效率低下，而且成本比較高。

技術實現要素：

本發明提供一種VDMOS分壓環的製造方法，用以解決現有技術中製作帶分壓環的VDMOS時步驟繁瑣、成本較高的技術問題。

本發明提供一種VDMOS分壓環的製造方法，包括：

在N型外延層上形成墊氧化層，在所述墊氧化層上形成氮化矽層；

通過光刻、刻蝕和P型離子注入工藝，在所述N型外延層中形成分壓環；

在高溫爐管中對所述分壓環進行驅入，同時在所述P型離子注入的區域生長出氧化層；

剝除氮化矽層，並進行N型離子注入，形成JFET區。

進一步地，所述通過光刻、刻蝕和P型離子注入工藝，在所述N型外延層中形成分壓環，具體包括：

對所述氮化矽層、墊氧化層和N型外延層進行光刻、刻蝕，將所述氮化矽層和所述墊氧化層的部分區域刻穿，並在所述N型外延層上形成橫截面為梯形的刻蝕區域；

對所述橫截面為梯形的刻蝕區域進行P型離子注入，在所述N型外延層中形成所述分壓環。

進一步地，所述對所述氮化矽層、墊氧化層和N型外延層進行光刻、刻蝕，具體包括：

在所述氮化矽層上塗覆光刻膠層；

通過光刻工藝在所述光刻膠層中形成刻蝕窗口；

對所述刻蝕窗口下的氮化矽層、墊氧化層和N型外延層進行幹法刻蝕。

進一步地，所述氮化矽層和所述墊氧化層被刻穿的區域位於所述橫截面為梯形的刻蝕區域的正上方。

進一步地，所述通過光刻、刻蝕和P型離子注入工藝，在所述N型外延層中形成分壓環，具體包括：

對所述氮化矽層進行光刻、刻蝕，在所述氮化矽層中形成刻蝕區域；

對所述刻蝕區域進行P型離子注入，注入的P離子穿過所述墊氧化層後在所述N型外延層中形成所述分壓環。

進一步地，在所述對所述氮化矽層進行光刻、刻蝕之後，所述氮化矽層未被刻蝕的區域下方的墊氧化層的厚度與所述刻蝕區域下方的墊氧化層的厚度相同。

進一步地，所述墊氧化層的厚度為0.02μm～0.1μm，所述氮化矽層的厚度為0.1μm～0.5μm；

所述P型離子注入的劑量為1E13個/平方釐米-1E16個/平方釐米，所述N型離子注入的劑量為1E12個/平方釐米-1E14個/平方釐米。

進一步地，所述分壓環的驅入溫度為900℃-1200℃，時間為60min-500min；

所述P型離子注入與所述N型離子注入的能量均為80KEV-120KEV。

進一步地，所述氧化層的厚度為0.5μm～2μm，所述墊氧化層的生長溫度為900℃-1100℃，所述氮化矽層的生長溫度為600℃-900℃。

本發明提供的VDMOS分壓環的製造方法，首先在N型外延層上形成墊氧化層和氮化矽層，並對所述氮化矽層進行光刻、刻蝕，在所述氮化矽層的刻蝕區域進行P型離子注入，形成分壓環，然後對所述分壓環進行驅入，驅入的同時會在所述P型離子注入的區域生長出氧化層，在剝除氮化矽層後，所述氧化層可以作為屏蔽層，在進行N型離子注入後會在N型外延層上形成JFET區，因此，不需要額外的步驟對JFET區進行光刻，節省了步驟，提高了VDMOS的製作效率，並且節約了成本。

附圖說明

圖1為現有的VDMOS分壓環製作方法中形成初始氧化層後的結構示意圖；

圖2為現有的VDMOS分壓環製作方法中形成分壓環後的結構示意圖；

圖3為現有的VDMOS分壓環製作方法中分壓環驅入後的結構示意圖；

圖4為現有的VDMOS分壓環製作方法中形成N型JFET區後的結構示意圖；

圖5為本發明實施例一提供的VDMOS分壓環的製造方法的流程圖；

圖6為本發明實施例二提供的VDMOS分壓環的製造方法的流程圖；

圖7為本發明實施例二提供的VDMOS分壓環的製造方法中在N型外延層上形成墊氧化層和氮化矽層後的結構示意圖；

圖8為本發明實施例二提供的VDMOS分壓環的製造方法中形成分壓環後的結構示意圖；

圖9為本發明實施例二提供的VDMOS分壓環的製造方法中對分壓環進行驅入後的結構示意圖；

圖10為本發明實施例二提供的VDMOS分壓環的製造方法中剝除氮化矽層後的結構示意圖；

圖11為本發明實施例二提供的VDMOS分壓環的製造方法中形成JFET區後的結構示意圖；

圖12為本發明實施例三提供的VDMOS分壓環的製造方法的流程圖；

圖13為本發明實施例三提供的VDMOS分壓環的製造方法中在N型外延層上形成墊氧化層和氮化矽層後的結構示意圖；

圖14為本發明實施例三提供的VDMOS分壓環的製造方法中形成刻蝕區域後的結構示意圖；

圖15為本發明實施例三提供的VDMOS分壓環的製造方法中形成分壓環後的結構示意圖；

圖16為本發明實施例三提供的VDMOS分壓環的製造方法中對分壓環進行驅入後的結構示意圖；

圖17為本發明實施例三提供的VDMOS分壓環的製造方法中剝除氮化矽層後的結構示意圖；

圖18為本發明實施例三提供的VDMOS分壓環的製造方法中形成JFET區後的結構示意圖。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述。為了方便說明，放大或者縮小了不同層和區域的尺寸，所以圖中所示大小和比例並不一定代表實際尺寸，也不反映尺寸的比例關係。

實施例一

本發明實施例一提供一種VDMOS分壓環的製造方法。圖5為本發明實施例一提供的VDMOS分壓環的製造方法的流程圖。如圖5所示，本實施例中的VDMOS分壓環的製造方法，可以包括：

步驟101、在N型外延層上形成墊氧化層，在所述墊氧化層上形成氮化矽層。

其中，本實施例可以採用局部氧化工藝來製作分壓環。在製造VDMOS時，首先要形成N型襯底以及N型外延層，然後在N型外延層上形成墊氧化層，墊氧化層可以用作氮化矽層與N型外延層之間的緩衝。具體地，可以在高溫爐管中通過熱氧化工藝在N型外延層上生長出墊氧化層，在製作過程中，墊氧化層的生長溫度可以控制在900℃-1100℃之間，生成的墊氧化層不能太厚，優選的是，所述墊氧化層的厚度為0.02μm～0.1μm，能夠保證後續步驟中進行P型離子注入後能在N型外延層中形成分壓環。

在生成墊氧化層之後，可以在墊氧化層上生成氮化矽層，氮化矽層的生長溫度可以控制在600℃-900℃之間，生成的氮化矽層的厚度要大於墊氧化層的厚度，優選的是，所述氮化矽層的厚度為0.1μm～0.5μm，能夠起到很好的屏蔽作用，具體地，本步驟中生成的氮化矽層在後續步驟中可以用作P型離子注入時的屏蔽層。

步驟102、通過光刻、刻蝕和P型離子注入工藝，在所述N型外延層中形成分壓環。

具體地，進行光刻、刻蝕後，能夠在氮化矽層中形成刻蝕區域，在所述刻蝕區域進行離子注入，能夠在N型外延層中形成分壓環。

步驟103、在高溫爐管中對所述分壓環進行驅入，同時在所述P型離子注入的區域生長出氧化層。

具體地，在對分壓環進行驅入時，分壓環的體積會逐漸增大，同時在生成分壓環的區域(即P型離子注入的區域)的上方會繼續生長出氧化層，所述氧化層的厚度要大於步驟101中生成的墊氧化層的厚度。

優選的是，在製作過程中所述分壓環的驅入溫度為900℃-1200℃，驅入時間為60min-500min，生長出的氧化層的厚度為0.5μm～2μm，所述氧化層在步驟104中可以用作進行N粒子注入時的屏蔽層。

步驟104、剝除氮化矽層，並進行N型離子注入，形成JFET區。

具體地，可以在熱的濃磷酸中剝除所述氮化矽層。剝除氮化矽層後，N型襯底上僅剩墊氧化層以及位於分壓環上的氧化層，墊氧化層較薄，而氧化層較厚，因此，在進行N型離子注入時，N型離子能夠穿過所述墊氧化層，但是不能穿過所述氧化層，就可以在N型外延層21上形成N型JFET區。

本實施例提供的VDMOS分壓環的製造方法中，首先在N型外延層上形 成墊氧化層和氮化矽層，並對所述氮化矽層進行光刻、刻蝕，在所述氮化矽層的刻蝕區域進行P型離子注入，形成分壓環，然後對所述分壓環進行驅入，驅入的同時會在所述P型離子注入的區域生長出氧化層，在剝除氮化矽層後，所述氧化層可以作為屏蔽層，在進行N型離子注入後會在N型外延層上形成JFET區，因此，不需要額外的對JFET區進行光刻的步驟，提高了VDMOS的製作效率，並且節約了成本。

實施例二

本發明實施例二提供一種VDMOS分壓環的製造方法。圖6為本發明實施例二提供的VDMOS分壓環的製造方法的流程圖。如圖6所示，本實施例中的VDMOS分壓環的製造方法，可以包括：

步驟201、在N型外延層21上形成墊氧化層22，在所述墊氧化層22上形成氮化矽層23。

本步驟與實施例一中的步驟101類似，此處不再贅述。圖7為本發明實施例二提供的VDMOS分壓環的製造方法中在N型外延層21上形成墊氧化層22和氮化矽層23後的結構示意圖。

步驟202、對所述氮化矽層23進行光刻、刻蝕，在所述氮化矽層23中形成刻蝕區域；對所述刻蝕區域進行P型離子注入，注入的P離子穿過所述墊氧化層22後在所述N型外延層21中形成分壓環。

其中，對氮化矽層23進行刻蝕後，可以形成有多個刻蝕區域，在多個刻蝕區域中分別進行P型離子注入，可以形成多個分壓環24。所述P型離子注入的劑量可以為1E13個/平方釐米-1E16個/平方釐米。圖8為本發明實施例二提供的VDMOS分壓環的製造方法中形成分壓環24後的結構示意圖。

在所述對所述氮化矽層23進行刻蝕時，所述墊氧化層22不受影響，也就是說，在所述對所述氮化矽層23進行光刻、刻蝕之後，所述氮化矽層23未被刻蝕的區域下方的墊氧化層的厚度與所述刻蝕區域下方的墊氧化層的厚度相同，這樣在步驟203中進行分壓環驅入時能夠更快地生長出厚的氧化層。

步驟203、在高溫爐管中對所述分壓環24進行驅入，同時在所述P型離子注入的區域生長出氧化層25。

本步驟與實施例一中的步驟103類似，此處不再贅述。圖9為本發明實施例二提供的VDMOS分壓環的製造方法中對分壓環24進行驅入後的結構示 意圖。如圖9所示，分壓環24上生長出氧化層25，所述氧化層25在步驟204中可以用作進行N型離子注入時的屏蔽層。

步驟204、剝除氮化矽層23，並進行N型離子注入，形成JFET區26。

本步驟與實施例一中的步驟104類似，此處不再贅述。圖10為本發明實施例二提供的VDMOS分壓環的製造方法中剝除氮化矽層23後的結構示意圖。如圖10所示，剝除氮化矽層23後，N型外延層21上僅剩墊氧化層22以及位於分壓環24上的氧化層25。圖11為本發明實施例二提供的VDMOS分壓環的製造方法中形成JFET區26後的結構示意圖。如圖11所示，N型離子穿過所述墊氧化層22後，在N型外延層21上形成N型JFET區26。

優選的是，所述N型離子注入的劑量為1E12個/平方釐米-1E14個/平方釐米。

本實施例提供的VDMOS分壓環的製造方法中，在對氮化矽層23進行刻蝕時，保留了墊氧化層22，在對分壓環24進行驅入時，能夠快速地在墊氧化層22的基礎上生長出氧化層25，所述氧化層25可以作為屏蔽層，在進行N型離子注入後會在N型外延層21上形成JFET區26，進一步提高了VDMOS的製作效率。

在上述實施例提供的技術方案的基礎上，優選的是，所述P型離子注入與所述N型離子注入的能量均為80KEV-120KEV。

由於墊氧化層22具有一定的厚度，進行離子注入時，要求離子有一定的能量，才能夠穿過所述墊氧化層22。離子注入時的能量與墊氧化層22的厚度有關，墊氧化層22的厚度越大，離子注入需要的能量越大，墊氧化層22的厚度越小，離子注入需要的能量越小。

當所述墊氧化層22的厚度為0.02μm～0.1μm時，步驟102中P型離子注入的能量可以為80KEV-120KEV，同理，步驟104中N型離子注入的能量也可以為80KEV-120KEV，能夠保證離子穿過所述墊氧化層22，形成分壓環24和JFET區26。

實施例三

本發明實施例三提供一種VDMOS分壓環的製造方法。圖12為本發明實施例三提供的VDMOS分壓環的製造方法的流程圖。如圖12所示，本實施例中的VDMOS分壓環的製造方法，可以包括：

步驟301、在N型外延層31上形成墊氧化層32，在所述墊氧化層32上形成氮化矽層33。

本步驟與實施例一中的步驟101類似，此處不再贅述。圖13為本發明實施例三提供的VDMOS分壓環的製造方法中在N型外延層31上形成墊氧化層32和氮化矽層33後的結構示意圖。如圖13所示，在N型襯底30上形成有N型外延層31，N型外延層31上形成有墊氧化層32和氮化矽層33。

步驟302、對所述氮化矽層33、墊氧化層32和N型外延層31進行光刻、刻蝕，將所述氮化矽層33和所述墊氧化層32的部分區域刻穿，並在所述N型外延層31上形成橫截面為梯形的刻蝕區域4；對所述橫截面為梯形的刻蝕區域4進行P型離子注入，在所述N型外延層31中形成分壓環34。

其中，所述對所述氮化矽層33、墊氧化層32和N型外延層31進行光刻、刻蝕，可以具體包括：在所述氮化矽層33上塗覆光刻膠層；通過光刻工藝在所述光刻膠層中形成刻蝕窗口；對所述刻蝕窗口下的氮化矽層33、墊氧化層32和N型外延層31進行幹法刻蝕，能夠快速地刻蝕出所述刻蝕區域4。

圖14為本發明實施例三提供的VDMOS分壓環的製造方法中形成刻蝕區域4後的結構示意圖。如圖14所示，所述氮化矽層33和所述墊氧化層32被刻穿的區域位於所述橫截面為梯形的刻蝕區域4的正上方，這樣，在後續步驟中進行P型離子注入時，可以更快速地形成分壓環34。圖15為本發明實施例三提供的VDMOS分壓環的製造方法中形成分壓環34後的結構示意圖。

步驟303、在高溫爐管中對所述分壓環34進行驅入，同時在所述P型離子注入的區域生長出氧化層35。

本步驟與實施例一中的步驟103類似，此處不再贅述。圖16為本發明實施例三提供的VDMOS分壓環的製造方法中對分壓環34進行驅入後的結構示意圖。如圖16所示，分壓環34上生長出氧化層35，所述氧化層35在步驟304中可以用作進行N型離子注入時的屏蔽層。

步驟304、剝除氮化矽層33，並進行N型離子注入，形成JFET區36。

本步驟與實施例一中的步驟104類似，此處不再贅述。圖17為本發明實施例三提供的VDMOS分壓環的製造方法中剝除氮化矽層33後的結構示意圖。如圖17所示，剝除氮化矽層33後，N型外延層31上僅剩墊氧化層32以及位於分壓環34上的氧化層35。圖18為本發明實施例三提供的VDMOS 分壓環的製造方法中形成JFET區36後的結構示意圖。如圖18所示，N型離子穿過所述墊氧化層32後，在N型外延層31上形成N型JFET區36。

優選的是，所述N型離子注入的劑量為1E13個/平方釐米-1E14個/平方釐米。

本實施例提供的VDMOS分壓環的製造方法中，對所述氮化矽層33、墊氧化層32和N型外延層31進行光刻、刻蝕，將所述氮化矽層33和所述墊氧化層32的部分區域刻穿，並在所述N型外延層31上形成橫截面為梯形的刻蝕區域4；對所述橫截面為梯形的刻蝕區域4進行P型離子注入，能夠快速形成分壓環34，進一步提高了VDMOS的製作效率。

最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。