用於製造cmos圖像傳感器的方法
2023-07-26 07:45:16 3
專利名稱：用於製造cmos圖像傳感器的方法
技術領域：
本發明涉及用於製造CMOS圖像傳感器的方法。
背景技術：
通常，圖像傳感器指用於將光學圖像轉換為電信號的半導體器件。在圖像傳感器中，電荷耦合器件(CCD)包括彼此非常接近的金屬氧化矽(MOS)電容器和存儲於並且從電容器轉移的電荷載子。
CMOS圖像傳感器是通過使用諸如控制電路和信號處理電路這樣的外圍設備的CMOS技術，通過提供對應於多個像素的MOS電晶體使用開關模式來順序檢測輸出的器件。
電荷耦合器件(CCD)具有多種缺點，例如複雜的驅動模式和高功耗。而且，CCD需要掩模工藝的許多步驟，所以用於CCD的工藝是複雜的，並且難以將信號處理電路整合到CCD的單一晶片上。最近，為了克服這些缺點，已經研究和開發了使用亞微米CMOS製造技術的CMOS圖像傳感器。
CMOS圖像傳感器在每個單元像素中包括光電二極體和MOS電晶體以通過開關模式來順序檢測信號，由此獲得圖像。由於CMOS圖像傳感器利用CMOS製造技術，CMOS圖像傳感器具有低功耗並且簡化了其製造工藝。即，儘管CCD工藝需要30到40個掩模，CMOS傳感器製造工藝卻可使用大約20個掩模來完成。另外，許多信號處理器可以被整合到CMOS圖像傳感器的單一晶片上，因此CMOS圖像傳感器作為下一代圖像傳感器而受人矚目。因此，CMOS圖像傳感器被用於多種應用，例如數位相機(DSC)、PC相機、手機相機等。
同時，CMOS圖像傳感器根據電晶體的數量被分為3T型、4T型，和5T型CMOS圖像傳感器。3T型CMOS圖像傳感器包括一個光電二極體和三個電晶體，4T型CMOS圖像傳感器包括一個光電二極體和四個電晶體。在下文中，將描述3T型CMOS圖像傳感器的單元像素的布局。
圖1示出傳統3T型CMOS圖像傳感器的單元像素的布局圖。
圖1示出通用3T型CMOS圖像傳感器的單元像素的布局圖。
如附圖所示，3T型CMOS圖像傳感器的單元像素包括一個光電二極體PD和三個電晶體。
三個電晶體包括用於復位在光電二極體PD中採集的光學電荷的復位柵極Rx、用作源極跟隨緩衝放大器的驅動柵極Dx、和執行開關和尋址功能的選擇柵極Sx。
在這裡，包括光電二極體PD的光電二極體區(A)是其中沒有形成自對準矽化物(salicide)的區域，而不包括光電二極體區(A)的區域即邏輯區則是其中形成有自對準矽化物的區域。
在邏輯區中形成自對準矽化物的原因是減少電阻，由此提高電晶體Rx、Dx和Sx的速度。另外，在光電二極體區中不形成自對準矽化物是因為自對準矽化物反射光，這會干擾通過接收光來產生圖像的光電二極體PD的功能。
圖2示出沿圖1中A-A』線所取的剖視圖，示出光電二極體PD和復位柵極Rx。
如圖2所示，通過在復位柵極3與半導體層1之間插入柵極絕緣層2，而在包括高密度P++半導體襯底和P-Epi層的半導體層1上形成復位柵極3，並且在位於復位柵極3的一側的光電二極體區(A)中形成光電二極體摻雜區(在下文中稱為「PDN」)。
另外，在位於復位柵極3的另一側的半導體層1中形成N+擴散區5，並且在復位柵極3的兩側形成絕緣層側壁6。另外，在位於絕緣層側壁6的較低部分的半導體層1中形成LDD區7，這是在N+擴散區5的附近形成的。
如上所述，由於自對準矽化物層8一定不能在光電二極體區(A)中形成，而是僅僅在邏輯區、即除光電二極體區(A)之外的區域中形成，自對準矽化物層8不是在復位柵極3位於光電二極體區(A)中的那部分上形成的，並且自對準矽化物層8是在復位柵極3位於邏輯區中的那部分上和N+擴散區5上形成的。這裡，參考編號9指的是絕緣層。
圖3a到圖3i為示出用於製造傳統CMOS圖像傳感器的工藝的剖視圖。
如圖3a所示，相對於包括高密度第一導電(P++型)多晶體矽的半導體襯底100執行外延工藝，由此形成低密度第一導電(P-型)外延層101。
這裡，外延層101擴大和加深光電二極體的耗盡區，因此增加用於採集光學電荷的低電壓光電二極體的容量和光敏感度。
然後，在半導體襯底100上限定有源區和隔離區，並且執行STI工藝或者LOCOS工藝，由此在隔離區上形成隔離層102。
之後，將柵極絕緣層103和導電層順序沉積在具有隔離層102的外延層101的整個表面上，並且選擇性去除導電層和柵極絕緣層103，由此形成每個電晶體的柵極104。
然後，將第一光致抗蝕劑膜105塗覆在包括柵極104的半導體襯底100的整個表面上，然後執行曝光和顯影工藝以便選擇性地將第一光致抗蝕劑膜105上圖案化，使得光電二極體區能夠暴露出來。
此後，利用第一光致抗蝕劑膜105作為掩模，將低密度N-型摻雜物注入到暴露的光電二極體區，由此形成PDN區106。
如圖3b所示，在完全去除第一光致抗蝕劑膜105之後，將第二光致抗蝕劑膜107塗覆在半導體襯底100的整個表面上，然後相對於第二光致抗蝕劑膜107執行曝光和顯影工藝，使得電晶體區能夠暴露出來。
此後，利用第二光致抗蝕劑膜107作為掩模，將低密度N-型摻雜物注入到外延層101中，由此形成LDD區108。
這裡，PDN區106被形成得比LDD區108更深，因為摻雜物是以較高能量注入從而形成PDN區106的。
如圖3c所示，在完全去除第二光致抗蝕劑膜107之後，在半導體襯底100的整個表面上形成厚度約為200的TEOS層109，並且在TEOS層109上形成氮化物層110。
如圖3d所示，通過在氮化物層110的整個表面上執行回蝕工藝，在柵極104的兩側形成氮化物層側壁110a。
如圖3e所示，將第三光致抗蝕劑膜111塗覆在半導體襯底100的整個表面上，並且相對於第三光致抗蝕劑膜111執行曝光和顯影工藝，使得第三光致抗蝕劑膜111僅僅保留在光電二極體區和隔離層102上。
此後，利用第三光致抗蝕劑膜111作為掩模，將高密度N+型摻雜物注入到暴露的源極/漏極區，由此形成高密度N+型擴散區112。
如圖3f所示，在去除第三光致抗蝕劑膜111之後，執行熱處理工藝(例如800℃或者更高溫度的快速熱處理)，由此在N-型擴散區106、低密度N-型擴散區108和高密度N+型擴散區112中擴散摻雜物。
然後，在半導體襯底100的整個表面上形成自對準矽化物阻擋層113。
如圖3g所示，在自對準矽化物阻擋層113上塗覆第四光致抗蝕劑膜114之後，相對於第四光致抗蝕劑膜114執行曝光和顯影工藝，使得以後能夠限定其中形成有自對準矽化物的區域。
此後，利用第四光致抗蝕劑膜114作為掩模，選擇性地去除自對準矽化物阻擋層113的暴露部分和TEOS層109，使得高密度N+型擴散區112的表面被暴露。
如圖3h所示，在去除第四光致抗蝕劑膜114和在半導體襯底100的整個表面上沉積難熔金屬層之後，執行熱處理工藝，由此在高密度N+型擴散區112的表面上形成金屬自對準矽化物層115。
然後，去除沒有與半導體襯底100反應的那一部分難熔金屬層。
如圖3i所示，在半導體襯底100的整個表面上沉積氮化物層，以便形成擴散阻擋氮化物層116，然後在擴散阻擋氮化物層116上形成層間電介質層117。
此後，儘管未示出，之後在層間電介質層117上形成電力線、濾色層、微透鏡等，由此形成CMOS圖像傳感器。
現在，用於製造CMOS圖像傳感器的通用方法使用尺寸範圍為0.35μm到0.18μm的技術。
而且，因為晶片已經變得高度整合，現在，開發具有0.18μm或者更小尺寸的技術變得有競爭力。同時，在具有0.25μm或者更大尺寸的技術中熱預算(thermal budget)嚴重受限。這種限制源於自對準矽化物的採用。在形成自對準矽化物之後，高溫(800℃或者更高)工藝受到限制，因此難以去除導致暗電流的雜質。
同時，在傳統方法中，與用以形成LDD區和光電二極體區的離子注入工藝有關的熱處理工藝，以及在源極和漏極離子注入之後的熱處理工藝，可以在800℃或更高溫度下執行以便補償晶格的損傷和激活工藝。但是，相對於層間電介質層117的熱處理工藝的溫度受到限制。
因此，為了使金屬自對準矽化物層115變形和實現淺結，熱處理工藝是在700℃或者更低溫度下執行的。
同時，層間電介質層117可以包括基於BPSG的絕緣層，並且在製造圖像傳感器的工藝中，隨著溫度變高，針對與BPSG有關從而加強暗電流的雜質的吸附劑的作用變得更有效。但是，難以通過在上述溫度下執行熱處理工藝來實現這樣的效果。
另外，在形成層間電介質層117之前，形成包括氮化物層的擴散阻擋層116，因此在縮小尺寸時，光電二極體區被減少，使得動態範圍縮小。結果，光透射率降低，從而難以再現圖像。
發明內容
因此，本發明旨在解決發生在當前技術中的上述問題。本發明的目的是提供一種用於製造CMOS圖像傳感器的方法，該方法能夠通過執行與用以形成LDD區和光電二極體區的離子注入工藝有關的熱處理工藝，和在源極和漏極離子注入之後的熱處理工藝，來提高雜質吸附劑層的雜質吸收能力，從而防止暗電流，以便補償晶格的損傷和激活工藝。
為了實現該目標，本發明提供了一種用於製造CMOS圖像傳感器的方法，該方法包括以下步驟通過在其中插入柵極絕緣層，在半導體襯底上形成柵極；在位於柵極的一側的半導體襯底的表面中形成光電二極體區；在位於柵極的另一側的半導體襯底的表面中形成LDD區；在半導體襯底的整個表面上形成層間電介質層，然後選擇地去除層間電介質層，使得層間電介質層僅僅保留在光電二極體區上；相對於半導體襯底執行第一熱處理工藝；在半導體襯底的整個表面上順序形成第一絕緣層和第二絕緣層，其中第一絕緣層的蝕刻選擇性與第二絕緣層的蝕刻選擇性不同；通過選擇性蝕刻第二絕緣層在柵極的兩側形成第二絕緣層側壁；選擇地去除光電二極體區之外的第一絕緣層；在位於柵極的另一側的半導體襯底的表面中形成高密度N型擴散區；在半導體襯底的整個表面上執行第二熱處理工藝；以及在高密度N型擴散區的表面上形成金屬矽化物層。
在上述方法中，第一絕緣層可包括氧化物層。
在上述方法中，第二絕緣層可包括氮化物層。
在上述方法中，所述氧化物層可包括熱氧化層或者基於TEOS的氧化物層。
在上述方法中，所述層間電介質層可包括BPSG或者基於矽烷的絕緣層。
在上述方法中，所述層間電介質層的厚度範圍可為400到3000。
在上述方法中，第一和第二熱處理工藝可在800℃到1200℃溫度範圍條件下執行。
在上述方法中，執行第一熱處理工藝的步驟還可包括形成厚度範圍為20到100的熱氧化層的步驟。
根據本發明，用於製造CMOS圖像傳感器的方法具有以下優點。第一，由於通過使用雜質吸附劑層和高溫熱處理工藝有效地去除雜質，所以能夠減少暗電流。第二，由於在側壁形成時，襯底的損傷可通過層間電介質層來防止，所以能夠減少暗電流。第三，減少了暗電流由此改善了色再現，因此能夠提高圖像傳感器的解析度。
圖1為示出說明傳統3T型CMOS圖像傳感器的單元像素的布局圖。
圖2為沿圖1中A-A』線所取的剖視圖，示出傳統CMOS圖像傳感器。
圖3a到圖3i為示出用於製造傳統CMOS圖像傳感器的工序的剖視圖。
圖4a到圖4j為示出根據本發明製造CMOS圖像傳感器的工序的剖視圖。
具體實施例方式
在下文中，將參考附圖描述根據本發明用於製造CMOS圖像傳感器的方法。
圖4a到圖4j為示出根據本發明製造CMOS圖像傳感器的工藝的剖視圖。
如圖4a中所示，相對於包括高密度第一導電(P++型)多晶體矽的半導體襯底200執行外延工藝，由此形成低密度第一導電(P-型)外延層201。
這裡，外延層201增大和加深光電二極體的耗盡區，由此增加用於採集光電荷的低電壓光電二極體的光敏感度和容量。
然後，在半導體襯底200上限定光電二極體區、電晶體區和隔離區，並且執行STI工藝或者LOCOS工藝，由此在隔離區上形成隔離層202。
在那之後，柵極絕緣層203和導電層(例如高密度多晶體矽層)被順序沉積在具有隔離層202的外延層201的整個表面上，並且選擇性地去除導電層和柵極絕緣層203，由此形成各電晶體的柵極204。
這裡，柵極絕緣層203可以通過熱氧化工藝或者CVD工藝來形成，柵極可以通過在導電層上進一步形成自對準矽化物層來形成。
同時，熱氧化層(未示出)可以通過在柵極204和半導體襯底200的表面上執行熱氧化工藝來形成。
另外，可以將柵極204的寬度形成為比傳統柵極的寬度更寬，以反映熱氧化層的厚度的增加率。
然後，在包含柵極204的半導體襯底200的整個表面上塗覆第一光致抗蝕劑膜205，然後執行曝光和顯影工藝以便將第一光致抗蝕劑膜105圖案化，使得光電二極體區能夠暴露出來。
此後，利用圖案化的第一光致抗蝕劑膜205作為掩模，將低密度第二導電(N-型)摻雜物注入到暴露的光電二極體區，由此形成PDN區206。
如圖4b所示，在完全去除第一光致抗蝕劑膜205之後，在半導體襯底200的整個表面上塗覆第二光致抗蝕劑膜207，然後相對於第二光致抗蝕劑膜207執行曝光和顯影工藝，以便電晶體區能夠暴露出來。
此後，通過使用第二光致抗蝕劑膜207作為掩模將低密度第二導電(N-型)雜質注入到外延層201，由此在電晶體區中形成LDD區208。
在這裡，PDN區206被形成得比LDD區208更深，因為摻雜物是以更高能量注入從而形成PDN區206的。
如圖4c所示，在完全去除第二光致抗蝕劑膜207之後，在半導體襯底200上形成第一層間電介質層209。
在這裡，第一層間電介質層209是通過沉積BPSG或基於矽烷(SiH4)的絕緣層來形成的。
同時，考慮到對擴散阻擋氮化物層的過度蝕刻的工藝餘量，將第一層間電介質層209形成為厚度在400到3000的範圍中。
另外，當後面形成第二絕緣層側壁時，第一層間電介質層209防止了襯底的損傷。並且，第一層間電介質層209用作雜質的吸附層，所以之後可通過執行高溫熱處理工藝來有效降低暗電流。
如圖4d所示，在第一層間電介質層209上塗覆第三光致抗蝕劑膜210之後，相對於第三光致抗蝕劑膜210執行曝光和顯影工藝，使得第三光致抗蝕劑膜210僅僅保持在光電二極體區上。
此後，利用第三光致抗蝕劑膜210作為掩模，選擇性地去除第一層間電介質層209。
如圖4e所示，在完成去除第三光致抗蝕劑膜210之後，通過化學蒸汽沉積工藝(低壓化學蒸汽沉積工藝)等，在半導體襯底200的整個表面上順序沉積第一絕緣層211和第二絕緣層212。在這種情況下，第一絕緣層211的蝕刻選擇性是與第二絕緣層212的蝕刻選擇性不同的。
這裡，第一絕緣層211包括厚度約為200的氧化物層，並且第二絕緣層212包括氮化物層。
同時，氧化物層可以包括熱氧化層或者基於TEOS的氧化物層。
如圖4f所示，由於第一絕緣層211的蝕刻選擇性與第二絕緣層212的蝕刻選擇性不同，所以可通過在第二絕緣層212的整個表面上執行回蝕工藝，在柵極204的兩側形成第二絕緣層側壁212a。
這裡，可以蝕刻第二絕緣層212和第一絕緣層211的整個表面，以便形成第一和第二絕緣層側壁。
如圖4g所示，在半導體襯底塗覆第四光致抗蝕劑膜213之後，相對於第四光致抗蝕劑膜213執行曝光和顯影工藝，使得第四光致抗蝕劑膜213保留在光電二極體區與隔離層202之間的邊界上。
此後，利用第四光致抗蝕劑膜213作為掩模，選擇性地蝕刻暴露的第一絕緣層211。
另外，將高密度第二導電(N+型)摻雜物注入到半導體襯底200上的電晶體區，由此形成高密度N+型擴散區214。
如圖4h所示，在去除第四光致抗蝕劑膜213之後，在溫度範圍從800℃到1200℃的條件下相對於半導體襯底200執行熱處理工藝(例如快速熱處理)，由此在PDN區206、LDD區208和高密度N+型擴散區214中擴散摻雜物。
同時，第一熱處理工藝可在PDN區206和LDD區208形成之後執行，第二熱處理工藝可在高密度N+型擴散區214形成之後執行。
另外，當第一熱處理工藝是在PDN區206和LDD區208形成之後執行時，在第一層間電介質層209被去除之後，在柵極207的表面上生長厚度範圍為20到100的熱氧化層(未示出)。
此後，在半導體襯底200的整個表面上沉積難熔金屬層之後，執行熱處理工藝，因此在高密度N+型擴散區214的表面上形成金屬矽化物層215。
如圖4i所示，在半導體襯底200的整個表面上形成擴散阻擋氮化物層216，並且在擴散阻擋氮化物層216上塗覆第五光致抗蝕劑膜217，然後相對於第五光致抗蝕劑膜217執行曝光和顯影工藝，使得第五光致抗蝕劑膜217僅僅保留在光電二極體區之外的區域上。
此後，利用第五光致抗蝕劑膜217作為掩模，選擇性地去除位於光電二極體區頂部上的這部分擴散阻擋氮化物層216。
如圖4j所示，在去除第五光致抗蝕劑膜217之後，在半導體襯底200的整個表面上形成第二層間電介質層218。
在這裡，第二層間電介質層218可包括基於矽烷的層間電介質層。在這種情況下，由於在層間電介質層中存在大量氫原子，半導體襯底200的懸鍵恢復，從而能夠有效地減少暗電流。
另外，當根據本發明製造CMOS圖像傳感器時，在執行離子注入工藝從而形成LDD區和光電二極體區之後，可通過範圍在800℃到1200℃的高溫條件下執行熱處理工藝，在襯底的表面上形成熱氧化層。因此，當選擇性地去除第一層間電介質層209時，暴露柵極204的損傷得到補償，所以能夠提高器件的可靠性。
同時，本領域技術人員應該了解，可以在本發明中進行多種修改和變化。因此，本發明旨在覆蓋所屬權利要求的範圍內的修改和變化。
如上所述，根據本發明用於製造CMOS圖像傳感器的方法具有下面的優點。
第一，由於通過使用雜質吸附層和高溫熱處理工藝有效地去除了雜質，所以能夠減少暗電流。
第二，由於在形成側壁時，可通過層間電介質層避免襯底的損傷，所以能夠減少暗電流。
第三，暗電流減少從而提高了色再現，所以能夠提高圖像傳感器的解析度。
權利要求
1.一種用於製造CMOS圖像傳感器的方法，所述方法包括以下步驟通過在其中插入柵極絕緣層，在半導體襯底上形成柵極；在位於該柵極的一側的所述半導體襯底的表面中形成光電二極體區；在位於該柵極的另一側的所述半導體襯底的表面中形成LDD區；在所述半導體襯底的整個表面上形成層間電介質層，然後選擇地去除該層間電介質層，使得該層間電介質層僅保留在所述光電二極體區上；相對於所述半導體襯底執行第一熱處理工藝；在所述半導體襯底的整個表面上順序形成第一絕緣層和第二絕緣層，其中第一絕緣層的蝕刻選擇性是與第二絕緣層的蝕刻選擇性不同的；通過選擇性蝕刻第二絕緣層，在所述柵極的兩側形成第二絕緣層側壁；選擇地去除所述光電二極體區之外的第一絕緣層；在位於所述柵極的另一側的所述半導體襯底的表面中形成高密度N型擴散區；在所述半導體襯底的整個表面上執行第二熱處理工藝；以及在所述高密度N型擴散區的表面上形成金屬矽化物層。
2.根據權利要求1所述的方法，其中第一絕緣層包括氧化物層。
3.根據權利要求1所述的方法，其中第二絕緣層包括氮化物層。
4.根據權利要求2所述的方法，其中所述氧化物層包括熱氧化層或者基於TEOS的氧化物層。
5.根據權利要求1所述的方法，其中所述層間電介質層包括BPSG或者基於矽烷的絕緣層。
6.根據權利要求1所述的方法，其中所述層間電介質層的厚度範圍為400到3000。
7.根據權利要求1所述的方法，其中第一和第二熱處理工藝是在800℃到1200℃溫度範圍條件下執行的。
8.根據權利要求1所述的方法，其中執行第一熱處理工藝的步驟還包括形成厚度範圍為20到100的熱氧化層的步驟。
全文摘要
一種製造CMOS圖像傳感器的方法，包括步驟在半導體襯底上形成柵極；在柵極一側半導體襯底的表面形成光電二極體區；在柵極另一側半導體襯底的表面形成LDD區；在半導體襯底整個表面上形成層間電介質層，再選擇地去除層間電介質層而使其僅保留在光電二極體區上；對半導體襯底執行第一熱處理工藝；在半導體襯底的整個表面上順序形成第一絕緣層和第二絕緣層，其中第一絕緣層的蝕刻選擇性與第二絕緣層的蝕刻選擇性不同；在柵極兩側形成第二絕緣層側壁；選擇地去除光電二極體區之外的第一絕緣層；在柵極另一側半導體襯底的表面形成高密度N型擴散區；在半導體襯底的整個表面上執行第二熱處理工藝；在高密度N型擴散區的表面形成金屬矽化物層。
文檔編號H01L21/822GK1992214SQ20061017017
公開日2007年7月4日 申請日期2006年12月25日 優先權日2005年12月28日
發明者韓昌勳 申請人:東部電子股份有限公司