最小化n型摻雜物擴散的經沉積半導體結構和製造方法

2023-07-25 15:31:56 2

專利名稱：最小化n型摻雜物擴散的經沉積半導體結構和製造方法
技術領域：
本發明涉及一種用以最小化n型摻雜物的表面活性劑行為的經沉積垂直半導體層堆 疊，和製造所述層堆疊的方法。
背景技術：
在矽的沉積期間，例如磷和砷的n型摻雜物傾向於去往在沉積矽層時經由矽層而升 高的表面。如果需要緊接在重度摻雜n型層上方沉積具有極少n型摻雜物或無n型摻雜 物的層(例如，未摻雜或p摻雜層)，則n型摻雜物原子朝向表面擴散的此趨勢將非所 要的摻雜物引入未摻雜或p摻雜層中。此非所要的n型摻雜物可不利地影響裝置行為。因此，需要限制n型摻雜物在經沉積矽和矽合金中的擴散。發明內容本發明由以下權利要求書界定，且此部分不應視為對那些權利要求書的限制。 一般 來說，本發明針對於用以限制n型摻雜物在經沉積半導體層堆疊中擴散的結構和方法。本發明的第一方面提供一種包含層堆疊的半導體裝置，所述層堆疊包含在襯底上沉積的重度n摻雜半導體材料的第一層，所述第一層至少約50埃厚；未重度n摻雜的 半導體材料的第二層，其中所述第二層的半導體材料為至少10原子％鍺的矽鍺合金， 所述第二層至少約100埃厚，其中第二層在第一層上方且與其接觸；和在第二層上且與 其接觸的未重度n摻雜的經沉積半導體材料的第三層，其中所述第三層的半導體材料為 矽或少於10原子％鍺的矽鍺合金，其中第一、第二和第三層駐留在半導體裝置中。本發明的另一方面提供一種形成在襯底上方的非易失性存儲器單元，所述存儲器單 元包含位於所述襯底上方的底部導體的一部分；位於所述底部導體上方的頂部導體的 一部分；和垂直安置在所述底部導體與所述頂部導體之間的二極體，所述二極體包含-i)重度n摻雜半導體材料的第一經沉積層；ii)未重度n摻雜的半導體材料的第二經沉 積層，其中所述第二層的半導體材料為至少10原子％鍺的矽鍺合金，第二層安置在第 一層上方且與其接觸；和iii)未重度n摻雜的半導體材料的第三經沉積層，其中所述第 三層的半導體材料為矽或少於10原子％鍺的矽鍺合金，其中第三層位於第二層上方且 與其接觸。本發明的優選實施例提供一種用於在襯底上方形成第一存儲器層級的方法，所述方 法包含沉積重度n摻雜半導體材料的第一層；在第一層上方且與其接觸地沉積輕度n 摻雜、p摻雜或未摻雜半導體材料的第二層，其中第二層的半導體材料為至少10原子％ 鍺的矽鍺合金，在第一層上方且與其接觸地沉積輕度n摻雜、p摻雜或未摻雜半導體材 料的第三層，其中所述第三層的半導體材料為矽或少於10原子％鍺的矽鍺合金；和圖 案化和蝕刻第一、第二和第三層以形成具有柱狀物的形式的第一多個垂直定向的二極 管。相關實施例提供一種單片三維存儲器陣列，其包含a)形成在襯底上方的第一存 儲器層級，所述第一存儲器層級包含i)多個大體上平行、大體上共面的底部導體；ii) 多個大體上平行、大體上共面的頂部導體；iii)多個半導體面結型二極體，每一二極體 垂直安置在所述底部導體的一者與所述頂部導體的一者之間，其中每一二極體包含重 度n摻雜半導體材料的第一層；輕度n摻雜、p摻雜或未摻雜矽鍺合金的第二層，其中 所述第二層為至少10原子％鍺，第二層在第一層上方；和輕度n摻雜、p摻雜或未摻雜 矽或矽鍺合金的第三層，其中第三層為少於10原子％鍺，第三層在第二層上方；和b) 單片形成在第一存儲器層級上方的至少一第二存儲器層級。本文所描述的本發明的方面和實施例中的每一者可單獨使用或彼此組合使用。現在將參看附圖描述優選方面和實施例。


圖1為可從本發明的結構和方法的使用中受益的垂直定向二極體的透視圖。 圖2為展示經沉積矽層中深度處的磷濃度的圖。 圖3為展示經沉積矽鍺層中深度處的磷濃度的圖。 圖4為根據本發明的方面的半導體層堆疊的橫截面視圖。圖5a和5b為根據本發明的實施例而形成的垂直定向二極體的透視圖。 圖6為根據本發明的實施例而形成的存儲器層級的透視圖。圖7a-7c為說明根據本發明的實施例而形成第一存儲器層級中的階段的橫截面視圖。圖8a-8c為說明根據本發明的實施例在垂直定向二極體的形成期間矽厚度的損耗的 橫截面視圖。
具體實施方式
半導體裝置經摻雜有p型和n型摻雜物以增強傳導率。大多數半導體裝置在摻雜物 分布中需要急劇過渡。舉例來說，圖l展示由多晶矽形成的垂直定向p-i-n二極體2(在 此論述中，多晶矽(polycrystalline silicon)將稱為多晶矽(polysilicon))。 二極體形成 在底部導體12與頂部導體14之間。底部區域4經重度摻雜有例如磷或砷的n型摻雜物， 中間區域6為本徵多晶矽，其未經有意摻雜，且頂部區域8經重度摻雜有例如硼或BF2 的p型摻雜物。(包括p-n二極體、齊納二極體、可控矽整流器、雙極電晶體等的許多其 它半導體裝置包括具有不同摻雜特性的區域。圖1的p-i-n二極體2呈現為實例)。這些 不同區域之間的摻雜特性中的差異必須經維持以供裝置運作。可通過包括離子植入或擴散的若干方法從鄰近摻雜物源將摻雜物引入半導體材料 (例如，矽)中。如果矽經沉積，則可通過使在沉積期間將提供摻雜物的氣體流動而將 所述矽原位摻雜，使得摻雜物原子在沉積矽時併入矽中。例如磷和砷的大多數n型摻雜物展現表面活性劑行為，強烈偏好於定位在經沉積矽 的表面上而非埋入。參看圖1,可通過使SiH4 (用以沉積矽的典型前驅氣體)連同將提 供磷的PH3—起流動而形成重度摻雜n型區域4。為形成本徵區域6，停止PH3的流動， 而SiH4繼續流動。在無摻雜物的情況下沉積區域6的矽，而來自區域4的磷在沉積期間 擴散到區域6中。必須沉積顯著厚度的矽以保證形成實際上不包括n型摻雜物的足夠厚 度的區域6。從重度摻雜區域4到本徵區域6的非所要的摻雜物擴散使得難以在這些區 域之間形成突變結，且可迫使二極體2的總高度大於所要的高度。n型摻雜物的表面活性劑行為在矽鍺合金中比在矽中小，且隨著合金的鍺含量增加 而減小。在至少約10原子％鍺，優選至少約20原子％鍺的矽鍺合金中，n型摻雜物在 原位沉積期間去往表面的趨勢顯著減小。圖2為展示在以埃測量從標記為0埃的頂面到大約3500埃(其表示原位摻雜經沉 積層的沉積的底部或初始表面)的深度範圍上矽中的磷濃度的圖。在此矽層中，在3450埃到3250埃的深度的初始矽沉積期間使PH3流動。在此深度，停止PH3的流動，而繼 續使SiH4流動，在重度n摻雜矽的頂部上標稱地沉積未摻雜矽。然而，如圖2中所展示， 在已沉積額外700埃的矽而未提供摻雜物之後，磷的濃度仍保持在約5><1019個摻雜物 原子/立方釐米與約3xl021個摻雜物原子/立方釐米之間，優選約8xl02G個摻雜物原子/ 立方釐米。重度摻雜層H2優選在約50與約500埃厚之間，優選約200埃厚。在次優選實施例中，重度摻雜n型層112為矽、少於約10原子％鍺的矽鍺合金或 某一其它半導體材料。不同於矽，矽鍺傾向於不均勻地沉積在勢壘層110上，最初形成島狀物而非連續層。 為輔助矽鍺層112的均勻沉積，可優選在開始矽鍺的沉積前首先沉積例如約30埃厚的 矽的薄種子層。此極薄層將不會顯著改變裝置的電行為。2005年6月22日申請的且以 引用的方式併入本文中的赫納(Herner)的第11/159,031號美國專利申請案"沉積鍺膜 的方法(Method of Depositing Germanium Films)"中描述了使用矽種子層來輔助鍺膜的 沉積。接下來將緊接在重度摻雜n型層112的頂部上沉積封蓋層113。停止供體氣體(例 如，PH3)的流動，使得封蓋層113未經摻雜。在重度摻雜層112的沉積與封蓋層113 的沉積之間未從沉積腔室移除襯底。優選的是，封蓋層113為與重度摻雜n型層112相 同的矽鍺合金，例如Si.sGe.2。在其它實施例中，只要鍺的比例保持為至少10原子％，則封蓋層113可具有不同比例的鍺。舉例來說，鍺含量可通過封蓋層113逐漸降低。封 蓋層113至少約IOO埃厚，例如約200埃厚。接下來緊接著在封蓋層113的頂部上沉積本徵層114。層114為矽或少於約10原子 %鍺(例如少於約5原子％鍺)的矽鍺合金；層U4優選為矽。在一優選實施例中，將 通過離子植入形成重度摻雜p型層116。轉到圖8a，本徵層114具有一經沉積厚度A。 如圖8b中所展示，即將進行的平坦化步驟將移除厚度B，且在圖8c中，用以形成區域 116的離子植入將促使厚度C被重度摻雜。在所完成的裝置中，本徵層114應具有厚度 D。因此，待沉積的厚度A為本徵區域114的最終所要厚度D、將要通過植入形成的重 度摻雜p型區域116的厚度C與在平坦化期間將要損耗的厚度B的總和。在所完成的裝 置中，本徵區域114優選在約600與約2000埃之間，例如約1600埃。重度摻雜p型層 116在約IOO與約1000埃厚之間，優選約200埃。在平坦化期間損耗的量將最有可能在 約400與約800埃之間，這取決於所使用的平坦化方法。接著，在此步驟中將要沉積的 未摻雜厚度在約1100與約3800埃之間，優選約2600埃。返回到圖7b，剛剛沉積的半導體層114、 113和112連同下伏勢壘層110將經圖案 化和蝕刻以形成柱狀物300。柱狀物300應與其下方的導體200具有約相同的間距和約 相同的寬度，使得每一柱狀物300形成在導體200的頂部上。可容許某一不對準。可使用任何合適的掩蔽和蝕刻工藝來形成柱狀物300。舉例來說，可沉積光致抗蝕 劑，使用標準光刻技術進行圖案化，且蝕刻，接著移除光致抗蝕劑。或者，可將例如二 氧化矽等某一其它材料的硬掩模形成在半導體層堆疊的頂部上(且底部抗反射塗層 (BARC)位於頂部上)，接著將其圖案化和蝕刻。類似地，介電抗反射塗層(DARC) 可用作硬掩模。在均由本發明的受讓人所有且以引用的方式併入本文中的2003年12月5日申請的 陳(Chen)的第10/728436號美國專利申請案"使用交替式相移的具有內部非印刷窗的 光掩模特徵(Photomask Features with Interior Nonprinting Window Using Alternating Phase Shifting)";或2004年4月1日申請的陳(Chen)的第10/815312號美國申請案"具有 非印刷相移窗的光掩模特徵(Photomask Features with Chromeless Nonprinting Phase Shifting Window)"中描述的光刻技術可有利地用於執行根據本發明的存儲器陣列的形 成中所使用的任何光刻步驟。介電材料108沉積在半導體柱狀物300上和半導體柱狀物300之間，填充其間的間 隙。介電材料108可為任何已知的電絕緣材料，例如氧化矽、氮化矽或氮氧化矽。在一 優選實施例中，二氧化矽用作絕緣材料。接下來移除位於柱狀物300的頂部上的介電材料，暴露由介電材料108隔離的柱狀 物300的頂部，且留下大體上平坦的表面。可通過例如CMP或回蝕的此項技術中已知 的任何工藝來執行介電過填充的此移除。在CMP或回蝕之後，執行離子植入，形成重 度摻雜p型頂部區域116。 p型摻雜物優選為硼或BF2。所得結構展示在圖7b中。如先前所描述，所併入的'539申請案描述當經受編程電壓時，二極體的半導體材 料的電阻率可檢測地且永久地變化。在某些實施例中，在編程之前完好且在編程期間斷 裂的介電斷裂反熔絲可包括在單元中，以增加當讀取電壓施加到經編程對未經編程單元 時所觀測到的電流之間的差異。轉到圖7c，如果包括可選的介電斷裂反熔絲118，則其可通過任何適當方法(包括 重度摻雜p型區域116的一部分的熱氧化)來形成。或者，可替代地沉積此層，且可為 任何合適的介電材料。舉例來說，可在約150攝氏度下沉積Al203層。可使用其它材料。 介電斷裂反熔絲118優選在約20與約80埃厚之間，優選約50埃厚。在其它實施例中， 可省略介電斷裂反熔絲118。可以與底部導體200相同的方式，例如通過沉積優選為氮化鈦的粘附層120和優選 為鎢的傳導層122來形成頂部導體400。接著使用任何合適的掩蔽和蝕刻技術來圖案化 和蝕刻傳導層122和粘附層120,以形成圖7c中所展示的從左到右延伸通過頁面的大體 上平行、大體上共面的導體400。在一優選實施例中，沉積光致抗蝕劑，通過光刻進行 圖案化且蝕刻層，且接著使用標準工藝技術來移除光致抗蝕劑。每一柱狀物應安置在底 部導體的一者與頂部導體的一者之間；可容許某些不對準。接下來介電材料(未圖示)沉積在導體軌400上和其間。介電材料可為任何已知的 電絕緣材料，例如二氧化矽、氮化矽或氮氧化矽。在一優選實施例中，二氧化矽用作此 介電材料。已描述第一存儲器層級的形成。此存儲器層級包含多個存儲器單元，且在每一存儲 器單元中， 一柱狀物垂直安置在底部導體與頂部導體之間，其中非易失性存儲器單元包 含底部導體的一部分、柱狀物和頂部導體的一部分。額外的存儲器層級可形成在此第一 存儲器層級上。在某些實施例中，導體可在存儲器層級之間共用；即，頂部導體400將 用作下一存儲器層級的底部導體。在其它實施例中，級間電介質(未圖示)形成在圖7c 的第一存儲器層級上，其表面經平坦化，且在此經平坦化的級間電介質上開始第二存儲 器層級的建構，且不具有共用的導體。柱狀物300和隨後形成的存儲器層級中的半導體材料優選經結晶以形成多晶二極 管。優選在所有二極體已形成之後執行最終的結晶退火。形成在襯底上的單片三維存儲器陣列包含在所述襯底上方第一高度處形成的至少 一第一存儲器層級和在不同於所述第一高度的第二高度處形成的第二存儲器層級。在此 多級陣列中可在襯底上方形成三個、四個、八個或實際上任何數目的存儲器層級。已在包括一個或一個以上存儲器層級中的垂直定向的二極體的單片三維存儲器陣 列的背景下描述了本發明的方法和結構。除先前併入的那些專利和申請案之外，本發明 的方法可有利地用於例如在佩蒂(Petti)等人的第6,946,719號美國專利"包括包含矽 化物的面結型二極體接觸接觸件-反熔絲單元的半導體裝置(Semiconductor Device Including Junction Diode Contacting Contact-Antifuse Unit Comprising Silicide)"; 2004年 9月29日申請的佩蒂(Petti)的第10/955,387號美國專利申請案"包含二極體的存儲器 單元,二極體用作熔絲元件(Fuse Memory Cell Comprising a Diode, the Diode Serving as the Fuse Element)";和2004年9月29日申請的赫納(Herner)等人的第10/954,510號 美國專利申請案"包含鄰近於矽化物而結晶的半導體面結型二極體的存儲器單元 (Memory Cell Comprising a Semiconductor Junction Diode Crystallized Adjacent to a Silicide)"中所描述的那些單片三維存儲器陣列的相關單片三維存儲器陣列中。在均以引用的方式併入本文中的2005年5月9日申請的赫納(Herner)等人的第 11/125939號美國專利申請案且下文為'939申請案，"包含二極體和電阻切換材料的可重 寫存儲器單元(Rewriteable Memory Cell Comprising a Diode and a Resistance-Switching Material)";和2005年11月23日申請的赫納(Herner)等人的第11,287,452號美國專 利申請案"具有添加金屬的可逆電阻率切換金屬氧化物或氮化物層(Reversible Resistivity-Switching Metal Oxide or Nitride Layer With Added Metal)"(下文為'452申請 案)中所描述的存儲器陣列的實施例中，垂直定向的p-i-n二極體(或在某些實施例中， 垂直定向的p-n 二極體)與包含電阻率切換材料的可逆狀態改變元件配對以形成存儲器 單元。在優選實施例中，可逆狀態改變元件與二極體串聯而以電方式形成，垂直安置在 所述二極體與頂部導體之間或所述二極體與底部導體之間。可逆電阻率切換材料為電阻率切換金屬氧化物或氮化物化合物，所述化合物確切地 包括一種金屬；例如，所述電阻率切換金屬氧化物或氮化物化合物可選自由以下各物組 成的群NiO、 Nb205、 Ti02、 Hf02、 A1203、 CoO、 MgOx、 Cr02、 VO、 BN和A1N。在 某些實施例中，電阻率切換金屬氧化物或氮化物化合物的層包括添加的金屬。所述層可 包括如在'452申請案中所描述的添加的金屬。這些存儲器單元是可重寫的。根據本發明 所形成的p-i-n 二極體的減少的反向漏電流可證明在類似'939和'452申請案的那些陣列中 在寫入和擦除存儲器單元中尤其有利。然而，所屬領域的技術人員將明白，如當具有較寬帶隙的材料是優選時，尤其如果 沉積在重度摻雜n型層上的層優選具有極少鍺或沒有鍺，那麼本發明的方法和結構可有 利地用於其中需要在重度摻雜n型層上方的摻雜物分布中具有急劇過渡的經沉積半導體 層堆疊的任何裝置中。本發明的效用未以任何方式限於垂直定向的二極體、存儲器單元 或單片三維存儲器陣列或結構。雖然已在本文中描述了製造的詳細方法，但是當結果屬於發明的範圍內時可使用形 成相同結構的任何其它方法。前述詳細描述僅描述本發明可呈現的許多形式中的數個形式。出於此原因，此詳細 描述意欲是以說明而非限制的方式。僅以下權利要求書(包括所有等效物)意欲定義本 發明的範圍。
權利要求
1.一種包含層堆疊的半導體裝置，所述層堆疊包含位於襯底上方的經沉積重度n摻雜半導體材料的第一層，所述第一層至少約50埃厚；未重度n摻雜的半導體材料的第二層，其中所述第二層的半導體材料為至少10原子％鍺的矽鍺合金，所述第二層至少約100埃厚，其中所述第二層位於所述第一層上方且與其接觸；以及位於所述第二層上方且與其接觸的未重度n摻雜的經沉積半導體材料的第三層，其中所述第三層的半導體材料為矽或少於10原子％鍺的矽鍺合金，其中所述第一、第二和第三層駐留在半導體裝置中。
2. 根據權利要求1所述的半導體裝置，其中所述第二層的半導體材料為至少20原子 %鍺。
3. 根據權利要求1所述的半導體裝置，其中所述第三層的半導體材料不多於5原子％ 鍺。
4. 根據權利要求1所述的半導體裝置，其中所述第一、第二和第三層是垂直定向的面 結型二極體的部分。
5. 根據權利要求4所述的半導體裝置，其中所述二極體是p-i-n二極體，且所述第三 層未經慘雜或經輕度摻雜。
6. 根據權利要求4所述的半導體裝置，其中所述第一、第二和第三層已被圖案化和蝕 刻以形成柱狀物。
7. 根據權利要求6所述的半導體裝置，其中所述柱狀物垂直安置在底部導體與頂部導 體之間，其中非易失性存儲器單元包含所述底部導體的一部分、所述柱狀物和所述 頂部導體的一部分。
8. 根據權利要求1所述的半導體裝置，其中所述第一層被摻雜到至少約5><1019個摻雜物原子/立方釐米的摻雜物濃度。
9. 根據權利要求8所述的半導體裝置，其中所述第三層具有小於約5><1017個摻雜物 原子/立方釐米的摻雜物濃度的n型摻雜物。
10. —種形成在襯底上方的非易失性存儲器單元，所述存儲器單元包含位於所述襯底上方的底部導體的一部分； 位於所述底部導體上方的頂部導體的一部分；以及垂直安置在所述底部導體與所述頂部導體之間的二極體，所述二極體包含-i) 重度n摻雜半導體材料的第一沉積層；ii) 未重度n摻雜的半導體材料的第二沉積層，其中所述第二層的半導體材料 為至少10原子％鍺的矽鍺合金，所述第二層安置在所述第一層上方且與其接觸； 以及iii) 未重度n摻雜的半導體材料的第三沉積層，其中所述第三層的半導體材料 為矽或少於10原子％鍺的矽鍺合金，其中所述第三層位於所述第二層上方且與 其接觸。
11. 根據權利要求IO所述的非易失性存儲器單元，其中所述第一層的半導體材料為至 少10原子％鍺的矽鍺合金。
12. 根據權利要求10所述的非易失性存儲器單元，其中所述第一層被摻雜到至少約 5xl0^個摻雜物原子/立方釐米的摻雜物濃度。
13. 根據權利要求12所述的非易失性存儲器單元，其中所述第三層具有少於約5xl017 個摻雜物原子/立方釐米的摻雜物濃度的n型摻雜物。
14. 根據權利要求12所述的非易失性存儲器單元，其中所述第二層具有少於約5xl017 個摻雜物原子/立方釐米的摻雜物濃度的n型摻雜物。
15. 根據權利要求IO所述的非易失性存儲器單元，其中所述第三層的半導體材料為矽 或不多於5原子％鍺的矽鍺合金。
16. 根據權利要求IO所述的非易失性存儲器單元，其中所述二極體呈柱狀物的形式。
17. 根據權利要求IO所述的非易失性存儲器單元，其中所述存儲器單元進一步包含可 逆狀態改變元件，所述可逆狀態改變元件安置在所述二極體與所述底部導體之間或 所述二極體與所述頂部導體之間。
18. 根據權利要求17所述的非易失性存儲器單元，其中所述可逆狀態改變元件包含選 自由以下各物組成的群的電阻率切換金屬氧化物或氮化物化合物層NiO、 Nb205、 Ti02、 Hf02、 A1203、 CoO、 MgOx、 Cr02、 VO、 BN和AIN。
19. 根據權利要求IO所述的非易失性存儲器單元，其中所述第二層為至少約100埃厚。
20. —種單片三維存儲器陣列，其包含a) 形成在襯底上方的第一存儲器層級，所述第一存儲器層級包含i) 多個大體上平行、大體上共面的底部導體；ii) 多個大體上平行、大體上共面的頂部導體；iii) 多個半導體面結型二極體，每一二極體垂直安置在所述底部導體的一者與 所述頂部導體的一者之間，其中每一二極體包含重度n摻雜半導體材料的第一 層；輕度n摻雜、p摻雜或未摻雜矽鍺合金的第二層，其中所述第二層為至少IO 原子％鍺，所述第二層位於所述第一層上方；和輕度n摻雜、p摻雜或未摻雜矽 或矽鍺合金的第三層，其中所述第三層為少於10原子％鍺，所述第三層位於所 述第二層上方；以及b) 單片形成在所述第一存儲器層級上方的至少一第二存儲器層級。
全文摘要
在經沉積的矽中，例如磷和砷等n型摻雜物傾向於去往在沉積層時升高的所述矽的表面。當在未提供n型摻雜物的情況下在n摻雜矽上沉積第二未摻雜或p摻雜矽層時，第一厚度的此第二矽層仍傾向於包括從較低層向上擴散的非所要的n型摻雜物。當鍺與所述矽合金化時，此去往表面的行為減少。在某些裝置中，第二層具有顯著的鍺含量可能是不利的。在本發明中，沉積第一重度n摻雜半導體層(優選至少10原子％鍺)，接著沉積具有極少或無n型摻雜物的矽鍺封蓋層，接著沉積具有極少或無n型摻雜物並少於10原子％鍺的層。所述第一層和所述封蓋層中的所述鍺使n型摻雜物進入上方少鍺層中的擴散最小化。
文檔編號H01L27/102GK101336478SQ200680052354
公開日2008年12月31日 申請日期2006年11月30日 優先權日2005年12月9日
發明者S·布拉德·赫納 申請人:桑迪士克3D公司