垂直結構的半導體晶片的電極的製作方法

2023-07-13 21:31:01

專利名稱：垂直結構的半導體晶片的電極的製作方法
技術領域：
本發明揭示一種高發光效率的垂直結構的半導體晶片，包括，垂直結構的氮 化鎵基、磷化鎵基、鎵氮磷基和氧化鋅基晶片(包括，垂直結構的氮化鎵基、磷化鎵基、鎵氮磷基和氧化鋅基發光二極體晶片(LED))。屬於半導體電子技 術領域。
背景技術：
為了解決磷化鎵(GaP)基LED的砷化鎵(GaAs)生長襯底吸收光輻射，氮 化鎵(GaN)基LED的藍寶石生長襯底的散熱效率低，等問題，垂直結構磷化鎵 基和氮化鎵基LED晶片被分別提出，其基本結構如下反射/歐姆層層疊在磷化 鎵基或氮化鎵基外延層與導電支持襯底之間(生長襯底己經被剝離)，形成垂直磷 化鎵基或氮化鎵基LED。垂直結構的半導體晶片具有很多優點，例如，高熱導率， 電流分布均勻，可在大電流下工作，等。在先的垂直結構半導體晶片包括反 射/歐姆/鍵合層，P類型限制層，活化層，N+/N++類型限制層，和N類型限制 層依次層疊在導電支持襯底上，圖形化的電極層疊在N類型限制層上。因為N類型限制層的電阻比N+/N++類型限制層的電阻大，因此，工作電壓 較高，發光效率較低。因此，需要進一步降低工作電壓，以提高發光效率。本發明公開一種高發光效率的垂直結構的半導體晶片(包括，氮化鎵基、磷 化鎵基、鎵氮磷基和氧化鋅基LED晶片)。發明內容本發明揭示高發光效率的垂直結構的半導體晶片。高發光效率的垂直結構的半導體晶片的第一個具體實施實例的結構如下(圖2) :(1) —半導體外延層；半導體外延層包括N類型限制層，N+/N++類型 限制層，活化層，P類型限制層；N+/N++類型限制層層疊在N類型限制層和活 化層之間；P類型限制層層疊在活化層的另一面。(2) —導電支持襯底。(3) 一反射/歐姆/鍵合層；導電反射/歐姆/鍵合層層疊在P類型限制層和導電支持襯 底之間。(4)圖形化的電極；在半導體外延層的預定的位置上蝕刻N類型限制 層直到N+/N++類型限制層暴露，在N+/N++類型限制層的暴露的部分上形成圖 形化電極。(5) —鈍化層層疊在半導體外延層的N類型限制層的表面。半導體 晶片的N類型限制層和/或鈍化層的表面被粗化或在表面上形成光子晶體結構。 N類型限制層和/或鈍化層被蝕刻出圖形化的溝槽以便提高光取出效率，溝槽的 的底部是N+/N++類型限制層。高發光效率的垂直結構的半導體晶片的第二個具體實施實例的結構如下(圖3) :(1) —半導體外延層；半導體外延層包括N+/N++類型限制層，活化層， P類型限制層；活化層層疊在N+/N++類型限制層和P類型限制層之間。(2) 一導電支持襯底。(3) —反射/歐姆/鍵合層；導電反射/歐姆/鍵合層層疊在P類 型限制層和導電支持襯底之間。(4)圖形化的電極；圖形化電極形成在N+/N++ 類型限制層上。(5) —鈍化層層疊在外延層的 +^++類型限制層的表面。半 導體晶片的N+/N++類型限制層和/或鈍化層的表面被粗化或在表面上形成光子 晶體結構。鈍化層被蝕刻出圖形化的溝槽以便提高光取出效率，溝槽的的底部 是N+/N++類型限制層。本發明的目的和能達到的各項效果如下 (1)本發明提供一種高發光效率垂直結構半導體(包括，氮化鎵基或磷化鎵基 或鎵氮磷基或氧化鋅基)晶片(包括，氮化鎵基或磷化鎵基或鎵氮磷基或氧化鋅基LED晶片)。在先的垂直結構半導體晶片的圖形化的電極層疊在 N類型限制層上，而本發明提供的垂直結構半導體晶片的圖形化的電極層 疊在N+/N++類型限制層上，由於N+/N++類型限制層的電阻比N類型限 制層的電阻低，因此，本發明的垂直結構半導體晶片的工作電壓降低，發 光效率進一步提高。(2)本發明提供高光取出效率的垂直結構半導體晶片。由於半導體外延層的表 面和/或鈍化層的表面被粗化(或在表面上形成光子晶體結構)，以及在半 導體外延層和/或鈍化層中形成溝槽，因此，光取出效率提高。 本發明和它的特徵及效益將在下面的詳細描述中更好的展示。


圖1展示在先的垂直結構半導體晶片。圖2展示本發明的垂直結構半導體晶片的第一，二，三個具體實施例。 圖3展示本發明的垂直結構半導體晶片的第四，五，六個具體實施例。 圖4展示本發明的垂直結構半導體晶片的表面上的溝槽的一個具體實施例。 圖5展示本發明的垂直結構半導體晶片的圖形化電極的多個具體實施例。具體實施實例和發明的詳細描述雖然本發明的具體化實施例將會在下面被描述，但下列各項描述只是說明 本發明的原理，而不是局限本發明於下列各項具體化實施例的描述。注意下列各項 (1)圖中各部分的比例不代表真實產品的比例。(2) 本發明提供的垂直結構半導體晶片的外延層的材料是從一組材料中選出， 該組材料包括氮化鎵基，磷化鎵基，鎵氮磷基和氧化鋅基材料。其中， 氮化鎵基材料包括鎵、鋁、銦、氮的二元系，三元系，四元系材料；鎵、 鋁、銦、氮的二元系，三元系，四元系材料包括，GaN， GalnN, AlGalnN， AlGalnN，等。磷化鎵基材料包括鎵、鋁、銦、磷的二元系，三元系， 四元系材料；鎵、鋁、銦、磷的二元系，三元系，四元系材料包括，GaP、 GalnP、 AlGalnP， InP，等。鎵氮磷基材料包括鎵、鋁、銦、氮、磷的 二元系，三元系，四元系和五元系材料；鎵、鋁、銦、氮、磷的二元系， 三元系，四元系和五元系材料包括，GaNP， AlGaNP， GalnNP， AlGalnNP，等。 氧化鋅基材料包括，Zn0，等。氮化鎵基、磷化鎵基、鎵氮磷基、和氧化 鋅基晶片包括氮化鎵基、磷化鎵基、鎵氮磷基、和氧化鋅基LED。氮化 鎵基外延層的晶體平面包括c-平面，a-平面，m-平面。(3) 本發明的垂直結構半導體晶片的導電支持襯底是從一組材料中選出，該組 材料包括金屬化矽片，金屬化陶瓷片，導電矽片，導電砷化鎵片，導電磷化鎵片，金屬，合金，等。金屬和合金包括銅，鉬，鎢銅，等。金屬 化矽片包括帶有防靜電二極體的金屬化矽片和不帶有防靜電二極體的金 屬化矽片。(4) 本發明的垂直結構半導體晶片的導電反射/歐姆/鍵合層具有多層結構；每 層的材料是從一組材料中選出，該組材料包括分布布喇格反射層，金屬 鋁，銀，金，錫，鎳，鉻，鈦，鈹，及金屬的合金；金屬的合金包括金錫, 銀錫，金鈹。(5) 本發明的垂直結構半導體晶片的鈍化層具有單層或多層結構。每層的材料 是從一組材料中選出，該組材料包括氧化矽，氮化矽，等。圖l展示在先的垂直結構半導體晶片。
一半導體(氮化鎵基或磷化鎵基或鎵氮磷基或氧化鋅基)外延晶片100包括，N類型限制層101， N+/N++類型限制 層105，活化層(active layer) 106， P類型限制層107，導電反射/歐姆/鍵合層 108，導電支持襯底109，以及層疊在N類型限制層101上的圖形化電極102和 打線焊盤103。其中，活化層的結構包括體(bulk)，單量子阱，多量子阱，量子點，量子線，等。圖lb展示圖la的在先的垂直結構半導體晶片的AA截面圖。圖形化電極102 層疊在N類型限制層101上，N類型限制層的表面被粗化104 (或形成光子晶 體結構)。圖2展示本發明的垂直結構半導體晶片的三個具體實施例。 圖2a到圖2c展示垂直結構半導體晶片的第一個具體實施例。垂直結構半導 體晶片200的結構包括N類型限制層201， N+/N++類型限制層205，活化層 206， P類型限制層207,導電反射/歐姆/鍵合層208，導電支持襯底209，圖形 化的窗口210,圖形化電極202，打線焊盤203。 N類型限制層201的表面被顆 化204 (或形成光子晶體結構)。在N類型限制層201中形戒圖形化的溝槽212。 製造圖形化電極202的工藝在N類型限制層201中採用光刻方法彬成圖形 化的窗口210，圖形化的窗口210的形狀和位置與圖形化電極3^相同，圖形化 的窗口 210的底部是N+/N++類型限制層205，所以，形成於圖形化的窗口210 中的圖形化電極202的底部與N+/N++類型限制層205聯接，圖形化電極202的 兩側面與N類型限制層201和N+/N++類型限制層205聯接。因而，當電流從圖 形化電極202的底部和一部分側面流向N+/N++類型限制層205再流向活化層 206時，電流同時也從圖形化電極202側面的其它部分流向N類型限制層201 再流向N+/N++類型限制層205再流向活化層206，因而，有效的降低電阻和工作電壓。圖形化電極202的形狀應使得電流的分布均勻。在N類型限制層201中蝕刻出圖形化的溝槽212以便提高光取出效率；圖形 化的溝槽212的底部是所述的N+/N++類型限制層205，因此，圖形化的溝槽212 並不影響活化層206的功能。對於LED， N類型限制層201的功能之一是作為光 導，因此，溝槽212縮短了全內反射光的路徑的長度，減輕了光吸收，提高了 光取出效率。選擇圖形化的溝槽212的形狀和位置，使的溝槽212不影響電流 的流動。另外，圖形化的窗口210的底部是N+/N++類型限制層205，因此，當圖形化 電極202的厚度比圖形化的窗口 210的深度小時，圖形化的窗口 210的未被圖 形化電極202填充的部分也起到溝槽212的作用，S卩，縮短了光路徑的長度， 提高了光取出效率。導電反射/歐姆/鍵合層208的作用如下(1)對於半導體發光二極體，反射從 活化層發出的光，形成良好的歐姆接觸，易於與支持襯底鍵合。(2)對於其它 半導體器件，形成良好的歐姆接觸，易於與支持襯底鍵合。圖形化電極可以具有其他形狀(見圖5)，形狀設計的目的是使電流分部更均 勻和遮擋更少的光。圖2d展示的垂直結構半導體晶片的第二個具體實施例。垂直結構半導體晶片 200的結構包括鈍化層213, N類型限制層201， N+/N++類型限制層205，活 化層206， P類型限制層207，導電反射/歐姆/鍵合層208，導電支持襯底209， 圖形化窗口210，圖形化電極202。 N類型限制層201的表面被粗化204 (或形 成光子晶體結構)。在鈍化層213和N類型限制層201中形成圖形化的溝槽212。 鈍化層213的表面被粗化214 (或形成光子晶體結構)。製造圖2d展示的圖形化電極202的工藝首先，在N類型限制層201上層疊鈍化層213，然後，在鈍化層213與N類型限制層201中形成圖形化的窗口 210， 圖形化電極202層疊在圖形化的窗口210中的暴露的N+/N++類型限制層205上。圖2e展示垂直結構半導體晶片200的第三個具體實施例，首先在N類型限制 層201形成圖形化的窗口 210，圖形化電極202層疊在圖形化的窗口 210中的暴 露的N+/N++類型限制層205上，然後，層疊鈍化層在半導體晶片上，鈍化層覆 蓋圖形化的窗口 210和圖形化電極202，在鈍化層213和N類型限制層201中 形成圖形化溝槽212，以便提高光取出效率。鈍化層213的表面被粗化214 (或 形成光子晶體結構)。圖3展示本發明的垂直結構半導體晶片的第四，五，六個具體實施實例。圖3a到圖3c展示第四個具體實施例。垂直結構半導體晶片300的結構包括 N+/N++類型限制層305，活化層306， P類型限制層307，導電反射/歐姆/鍵合 層308，導電支持襯底309，圖形化電極302，打線焊盤303。 N+/N++類型限制 層305的表面被粗化304 (或形成光子晶體結構)。在N+/N++類型限制層305 上形成圖形化電極302，具有較低的電阻，因此，工作電壓較低。圖形化電極302可以具有其他形狀(見圖5)，形狀設計的目的是使電流分部 更均勻和遮擋更少的光。圖3d展示垂直結構半導體晶片的第五個具體實施例。垂直結構半導體晶片300 的結構包括鈍化層313， N+/N++類型限制層305，活化層306， P類型限制層 307，導電反射/歐姆/鍵合層308，導電支持襯底309，圖形化電極302。鈍化層 313和/或N+/N++類型限制層305的表面被粗化314和/或304 (或形成光子晶體 結構)。製造圖3d展示的圖形化電極302的工藝首先，在N+/N++類型限制層305 上層疊鈍化層313，然後，在鈍化層313中形成圖形化的窗口310，圖形化電極302層疊在圖形化的窗口 310中的暴露的N+/N++類型限制層305上。在鈍化層 313中形成圖形化溝槽312，以便提高光取出效率。圖3e展示垂直結構半導體晶片200的第六個具體實施實例，首先，層疊圖形 化電極302在N+/N++類型限制層305上，然後，層疊鈍化層313在半導體晶片 上，在鈍化層313中形成圖形化溝槽312，以便提高光取出效率。鈍化層313和 /或N+/N++類型限制層305的表面被粗化314和/或304(或形成光子晶體結構)。圖4展示本發明的垂直結構半導體晶片的表面上的溝槽的一個具體實施實例 的頂視圖。垂直結構半導體晶片400的結構包括，圖形化電極402和圖形化溝槽412，以便提高光取出效率。圖5展示本發明的垂直結構半導體晶片的圖形化電極的一些具體實施實例。 圖5a展示單線條圖形化電極。垂直結構半導體晶片500包括，單線條圖形化電極502，打線焊盤503。這個垂直結構半導體晶片特別適用於側發光LED (sideview LED).圖5b展示雙線條圖形化電極。垂直結構半導體晶片510包括，雙線條圖形化 電極512，兩個打線焊盤513。圖5c展示多線條圖形化電極。垂直結構半導體晶片520包括，多線條圖形化 電極522，打線焊盤523。其中，圖形化電極522的多個線條互相電聯接。圖5d展示另一種形式的多線條圖形化電極。垂直結構半導體晶片530包括， 多線條圖形化電極532，打線焊盤533。其中，圖形化電極的多個線條互相電聯 接。圖5e展示另一種形式的多線條圖形化電極。垂直結構半導體晶片540包括， 多線條圖形化電極542，打線焊盤543。其中，圖形化電極的多個線條互相電聯接。圖5f展示螺旋形圖形化電極。垂直結構半導體晶片550包括，螺旋形圖形化 電極552,打線焊盤553。圖5g展示多環形圖形化電極。垂直結構半導體晶片560包括，多環形圖形化 電極562 (圖5g包括兩個互相聯接的環)，打線焊盤563。可以多於兩個互相聯 接的環。上面的具體的描述並不限制本發明的範圍，而只是提供一些本發明的具體化的 輛證。因此本發明的涵蓋範圍應該由權利要求和它們的合法等同物決定，而不 暴ft上述具體化的詳細描述和實施實例決定。
權利要求
1.一種垂直結構半導體晶片，其特徵在於，垂直結構半導體晶片包括*導電支持襯底；*導電反射/歐姆/鍵合層；*半導體外延層；所述的半導體外延層包括P類型限制層，活化層，N+/N++類型限制層；其中，所述的導電反射/歐姆/鍵合層，P類型限制層，活化層，N+/N++類型限制層依次層疊在導電支持襯底上；*一個圖形化的電極；其中，所述的圖形化的電極層疊在所述的N+/N++類型限制層上。
2. 權利要求l的垂直結構半導體晶片，其特徵在於，所述的半導體外延層的材 料是從一組材料中選出，該組材料包括(1)氮化鎵基材料，即，元素鎵、鋁、 銦、氮等的二元系，三元系和四元系材料；所述的氮化鎵基的二元系，三元系 和四元系材料包括，GaN， AlGaN， GalnN, AlGalnN;所述的氮化鎵基外延層的 晶體平面包括c-平面，a-平面，m-平面；(2)磷化鎵基材料，S卩，元素鎵、鋁、 銦、磷的二元系，三元系和四元系材料；所述的磷化鎵基的二元系，三元系和 四元系材料包括，GaP， AlGaP， GalnP， AlGalnP; (3)鎵氮磷基材料，即，元 素鎵、鋁、銦、氮、磷等的二元系，三元系，四元系和五元系材料；所述的鎵 氮磷的二元系，三元系，四元系和五元系材料包括，GaNP, AlGaNP， GalnNP， AlGalnNP; (4)氧化鋅基材料，包括，Zn0;所述的半導體晶片的活化層的結構 是從一組結構中選出，該組結構包括體，單量子阱，多量子阱，量子點，量 子線。
3. 權利要求1的垂直結構半導體晶片，其特徵在於，所述的半導體外延層的 ,^++類型限制層的表面被粗化或形成光子晶體結構。
4. 權利要求1的垂直結構半導體晶片，其特徵在於，所述的導電反射/歐，/鍵合 層具有多層結構；每層的材料是從一組材料中選出，該組材料包括分布布喇 格反射層，金屬鋁，銀，金，錫，鎳，鉻，鈦，鈹，及所述的金屬的合金；所 述的金屬的合金包括金錫，銀錫，金鈹。
5. 權利要求l的垂直結構半導體晶片，其特徵在於，所述的導電支持襯底的材 料是從一組材料中選出，該組材料包括金屬化矽片，金屬化陶瓷片，導電矽 片，導電砷化鎵片，導電磷化鎵片，金屬，合金；金屬和合金包括銅，鉬， 鴇銅；所述的金屬化矽片包括帶有防靜電二極體的金屬化矽片和不帶有防靜 電二極體的金屬化矽片。
6. 權利要求l的垂直結構半導體晶片，其特徵在於，所述的圖形化的電極的形 狀包括單線條，互相聯接的多線條，互相聯接的多環，螺旋；所述的圖形化的 電極的形狀使得電流分布基本上均勻。
7. 權利要求l的垂直結構半導體晶片，其特徵在於，所述的半導體晶片進一步 包括N類型限制層；所述的N類型限制層層疊在所述的N+/N++類型限制層上; 在所述的N類型限制層上有圖形化的窗口 ，所述的圖形化的窗口的底部是所述 的N+/N++類型限制層；所述的圖形化的電極層疊在所述的圖形化的窗口中的 N+/N++類型限制層上並與所述的N+/N++類型限制層電聯接。
8. 權利要求7的垂直結構半導體晶片，其特徵在於，所述的半導體晶片的N類 型限制層被蝕刻出圖形化的溝槽以便提高光取出效率；被蝕刻出的圖形化fe溝 槽的底部是所述的N+/N++類型限制層。
9. 權利要求7的垂直結構半導體晶片，其特徵在於，所述的N類型限制嵐to表 面被粗化或形成光子晶體結構。 "
10. 權利要求7的垂直結構半導體晶片，其特徵在於，所述的半導體晶片進一 歩包括鈍化層；所述的鈍化層層疊在所述的N類型限制層上；在所述的鈍化層 上有圖形化的窗口 ，所述的鈍化層上的圖形化的窗口的底部是所述的N+/N++類 型限制層；所述的鈍化層上的圖形化的窗口的形狀和位置與所述的N類型限制 層上的圖形化的窗口的形狀和位置相同，所述的圖形化的電極層疊在所述的鈍 化層中和所述的N類型限制層中的圖形化的窗口中的N+/N++類型限制層上並 與所述的N+/N++類型限制層電聯接。
11. 權利要求1的垂直結構半導體晶片，其特徵在於，所述的半導體晶片進一 步包括鈍化層；所述的鈍化層層疊在所述的N+/N++類型限制層上；在所述的鈍 化層上有圖形化的窗口，所述的圖形化的窗口的底部是所述的N+/N++類型限制 層；所述的圖形化的電極層疊在所述的圖形化的窗口中的N+/N++類型限制層上 並與所述的 +^++類型限制層電聯接。
12. 權利要求10和11的垂直結構半導體晶片，其特徵在於，所述的半導體芯 片的鈍化層被蝕刻出圖形化的溝槽以便提高光取出效率；被蝕刻出的圖形化的 溝槽的底部是所述的N+/N++類型限制層。
13. 權利要求10和11的垂直結構半導體晶片，其特徵在於，所述的鈍化層的 表面被粗化或形成光子晶體結構。
14. 權利要求10和11的垂直結構半導體晶片，其特徵在於，所述的鈍化層具 有單層或多層結構；每層的材料是從一組材料中選出，該組材料包括氧化矽， 氮化矽。
全文摘要
本發明揭示一種高發光效率的垂直結構的半導體晶片。高發光效率的垂直結構的半導體晶片的一個具體實施實例的結構如下(1)一外延層；外延層包括N+/N++類型限制層，活化層，P類型限制層。(2)一導電支持襯底。(3)一反射/歐姆/鍵合層；導電反射/歐姆/鍵合層層疊在外延層和導電支持襯底之間。(4)圖形化的電極；圖形化電極形成在N+/N++類型限制層上。本發明的垂直結構半導體晶片的工作電壓較低，發光效率進一步提高。
文檔編號H01L33/00GK101222011SQ20081000089
公開日2008年7月16日 申請日期2008年1月28日 優先權日2008年1月28日
發明者暉 彭 申請人:金 芃;彭 暉