接合阻抗測量方法與測量結構的製作方法
2023-07-14 08:49:16
專利名稱：接合阻抗測量方法與測量結構的製作方法
技術領域：
本發明涉及一種接合阻抗測量方法與測量結構，特別是涉及一種液晶顯示器面板與軟膜間及軟膜與印刷線路間的接合阻抗測量方法與測量結構。
背景技術：
目前液晶顯示器(Liquid Crystal Display，LCD)常用的模塊封裝技術有(1)晶粒軟膜接合(Chip On Film，COF)(2)卷帶自動接合(Tape Automated Bonding，TAB)(3)玻璃覆晶接合(Chip On Glass，COG)以上三種已成為目前模塊封裝的主流技術，而上述各項技術的共通點是均以各向異性導電膜(Anisotropic Conductive Film，ACF)作為導電接合的介質。ACF是一種高分子材料，由導電粒子與接合劑均勻混合後，塗布在離型材質上而成，其膜厚約在15～45微米左右，隨接合界面不同而有不同的膜厚需求。
而以上所有的工藝中，其接合面的管理及開發上，都必需在產品上作判定的結果，所以判定之前的可靠度實驗常常花費太多的時間及費用，造成開發的困難性。
現有的模塊工藝開發技術流程如下(1)領取面板的標準品，並準備產品試作的所有相關部材。
(2)進行外引線(Outer Lead Bonding，OLB)接合(3)進行ACF on PWB或是焊接接合(4)進行背光模塊組立作業(5)出貨檢查(6)進行可靠度實驗，例如高溫高溼THB、冷熱衝擊TST、打擊測試(shock test)等(7)問題解析而現有的模塊工藝開發技術有以下缺點(1)耗時太長(至少兩周以上)。因為ACF接合面的阻抗牽涉到產品可靠度的質量，所以在模塊工藝上，接點阻值是必須達到一定的水平以上，才可應用產品上，現在唯一的驗證方式是採用產品進行可靠度實驗，再以機能判定是否可行。
(2)須全數採用產品作為驗證樣本，費用太高。
(3)無法直接釐清問題(沒有直接的證據)。在使用產品進行可靠度實驗後，若產生機能性不良的問題，有時常因為找不出真正的原因而必須花更長的時間重新實驗釐清，往往都只是間接性的證明問題的方向，接點阻值問題也只能用與其它已知部材比較後，得到間接證據。
(4)對於新材料的評估十分冗長及困難。如上述一般，所有新接合部材，如新ACF的導入，勢必又將重新實驗一次，以最順利的情形而言，至少也要花二周的時間，浪費的材料也是十分的昂貴。
(5)無法對於工藝作數據性的管理。對於模塊工藝上，無法正確的以數據告知工程人員，接點阻抗是否合格，有時常常發生在少量試產情形是符合產品規格的，但在大量生產時，問題卻一一浮現，此時再回頭的成本就是一比非常可觀的負擔了。
請參閱圖1與圖2，其分別為公知模塊接合技術的示意圖與公知卷帶式封裝外引線接合設計的示意圖。由圖1可知，面板11通過ACF 14與一軟膜12接合，該軟膜12也通過ACF 14與一印刷線路板15接合，而該軟膜12上設置有一驅動IC13。該面板11上形成有多個接腳111，所述接腳111通過ACF 14與形成於該軟膜12上的多個接腳121進行接合，如圖2所示。
由上述可知，目前的模塊技術，其面板11與軟膜12及軟膜12與印刷線路板15之間是利用ACF14來作接合(電路導通)，因此其接合的質量(阻抗)就關係到整個工藝的好壞。以目前的技術無法直接由產品上來實時的對印刷線路板工藝做測試，而必須通過測試樣品來驗證工藝的好與壞，或者利用其它的破壞性檢測方法來檢測，因此對於在作產品解析與工藝開發時非常不方便，並無法直接由產品上去作分析，這樣往往當產品出現問題時，無法實時的去檢驗工藝對產品的影響，且會造成產品開發時問上的損失。而使用Dummy印刷線路板做為工藝開發時的檢測方式，並無法將產品與工藝作最直接的結合，也需花費較高的成本與時間，又無法得到最佳的驗證。
因此，在目前的模塊接合技術設計上，完全沒有可以測量的機制，所以在ACF接點的管理上，十分需要一種可以測量接合阻值的機制，若是有這樣的設計，則日後在可靠度的實驗上，可以不必再使用產品做破壞性的驗證，也不需使用較費時且不直接的TEG(實驗用Array玻璃樣品)來做驗證，如此一來，實驗的數量、成本、及時程都可大大的降低，更可以對生產產品做數值的管理，可列入首件檢查的項目之一。
發明內容
本發明的主要目的是提供一種接合阻抗測量方法與測量結構，利用串聯電路的方式，並將接點列入電路之內，因此使用簡單的三用電錶便可立即測量出接點的正確阻值，可對接合部材進行數值的管理及規格的判定。
本發明的另一目的是提供一種接合阻抗測量方法與測量結構，可對於新ACF或新接合材料，進行數值管理與量化，由其接合面阻抗值便可直接評訂其優劣。
本發明的又一目的是提供一種接合阻抗測量方法與測量結構，對於新工藝與新材料開發，可直接與產品做結合，得到更直接的結論，而不需另行開發測試材，從而省時、省事更省成本。
根據上述構想，本發明提供一種接合阻抗測量方法，其步驟是首先提供一具有多個第一接腳以及一參考接腳的第一接體與一具有多個對應於所述第一接腳以及該參考接腳的第二接腳的第二接體，其中各相鄰接腳彼此電性絕緣。其次，電連接一該參考接腳及其在一第一方向鄰近的一所述第一接腳，以形成一第一電路。然後，電連接一對應於該參考接腳的該第二接腳及其在一第二方向鄰近的另一所述第二接腳，以形成一第二電路，其中該第二方向與該第一方向相反。接著，將該第一接體的所述第一接腳及該參考接腳與該第二接體上相對應的所述第二接腳進行接合。最後，測量該第一電路及該第二電路的串聯電阻。此外，本發明測量方法還包括提供一第三電路電連接兩側的該第一電路及該第二電路，使得該第一電路、該第二電路及該第三電路形成一通路，並測量該通路的阻抗值。
上述該參考接腳位於該第一接體的左、右側。該第一接體可為一液晶顯示器面板或一可橈性軟膜，且該第三電路設置於該可橈性軟膜上。或者，該第一接體可為一可橈性軟膜或一印刷線路板，且該第三電路設置於該印刷線路板上。
根據上述構想，本發明另提供一種接合阻抗測量結構，由一具有多個第一接腳以及一參考接腳的第一接體與一具有多個對應於所述第一接腳以及該參考接腳的第二接腳的第二接體接合而成，其包含一第一電路，電連接一該參考接腳及其在一第一方向鄰近的一所述第一接腳而形成；以及一第二電路，電連接一對應於該參考接腳的該第二接腳及其在一第二方向鄰近的另一所述第二接腳而形成，其中該第二方向與該第一方向相反；其中，其餘各相鄰的接腳彼此電性絕緣。此外，本發明的測量結構還包括一第三電路，電連接兩側的該第一電路及該第二電路，使得該第一電路、該第二電路及該第三電路形成一通路。
上述該參考接腳位於該第一接體的左、右側。該第一接體可為一液晶顯示器面板或一可橈性軟膜，且該第三電路設置於該可橈性軟膜上。或者，該第一接體可為一可橈性軟膜或一印刷線路板，且該第三電路設置於該印刷線路板上。
圖1是公知模塊接合技術的示意圖。
圖2是公知卷帶式封裝外引線接合設計的示意圖。
圖3是本發明一較佳實施例的面板與軟膜接合示意圖。
圖4是圖3完成接合後的示意圖。
圖5是圖4兩側接腳的放大示意圖。
圖6是本發明一較佳實施例的軟膜與印刷線路板接合的示意圖。
7是圖6完成接合後的示意圖。
圖8是圖7兩側接腳的放大示意圖。
圖中11面板12軟膜13驅動IC 14ACF15印刷線路板 111面板上的接腳
112第一電路 121軟膜上的接腳122第二電路 131第三電路31測量點123軟膜上的接腳124第一電路 61印刷線路板611印刷線路板的接腳612第二電路 613第三電路71測量點具體實施方式
本發明的基本構想是利用串聯電路的方式，並將接點列入電路之內，因此使用簡單的三用電錶便可立即測量出接點的正確阻值，可對接合部材進行數值的管理及規格的判定。
請參閱圖3，其是本發明一較佳實施例的面板與軟膜接合的示意圖。該面板11與該軟膜12上分別具有多個接腳111、121，其中，電連接該面板11的所述接腳111的左、右二側兩特定接腳以形成一第一電路112。因為該第一電路112為TCP或COF的左、右最兩端，也是接合阻抗最嚴苛及最易產生剝離(peeling)之處，所以該第一電路優選為電連接該面板11的所述接腳111的左、右二側第二接腳與第三接腳而形成。同時，電連接該軟膜12的所述接腳121的左、右二側兩特定接腳以形成一第二電路122，同前述理由，該第二電路122優選為電連接該軟膜12的所述接腳121的左、右二側第一接腳與第二接腳而形成。接著，利用ACF 14將該面板11的所述接腳111與該軟膜12的所述接腳121進行接合，其中相鄰的接腳彼此電性絕緣，而該軟膜12上的該驅動IC 13內形成一第三電路131，該第三電路131電連接於該第一電路112與該第二電路122，使得該第一電路112、該第二電路122、及該第三電路131形成一通路，此時，將該第二電路122連接於測量點31，即可測量該通路的阻抗值，如圖4所示。
請參閱圖5，其為圖4兩側接腳的放大示意圖。由圖5可知，在接合之後，使用三用電錶直接在該軟膜12上的測量點31量取數值，便是整段電路的阻抗值，其中R＝RL+RACF-L+RIC+RACF-R+RR
其中，RL表示最左側接腳的阻抗，RACF-L表示左側的ACF接觸阻抗，RIC表示驅動IC的內部阻抗，RACF-R表示右側的ACF接觸阻抗，因為RL、RIC、及RR在實際的部材上，其誤差值十分地微小，因此可將之視為一常數，所以接點阻抗(RACF-L+RACF-R)便可輕易算出。
除了應用於面板與軟膜的接合阻抗測量外，本發明的方法與結構也可應用於軟膜與印刷線路板的接合阻抗測量，在不影響產品機能下，在軟膜與印刷線路板上改變其原來的架構，利用串接電路的概念，將軟膜與印刷線路板上原先的接腳圖案作如圖6的改變，也就是將軟膜與印刷線路板上的左右各3個接腳的圖案作局部修改，利用此迴路可以很直接的測量出軟膜與印刷線路板之間的接合阻抗。
請同時參閱圖6與圖7，其為本發明一較佳實施例的軟膜與印刷線路板接合的示意圖與其完成接合後的示意圖。該軟膜12與該印刷線路板61上分別具有多個接腳，其中，電連接該軟膜12的所述接腳123的左、右二側兩特定接腳以形成一第一電路124，同前述理由，該第一電路124優選為電連接該軟膜12的所述接腳123的左、右二側第二接腳與第三接腳而形成。同時，電連接該印刷線路板61的所述接腳611的左、右二側兩特定接腳以形成一第二電路612，同前述理由，該第二電路612優選為電連接該印刷線路板61的所述接腳611的左、右二側第一接腳與第二接腳而形成。接著，利用ACF 14將該軟膜12的所述接腳123與該印刷線路板61的所述接腳124進行接合，其中相鄰的接腳彼此電性絕緣，而該印刷線路板61上的一內藏導線形成一第三電路613，該第三電路613電連接於該第一電路124與該第二電路612，使得該第一電路124、該第二電路612、及該第三電路613形成一通路，此時，將該第二電路612連接於測量點71，即可測量該通路的阻抗值，如圖7所示。
請參閱圖8，其為圖7的兩側接腳的放大示意圖。由圖8可知，在接合之後，使用三用電錶直接在該印刷線路板61上的測量點71量取數值，便是整段電路的阻抗值，其中R＝PCB測量路徑(左)+(PCB L2～TCP L2)+(TCP L3～PCB L3)+內藏導線+(PCB R3～TCP R3)+(TCP R2～PCB R2)+PCB測量路徑(右)其中，PCB L2表示PCB的左側第二接腳，TCP L2表示TCP的左側第二接腳，TCP L3表示TCP的左側第三接腳，PCB L3表示PCB的左側第三接腳，PCB R3表示PCB的右側第三接腳，TCP R3表示TCP的右側第三接腳，TCP R2表示TCP的右側第二接腳，PCB R2表示PCB的右側第二接腳。因為PCB測量路徑(左)、內藏導線、及PCB測量路徑(右)的阻抗在實際的部材上，其誤差值十分地微小，因此可將之視為一常數，所以接點阻抗(PCB L2～TCP L2)+(TCP L3～PCB L3)+(PCB R3～TCP R3)+(TCPR2～PCB R2)便可輕易算出。
綜上所述，本發明具有如下優點(1)可用單體的TAB、COF等封裝材直接進行可靠度實驗，之後再以阻抗值判定其可靠度測試結果，不用再使用產品來作驗證，如此可節省大量的費用。
(2)對於產品問題解析部分，能給予直接的證據，可直接由阻值釐清模塊接合是否在規格之內，進而可追查模塊機臺設定是否正確，以提升優良率。
(3)可對於新ACF或新接合材料，進行數值管理與量化，由阻抗值便可直接評訂其優劣。
(4)可判斷膜(Film)材是否內部斷線(銅線)，因所有斷線均發生在兩側(若斷線則測量為開路)。
(5)可直接將工藝與產品作結合，可得知產品的工藝極限(processspec.limitation)。並可列入現場管理項目(易於做為現場工藝管控指標)。
(6)對於新工藝與新材料開發，可直接與產品做結合，得到更直接的結論，而不需另行開發測試材(省時與省事更省成本)。
因此，本發明能有效改善公知技術的缺陷，具有產業價值。
權利要求
1.一種接合阻抗測量方法，其步驟包含提供一具有多個第一接腳以及一參考接腳的第一接體與一具有多個對應於所述第一接腳以及該參考接腳的第二接腳的第二接體，其中各相鄰的接腳彼此電性絕緣；電連接該參考接腳及其在一第一方向鄰近的一個所述第一接腳，以形成一第一電路；電連接一對應於該參考接腳的該第二接腳及其在一第二方向鄰近的另一所述第二接腳，以形成一第二電路，其中該第二方向與該第一方向相反；將該第一接體的所述第一接腳及該參考接腳與該第二接體上相對應的所述第二接腳進行接合；以及測量該第一電路及該第二電路的串聯電阻。
2.如權利要求1所述的接合阻抗測量方法，其中該參考接腳位於該第一接體的左、右側。
3.如權利要求2所述的接合阻抗測量方法，其中還包括提供一第三電路電連接兩側的該第一電路及該第二電路，使得該第一電路、該第二電路及該第三電路形成一通路；以及測量該通路的阻抗值。
4.如權利要求3所述的接合阻抗測量方法，其中該第一接體可為一液晶顯示器面板或一可橈性軟膜，且該第三電路設置於該可橈性軟膜上。
5.如權利要求3所述的接合阻抗測量方法，其中該第一接體可為一可橈性軟膜或一印刷線路板，且該第三電路設置於該印刷線路板上。
6.一種接合阻抗測量結構，由一具有多個第一接腳以及一參考接腳的第一接體與一具有多個對應於所述第一接腳以及該參考接腳的第二接腳的第二接體接合而成，其包含一第一電路，電連接該參考接腳及其在一第一方向鄰近的一個所述第一接腳而形成；以及一第二電路，電連接一對應於該參考接腳的該第二接腳及其在一第二方向鄰近的另一所述第二接腳而形成，其中該第二方向與該第一方向相反；其中，其餘各相鄰的接腳彼此電性絕緣。
7.如權利要求6所述的接合阻抗測量結構，其中該參考接腳位於該第一接體左、右側。
8.如權利要求7所述的接合阻抗測量結構，其中還包括一第三電路，電連接兩側的該第一電路及該第二電路，使得該第一電路、該第二電路及該第三電路形成一通路。
9.如權利要求8所述的接合阻抗測量結構，其中該第一接體可為一液晶顯示器面板或一可橈性軟膜，且該第三電路設置於該可橈性軟膜上。
10.如權利要求8所述的接合阻抗測量結構，其中該第一接體可為一可橈性軟膜或一印刷線路板，且該第三電路設置於該印刷線路板上。
全文摘要
本發明提供一種接合阻抗測量方法與測量結構，測量結構由一具有多個第一接腳以及一參考接腳的第一接體，與另一具有多個對應於第一接腳以及參考接腳的第二接腳的第二接體接合而成，且包含一通過電連接參考接腳及其在一第一方向鄰近的第一接腳而形成的第一電路，與一通過電連接對應於參考接腳的第二接腳及其在一第二方向鄰近的另一些第二接腳而形成的第二電路。通過第一電路與第二電路所形成的串聯電路，使用簡單的三用電錶即可測量出正確的阻抗值，以對接合部材進行數值的管理及規格的判定。
文檔編號G01R27/02GK1712975SQ20041005978
公開日2005年12月28日 申請日期2004年6月22日 優先權日2004年6月22日
發明者何樹林, 王世傑 申請人:瀚宇彩晶股份有限公司