減小系統中的負載線阻抗的製作方法
2023-07-29 17:47:01 1
專利名稱：減小系統中的負載線阻抗的製作方法
背景本發明涉及電壓調節器(VR)，尤其是系統中VR組件的布置。
電壓調節器用於諸如個人計算機(PC)(例如，臺式計算機、伺服器計算機、筆記本計算機等)之類的系統中，用於接收給定電壓的輸入直流(DC)電壓，並將該DC電壓轉換並調節為諸如集成電路(IC)等各種系統組件所需的一個或多個已調節的電壓電平。
在典型的系統(例如，臺式PC)中，主板用於支撐包括IC、連接器、VR組件等的各種系統組件。這種VR組件可包括輸出電感器、大容量電容器、金屬氧化物矽場效應電晶體(MOSFET)、驅動器IC等。一般，將VR組件放置在主板的主側(例如，頂側)。必須將這些VR組件放置在IC裝置的禁入區(即，IC覆蓋區，包括任何插槽或散熱片保持物)之外。這種布置可導致較長的負載線長度，由此導致較高的負載線阻抗(即，電容、電感和電阻)。如此，VR組件可位於遠離預期負載(例如，IC)好幾釐米之處。因此，主板/封裝橫向傳播佔優勢，從而增加了負載線長度且由此增加了阻抗。
代替上述VR組件的布置，其它系統採用插入到主板或IC裝置的某一類型的附加VR子模塊(即，單獨的電路板)。然而，這種附加的電路板增加了成本和複雜性，並進一步增加了給定形狀因數的尺寸。此外，這種設計一般具有較差的性能。因此，存在提供具有減小的負載線長度和阻抗的VR組件的需要。
附圖簡述
圖1是根據本發明的一個實施例的系統的電路板的橫截面圖。
圖2是根據本發明的一個實施例的具有集成電路和電壓調節器組件的電路板的布局的俯視圖。
圖3是圖2的電路板的一部分的特寫圖。
詳細描述在本發明的各實施例中，電壓調節器的不同組件可耦合到諸如主板之類的電路板的輔側。更具體而言，這些組件可放置在位於電路板的主側上的IC的禁入區內。例如，系統的處理器可通過插槽耦合到主板。這種插槽可以在主側上具有與其相關聯的禁入區，它防止任何其它組件位於該禁入區內。因此，通過將一個或多個電壓調節器定位在電路板的輔側上，這些組件可以比在該組件位於電路板的主側上時更接近其負載(即，微處理器)。如此，可提供充分更短的負載線以及更小的負載線阻抗。
儘管可放置在輔側上的組件的類型可改變，但在某些實施例中，這些組件可包括輸出電感器、板大容量和高頻(HF)電容器以及一個或多個MOSFET。電壓調節器組件的這種定位可改進電流和電壓瞬態，提供更好的功率傳送效率以及對於電壓調節器的更低的工作溫度。此外，這種定位也可允許在更高的電流電平下的工作。此外，通過在電路板的輔側上設置這種組件，在主側上打開了另外的空間，它或者釋放了空間，或者允許使用更小的電路板來支撐所有期望組件。
參考圖1，所示的是根據本發明的一個實施例的系統的電路板的橫截面圖。如圖1所示，電路板20可支撐多個組件。如圖1所示，可將某些組件表面安裝到電路板，而其它的則利用電路板內的導電通孔來安裝。電路板20可以是諸如PC的主板之類的任何期望的電路板。例如，電路板20可以是用於臺式計算機的四層主板，儘管本發明的範圍不限於此。
如圖1所示，電路板20的主側(即，上側)支撐半導體器件30(這裡也稱為「IC 30」)，它可經由封裝35耦合到電路板20。封裝35可提供到半導體器件30的引腳的連接。在一個實施例中，半導體器件30可以是諸如系統的中央處理單元(CPU)之類的微處理器。封裝35進而可耦合到由包括導體的外殼形成的插槽38，以將半導體器件30的連接耦合到電路板20上的連接。
集成散熱器37可被安裝到封裝35上(例如，經由環氧樹脂)，並耦合到半導體器件30以幫助冷卻。散熱片(圖1中未示出)進而可耦合到集成散熱器37以提供散熱。這種散熱片可提供對電路板20的保持。如圖1所示，封裝35可形成禁入區。即，封裝35的尺寸限定了一個區域，該區域內的組件一般不能被安裝到電路板20上。
為了減小負載線阻抗並提供更好的電壓調節操作，可將多個電壓調節組件耦合到電路板20的輔側(即，下側)。如圖1所示，這種組件可包括多個大容量電容器41和多個輸出電感器46。電容器41和電感器46可共同形成一個或多個輸出電感-電容(LC)濾波器，用作用於電壓調節器的輸出濾波器。這種電壓調節器可以是具有多個相位的單個調節器。在其它實施例中，可以存在多個調節器，每一個調節器具有多個相位。在某些實施例中，這一LC濾波器可直接位於半導體器件30之下並可提供到負載的相當短的低阻抗路徑。在某些實施例中，這一阻抗路徑可以僅為幾毫米，例如，在二至五毫米之間。
圖1中還示出，電路板20的輔側可支撐多個MOSFET 51b。在某些實施例中，MOSFET 51b可用作可用於設置和控制電壓調節器的脈寬調製(PWM)的同步FET(SYNC FET)。儘管出於說明的目的在圖1中示出了這些輔側組件，但應該理解，在其它實施例中，更多、更少或不同的組件可位於電路板的輔側，並基本在主側上的IC的禁入區內部或附近。
仍參考圖1，其它組件可位於電路板20的主側上。這些組件可包括可用作去耦電容器的多個HF電容器44。此外，多個MOSFET 51a可位於封裝35的最近外圍處。這些MOSFET 51a可以是用於控制電壓調節器的PWM的控制FET(CTRLFET)。更多的組件可包括用於對向電路板20輸入的未調節電壓進行濾波的大容量電容器55a和55b。
在其它實施例中，SYNC FET 51b可在電路板的主側，而CTRL FET 51a可在輔側上。在另一個實施例中，兩種類型的FET都可存在於電路板的輔側上。
圖1中還示出的是耦合的連接器60，用於例如從系統的電源接收一個或多個源電壓。這種電壓然後被轉換成由電路板20上的組件所使用的電壓。例如，12伏電平可被轉換成為較低的電壓，諸如微處理器所使用的1.3伏或0.9伏。
現在參考圖2，所示的是根據本發明的一個實施例的具有集成電路和電壓調節器組件的電路板的布局的俯視圖。在圖2實施例中，VR組件可與多相電壓調節器(更具體而言是六相調節器)相關聯，儘管本發明的範圍不限於此。
如圖2所示，IC 30可被安裝到封裝35上，封裝35進而可經由插槽(圖2中未示出)和保持機構36安裝到電路板20的頂側。IC 30的互連可形成IC 30邊界內的引腳區。IC 30可具有根據觸點柵格陣列(LGA)型封裝的封裝，儘管本發明的範圍不限於此。例如，在其它實施例中，可採用球腳柵格陣列(BGA)封裝或引腳柵格陣列(PGA)封裝。這裡使用的術語「引腳」指的是任何類型的互連，並且應該理解，這種互連在不同的實施例中可以是引腳、球腳、焊盤或其它類型的互連。
仍參考圖2，可將IC 30支撐並耦合到封裝35，封裝35進而經由板保持物36耦合到電路板20。儘管在圖2中未示出，但應該理解，集成散熱器可支撐散熱片和其它熱機組件。
如圖2所示，各電壓調節器組件可被定位在主板20的輔側上，並且這些組件中的某一些可位於封裝35的禁入區內。例如，多個同步MOSFET 51b可位於輔側上。此外，多個輸出電感器可位於引腳區33的實際外圍處的輔側上。注意，為了便於說明，僅在圖2中示出了單個電感器的焊盤46。此外，可將大容量電容器41耦合到輔側上。如圖所示，在圖2的實施例中，大容量電容器41可直接位於IC 30之下，但在其引腳區的外部。這種大容量電容器的放置一般可提高VR的穩定性。
可位於輔側上的其它電壓調節器組件可包括多個HF去耦電容器，其中的一個在圖2中示為HF電容器43。如以下所討論的，這種電容器可定位在電路板20的多個面之間。可將另外的HF電容器44耦合到電路板20的主側上。具體而言，如圖2所示，主側HF電容器44可直接位於引腳區之下(且基本位於其中間)，並在引腳區的未佔部分中。
可將其它電壓調節器組件耦合到電路板20的主側上。這些組件可包括多個CTRL MOSFET 51a，它可耦合在封裝35的禁入區的外部。如圖所示，這種CTRLMOSFET 51a可主要鄰近SYNC MOSFET 51b來定位(儘管在電路板20的另一側上)。
圖2中還示出的是對應於電路板20的不同面的陰影區。這些面可以是電路板20的各層並對應於引腳區的互連。儘管這裡稱為電路板20的「面」，但應該理解這些面具有引腳區中對應的區域。如圖2所示，這些面可包括可用於將CTRLMOSFET 51a耦合到對應的SYNC MOSFET 51b的PWM面21、接地面22和Vcc面23(即，電源面)。如圖2所示，PWM面21可具有從接地區22的外圍延伸的區域，以將SYNC MOSFET 51b耦合到CTRL MOSFET 51a。
如圖2所示，引腳區可由其間基本具有大量鋸齒的高度統一的功率和接地區形成。接地面22可基本位於IC 30的引腳區的外圍的周圍。接地面22可具有形成於其中的多個鋸齒，這提供了延伸以鄰接外圍側上的PWM面21的部分，並且在最接近的一側上這些鋸齒可鄰接Vcc平面23的類似的鋸齒形圖案。如此，接地面22用作Vcc面23和PWM面21之間的中間區，且接地面22用作Vcc面23周圍的溝。
在一個實施例中，輸出電感器可具有約0.25英寸乘0.25英寸的尺寸，儘管本發明的範圍不限於此。如圖2所示(以及在圖3的特寫中)，在這一實施例中，PWM側電感器焊盤46(圖2中)位於引腳區33的外部，而Vcc側電感器焊盤46(圖2中)位於引腳區33的內部。鋸齒提供了與這些電感器的連接，並且還提供了將HF去耦電容器直接放置在Vcc輸入和接地返回面之間的更好的機會。
仍參考圖2，可通過將SYNC FET 51b放置在封裝35的禁入區內的輔側上來減小總的VR負載線。因為至SYNC FET導電路徑的插槽應傳送大約與Vcc線一樣大的電流，所以這種布置對於減小總負載線具有顯著影響。由於空間限制，本實施例可將CTRL FET 51a放置在插槽禁入區外部的主側上，儘管本發明的範圍不限於此。
現在參考圖3，所示的是圖2的電路板20以及附連到它的組件的俯視圖。更具體而言，圖3是圖2的實施例的特寫。圖3詳細示出Vcc面23和接地面22之間的鋸齒形圖案的一部分。如圖3所示，鋸齒可以是基本相等的深度和寬度。儘管在圖3的實施例中示為四個插槽引腳深和四個(以及五個)插槽引腳寬，但應該理解，本發明的範圍不限於此，且在不同的實施例中可存在不同的鋸齒圖案。如圖3所示，引腳區可由多個主側插槽引腳36(其中的一個在圖3中指定為參考標號36)形成。
同樣示於圖3中的是同時耦合到電路板20的主側和輔側的各電壓調節器組件。主側組件包括Vcc面23內的HF電容器44。輔側組件包括HF電容器43，如圖所示該HF電容器43位於Vcc面23和接地面22之間。引腳區內的HF電容器的布置可通過減小電容器的寄生負載線來提高性能。類似地，輸出電感器47(為了說明起見，其中的一個在圖3中示出)可如此定位使得PWM側電感器焊盤46a位於引腳區的外部，而Vcc側電感器焊盤46b位於引腳區的內部，更具體地說在Vcc區23的內部。注意，焊盤46a和b被示為耦合到圖3中的頂部電感器。
因此，通過在主板的輔側上放置關鍵VR組件，VR組件可基本位於IC器件之下。結果，負載線的長度可顯著地縮短，從而導致從VR到IC器件的負載線阻抗的相當大的下降。這種降低可導致更好的電流和電壓瞬態，更好的功率傳送效率和更低的VR溫度。它還可幫助允許較高的電流電平(例如，在某些實施例中，約150安或更多)。
同樣，在形狀因數重要的系統中，由於關鍵的VR組件移到輔側上且在插槽禁入區下面，因此根據本發明的一個實施例的VR組件布置可釋放更多的主板空間。
儘管參考有限數量的實施例描述了本發明，但本領域中的技術人員可意識到其眾多修改和變體。所附權利要求書旨在覆蓋落入本發明的精神和範圍內的所有的修改和變體。
權利要求
1.一種方法，包括將半導體器件安裝到電路板的第一側；以及將至少一個電壓調節器器件安裝到所述電路板的第二側，所述第二側與所述第一側相對。
2.如權利要求1所述的方法，其特徵在於，還包括將所述至少一個電壓調節器器件安裝在基本位於所述半導體器件之下。
3.如權利要求1所述的方法，其特徵在於，還包括將所述至少一個電壓調節器器件安裝在基本位於支撐所述半導體器件的插槽的禁入區之下。
4.如權利要求1所述的方法，其特徵在於，所述至少一個電壓調節器器件包括輸出電感器。
5.如權利要求4所述的方法，其特徵在於，還包括將所述輸出電感器的第一焊盤安裝在所述半導體器件的引腳區內，並將所述輸出電感器的第二焊盤安裝在所述引腳區之外。
6.如權利要求1所述的方法，其特徵在於，所述至少一個電壓調節器器件包括多個電容器。
7.如權利要求1所述的方法，其特徵在於，所述電路板包括主板。
8.如權利要求1所述的方法，其特徵在於，還包括將電感-電容濾波器安裝在所述電路板的第二側上並在所述半導體器件之下。
9.一種裝置，包括具有與具有引腳區的半導體器件的相應互連耦合的多個互連的電路板，其中所述多個互連包括連接到第一電壓的第一組互連；以及基本圍繞所述第一組互連的第二組互連，所述第二組互連連接到第二電壓。
10.如權利要求9所述的裝置，其特徵在於，所述電路板包括所述電路板內耦合到所述第一組互連的第一面。
11.如權利要求10所述的裝置，其特徵在於，所述電路板包括所述電路板內耦合到所述第二組互連的第二面。
12.如權利要求11所述的裝置，其特徵在於，所述第一面包括鋸齒形外部以鄰接所述第二面的鋸齒形內部。
13.如權利要求11所述的裝置，其特徵在於，所述電路板包括圍繞所述第二面至少一部分的第三面，以向所述半導體器件提供脈寬調製電壓。
14.如權利要求13所述的裝置，其特徵在於，還包括耦合於所述第一面和所述第三面之間的輸出電感器，所述輸出電感器位於所述電路板的輔側。
15.如權利要求9所述的裝置，其特徵在於，還包括在對應於所述引腳區的未佔用區的位置處耦合到所述電路板的主側的多個高頻電容器。
16.如權利要求9所述的裝置，其特徵在於，還包括耦合到所述電路板的輔側並至少基本在所述引腳區之下的至少一個電感-電容濾波器。
17.一種半導體器件，包括封裝；以及形成耦合到所述封裝的互連區的多個互連，所述多個互連包括位於所述互連區內部以連接到第一電壓的第一組互連；以及基本圍繞所述第一組互連以連接到第二電壓的第二組互連。
18.如權利要求17所述的半導體器件，其特徵在於，所述第一組互連和所述第二組互連以基本鋸齒形的圖案鄰接。
19.如權利要求17所述的半導體器件，其特徵在於，所述第一電壓包括電源電壓，而所述第二電壓包括基準電壓。
20.如權利要求17所述的半導體器件，其特徵在於，所述封裝經由插槽耦合到電路板的主側，所述電路板在所述電路板的輔側上具有多個電壓調節器組件。
21.如權利要求20所述的半導體器件，其特徵在於，所述多個電壓調節器組件包括基本位於所述插槽下的輸出濾波器。
22.如權利要求20所述的半導體器件，其特徵在於，至少一個電感器耦合於所述電路板的輔側上並在所述電路板的脈寬調製面和電源面之間。
23.一種系統，包括具有與具有引腳區的半導體器件的相應互連耦合的多個互連的電路板，其中所述多個互連包括連接到第一電壓的第一組互連；以及基本圍繞所述第一組互連的第二組互連，所述第二組互連連接到第二電壓；耦合到所述電路板的所述半導體器件；以及耦合到所述電路板的輔側的至少一個電壓調節器組件。
24.如權利要求23所述的系統，其特徵在於，還包括用於將所述半導體器件耦合到所述電路板的插槽。
25.如權利要求24所述的系統，其特徵在於，所述至少一個電壓調節器組件基本在所述插槽的禁入區之下。
26.如權利要求23所述的系統，其特徵在於，所述電路板包括所述電路板內耦合到所述第一組互連的第一面。
27.如權利要求26所述的系統，其特徵在於，所述電路板包括所述電路板內耦合到所述第二組互連的第二面。
28.如權利要求27所述的系統，其特徵在於，所述第一面包括鋸齒形外部，以鄰接所述第二面的鋸齒形內部。
全文摘要
在一個實施例中，本發明包括以下方法將半導體器件(30)安裝到電路板(20)的第一側；以及將至少一個電壓調節器器件安裝到該電路板的第二側，第二側與第一側相對。電壓調節器器件可以是輸出濾波器、電感器(46)、電容器(41)等。在某些實施例中，該器件可直接位於半導體器件之下。
文檔編號H05K1/18GK1985550SQ200580023790
公開日2007年6月20日 申請日期2005年7月8日 優先權日2004年7月16日
發明者D·瑟爾斯, E·奧斯波恩 申請人:英特爾公司