用於在分數-n型鎖相環中量化降噪的方法和設備的製作方法

2023-07-29 07:53:36 1

專利名稱：用於在分數-n型鎖相環中量化降噪的方法和設備的製作方法
技術領域：
本申請涉及分數-N型鎖相環，以及更具體地涉及克服這種鎖相環(PLL)的缺點。
背景技術：
寬帶分數-N型鎖相環在各種領域中存在增多的需求，尤其是在無線通信領域中。 PLL的較大帶寬有助於抑制VCO的固有噪聲，並在頻率切換期間提供較快的建立時間。不像整數-N型鎖相環，由於不斷變化的分頻比，反饋分頻器輸出時鐘(fbclk)在分數-N型鎖相環中定期超前參考時鐘(refclk)以及使得參考時鐘滯後。這種變化對於將平均VCO時鐘維持在包含分數的參考時鐘頻率比值下是必要的。這種反饋時鐘相位的量化噪聲是通過相位頻率檢測器(PFD)和電荷泵(CP)注入的，並很容易成為系統的主要噪聲源。同時，主要是由於上下電流源之間的大小不匹配，電荷泵顯現非線性。高頻量化噪聲通過將非線性向下調製到PLL的通帶內而破壞輸出時鐘。參照圖1，示出一典型的用於驅動PLL電荷泵的三態PFD。在鎖定穩態運行的過程中，參考時鐘(refclk)的上升沿觸發向上輸出脈衝以及反饋分頻器輸出時鐘(fbclk)的上升沿觸發下輸出脈衝。在兩個脈衝上升之後存在短暫延遲，進行PFD復位，且兩個脈衝同時清除(圖1 (b))。由電荷泵傳輸到環路濾波器的總電荷Q為當反饋分頻器輸出時鐘(fbclk)超前時，Q = Iup · td-Idn · t-Idn · td，以及反饋分頻器輸出時鐘(fbclk)滯後時，Q = Iup · ("t)+Iup · td-Idn · td在此t是fbclk導向參考時鐘(refclk)的時間，td是在PFD中的復位延遲，以及 Iup和Idn是向上和向下的電流源的值。如果Iup^ Idn時，Q相對於t是非線性的，導致反饋分頻器輸出時鐘(fbclk)相位中的高頻量化噪聲，混淆在PLL帶寬內。如上所述的另一誤差來源是量化噪聲，其原因在於由於不斷變化的分頻比，反饋分頻器輸出時鐘(fbclk)在分數-N型鎖相環中定期導向參考時鐘(refclk)以及使得參考時鐘滯後。減少量化噪聲的常見方法是添加專用的電流源來實現取消數模轉換器(DAC)， 其傳輸了幾乎與量化噪聲對等的電荷。圖IC中示出減少量化噪聲的典型分數-N型鎖相環。Δ- Σ調製器(DSM) 150不僅決定了適於多模分頻器152的即時反饋分頻比，而且對於用於取消數模轉換器(DAC) 156的數字控制電路巧4而言，還提供了反饋分頻器輸出時鐘 (fbclk)相對於參考時鐘(refclk)的相位差。該DAC 156是典型的單獨電流源儲存所， 每一個可打開且持續大致與電荷泵(CP)電流脈衝對準的短暫時間。該DAC受到第二個 Δ-Σ (Delta-Sigma)調製器(DAC DSM) IM的控制，該調製器(DAC DSM)比4將其自身的量化噪音調製到PLL通帶之外。對應增加電路元件的不利因素包括熱和I/f噪聲，開關電荷注入，由於元件不匹配導致的電荷誤差，設備電流和電源電流洩漏。雖然總平均電流為零， 但是不同的電流脈衝具有不同的幅度，持續時間和，導致高頻率的殘餘噪音。因此，希望對PLL中的噪聲、電荷注入、不匹配誤差以及電流洩漏的控制進行改進。

發明內容
因此，本發明實施例提供了一種量化噪聲降低的方法，其包括根據來自相位頻率檢測器的第一脈衝信號從第一電流源供應第一電流，該第一電流具有第一極性。根據固定寬度的第二脈衝信號、第一預定值和第二可變值，第二電流源供應具有第二極性的第二電流。第二可變值對應於第一反饋時鐘信號和反饋時鐘信號的所需位置之間的相位差。在另一實施例中提供了包括相位頻率檢測器的設備。第一電流源響應於來自相位頻率檢測器的第一脈衝信號供應第一電荷量，以及第二電流源根據固定值和可變值供應第二電荷量。可變值對應於第一反饋時鐘信號和假定的反饋時鐘信號之間的相位差。第一和第二電荷量極性相反。在另一實施例中提供包括相位頻率檢測器的設備。第一電流源響應於來自相位頻率檢測器的第一脈衝信號供應第一極性的第一電流。第二電流源響應於固定寬度的第二脈衝信號以及根據與可變值結合的固定值供應第二極性的第二電流。選擇可變值，以減少與反饋分頻器電路相關的量化誤差。固定寬度的第二脈衝信號決定第二電流被供應多長時間 (該電流脈衝寬度)，以及固定值和可變值決定第二電流的幅度大小。


通過參照附圖對於本領域的那些技術人員而言可以更好地理解本發明以及明了其眾多的目的，特點和優勢。圖IA示出用於驅動PLL中電荷泵的典型PFD ；圖IB示出與圖IA所示PFD相關聯的時序圖；圖IC示出利用專用除噪DAC的量化降噪技術圖2示出根據本發明實施例的線性化PFD ；圖3示出與圖2的線性化PFD相關聯的時序圖；圖4示出與非門實現圖2中所示的線性化PFD ；圖5A示出反饋分頻器輸出時鐘(fbclk)超前於參考時鐘(refclk)時用假想的 RVCO計時；圖5B示出參考時鐘(refclk)超前於反饋分頻器輸出時鐘(fbclk)時用假想的 RVCO計時；圖5C示出RVCO時鐘周期為Τνα)/4時的實例；圖6示出根據本發明實施例的電荷泵線性化和量化噪聲降低的示例性分數-N型 PLL 600 ；圖7示出根據本發明實施例的電荷泵控制邏輯的實施例；圖8示出可在一個實施例中使用的自我糾正機制；圖9示出形狀相同的進行系統偏斜的一對向上和向下的電流脈衝；圖10示出根據本發明實施例的脈衝寬度不變的PFD。在不同附圖中使用相同的參考符號表示類似或相同的物件。
具體實施例方式參照圖2，示出根據本發明實施例的線性化PFD，其提供電荷泵線性化以致力於
6解決不匹配的非線性問題。假定上下脈衝的上升沿是由參考時鐘(refclk)和反饋時鐘 (fbclk)觸發，通過使向下脈衝具有固定寬度的TP，可使得電荷Q線性化。使得向下脈衝足夠寬，以便容納fbclk上的量化噪聲，這樣在向下脈衝下降之前向上脈衝總是上升的(存在下文所述的一些例外)。此外，在PFD的線性化過程中，當向下脈衝由於該fbclk下降而下降時，使得向上脈衝下降。應該注意，反饋時鐘(fbclk)應該為恆定寬度的脈衝，而不是一個50%佔空比的時鐘。該fbclk脈衝可在反饋時鐘分頻器中產生以及用VCO時鐘重新定時，其中脈衝％通常是兩到四個VCO時鐘周期的時長。在一個實施例中，利用反饋分頻器內的小狀態機在反饋時鐘分頻器內產生fbclk脈衝，在fbclk前沿之後反饋時鐘分頻器使得 fbclk的後沿(下降沿)產生固定數量的VCO時鐘周期。fbclk脈衝的前沿和後沿用VCO 時鐘重新定時。在其它實施例中，小狀態機被移入到線性化的PFD內，且在PFD中用VCO時鐘重新定時。備選的，在分頻器或PFD中可一次產生fbclk(脈衝)。為了使得線性化PFD在頻率採集過程中以相同於傳統PFD的方式進行作用， fbclk(脈衝)不應該保持於高態下。當向下脈衝下降時向上脈衝下降，也就是，當節點201 上的fbclk脈衝下降時，假定在fbclk脈衝下降之前refclk已經被接收到且向上脈衝進行上升，與門203輸出使得D觸發器(雙穩態多諧振蕩器)復位。圖4中示出與非門實現線性化PFD，其中所有輸入和輸出都是反向的感測。圖3示出如圖2中所示實施例的fbclk超前還是滯後於refclk時的向上和向下 CP電流脈衝的時序圖。在兩種情況下，電荷Q = Iup · (-t)+Iup · t.-U · td。由於、對Q 的貢獻是不變的，不匹配的非線性被消除。例如在在PLL頻率採集的過程中，當refclk滯後fbclk的滯後量大於tp時，在向上脈衝上升之後的時間td下，向下脈衝應該擴展到與向上脈衝一起下降。這樣，與門205通過確保觸發器207不復位來確保向下脈衝不延長。在這種情況下，改變後的PFD的行為就像圖IA所示的三態PFD。量化降噪將具有固定寬度的向下電流脈衝的電荷泵線性化以及使得向上脈衝隨著向下脈衝下降，根據實施例的量化降噪技術將向下電流本身用作取消DAC。來自DSM的分數-N型分頻的量化噪聲與VCO時鐘周期(Tvro)成正比。假定「量化降噪VCO」 (RVCO)以四倍於VCO頻率的頻率運行，並且相位與VCO對準。如果是RVCO時鐘沿而不是VCO時鐘沿用於生成fbclk和向下脈衝上升沿，這將成四倍地更接近向上脈衝的上升沿。如果使用類似於DSM的「量化降噪Δ- Σ調製器」(RDSM)與另一個時鐘分頻器來從RVCO產生fbclk，量化噪聲減少四倍。該時鐘分頻器的分頻比為原始時鐘分頻器的大約四倍。同時，基於VCO的時鐘沿，向下脈衝的下降沿應該保持在以前的位置。這在圖5A和 5B中示出。沿A和C是原始向下脈衝的上升沿和下降沿的位置，兩者都與VCO的時鐘沿對準。基於RDSM，沿B和C是向下脈衝的上升沿和下降沿的位置。沿B與RVCO時鐘沿對準， 但不必要是VCO的時鐘沿。在圖5A中，fbclk超前於refclk，如果反饋時鐘沿從A移動到 B，陰影區域501代表量化噪聲減少。在圖5B中，refclk超前於fbclk，假設由陰影區域503 所代表的電荷供應給電荷泵，陰影區域503代表獲得的量化噪聲減少。考慮tp = 4 -Tvco以及RVCO時鐘周期為Τνω/4的實例。請記住，tp代表恆定寬度的向下脈衝。參考圖5C，假定DSM(控制反饋分頻器)選擇適於向下脈衝上升沿的VCO時鐘沿 A，而RDSM選擇適於向下脈衝上升沿的RVCO時鐘沿B，則在A之前，B是(3/4) Tvcoo在兩種情況下，向下脈衝的下降沿是C，在該處RVCO和VCO時鐘邊沿重疊。在A之後，C是4-Tvcoo 也就是，RDSM需要一個向下的電流脈衝，其幅度為Idn以及在寬度上(3/4)Τνω+4 · Tvco = (19/16) ·4Τνα)。在實際中，RVCO和相關的時鐘沿不存在。然而，基於VCO時鐘和DSM，而不需要RVC0，同樣的電荷可通過向下的電流脈衝注入，該脈衝的幅度為(19/16) · Idn以及在寬度上為4 · Tvcoo代替幅度為Idn的單一電流源，CP向下電流以每個(1/16) · Idn的32個電流源單位實現，以及在這種情況下，其中19個啟動。由於基於量化噪音消除方案通常利用電流DAC，所需的脈衝寬度調製由可行的脈衝幅度調製替代。在這裡，每個電流源單位啟動將Τνω/4添加到有效的向下脈衝寬度，並且相應於對應於零至STvro的有效脈衝寬度啟動零至32個之間的電流源單位。經過一段時間取平均，DSM和RDSM會選擇與向上脈衝上升沿對準的一個向下脈衝上升沿的位置。因此， 平均有16個電流源單位啟動以便提供平均等於由向上脈衝傳輸的電荷。相對於完全消除量化噪聲，量化降噪技術的目標是來抑制噪聲，因此其明顯低於系統的其餘部分的噪聲。系統的執行圖6中示出根據本發明實施例的電荷泵線性化和量化噪聲降低的示例性分數-N 型PLL 600。反饋多模控制時鐘分頻器601像往常一樣受到DSM 603的控制，除了它的輸出是固定數目η的VCO時鐘周期的短脈衝。請注意，對於η值，越小越好，但η ·Τνω應該足夠長，以適應具有極限的峰一峰DSM量化噪聲的一半。該fbclk和refclk通過線性化PFD 609來驅動CP 605和607。為了將DSM的量化噪聲減少r位或6r分貝，與向上電流源605 相比，向下電流源607加倍，並且分流成2η · 2r的相等單位，其中η · 2r取平均使用。在示例性的實施例中，電流源605供應160 μ A以及電流源607作為三十二個10 μ A的電流源單位執行，其中η = 4和r = 2。每個單元對應一個的相位增量。假定RVCO運行的比 VCO快Z倍，那麼相關時鐘分頻器的分頻比約大Z倍。在示例性的實施例中，PLL 600是具有雙通路環路濾波器的II型分數-N型PLL， 其中整合通路的電荷泵電流從那些直接通路按比例下降，但是它們卻受到來自同一 PFD的同樣的向上和向下脈衝的控制。由於整合通路對於量化噪聲具有低增益，降噪技術可僅僅應用於直接通路而已。圖6中所示的PLL是示例性的，以及降噪可被應用到其他類型的PLL， 包括具有不同環路濾波器和不同數量的向下電流源的那些PLL。分數分頻比是I+F，其中I是i位的整數部分，以及F是f位小數部分。小數部分 F提供給RDSM 611。電荷泵控制邏輯615供給2η 的控制信號608以便在電荷泵的電荷泵向下電流部分607中控制2η · 2r的電流單位。在所示的實施例中，電荷泵控制邏輯615 使用加權平均動態元件匹配(DWA DEM)來執行，以抑制由幅度變化在2η · 2r的向下電流源單位之間產生的噪聲。根據具體執行的要求，其他實施例可利用任何其他適當的不匹配形式的動態元件匹配算法。在圖7中示出概念性的電荷泵控制邏輯。DSM 603將F調節成一個時變的整數， 並將其添加到I。該總和是時鐘分頻比。在RDSM 611中，分數F在701中左移r位以便產生F最低有效位的(f_r)，其由RDSM調製成另一種時變整數，並增加了加法器715中的F的最高位的r。然後如果該總和添加到I · 基於假定的RVCO時鐘，其結果將是一個時鐘分頻器的分頻比，該RVCO時鐘在圖5A和5B中的B處產生了向下電流脈衝的上升沿。相反， 該總和利用DSM輸出來計算所需的超過fbclk的RVCO時鐘沿的相位超前，用Δ φ表示，以Tva/f為單位。加法器715的輸出減去加法器719中的調製後F的左移輸出。將該差值在積分器721中集成以便提供相位超前△ Φ。一個時鐘沿的相位是其發生時的時間，以 Tvro/^為單位。返回參照圖5A，5B和5C，Δ φ可看作為沿B超過沿A的超前相位。如果 Δ Φ是正值，則意味著RVCO沿(B)在fbclk沿(A)之前到來(時間比fbclk沿(A)早)。 用φEIO1表示的所需RVCO時鐘沿的相位階段通過從用C^dsm表示的fbclk相位減去△ Φ取得。Δ Φ+η· Z是為了當前fbclk循環而啟動的向下電流源單位數目，其中經過一段時間取平均Δ φ為零。返回參照圖2和圖3，固定寬度dn脈衝決定向下電流供應多久(該電流脈衝寬度)，以及固定值(n -2r)和可變值△ Φ確定dn電流的幅度大小。因此，例如，假設 n = 4*r = 2，當Δφ = O時，16個電流源(η·〗？啟動。參考圖5B，如果Δ φ為正值， 則需要額外電荷，以減少量化誤差以及選擇電流源超過16個電流源元件。如果△ Φ是負值，如圖5Α所示，選擇少於16個電流源元件。在示範性的實施例中，DSM和RDSM都是三階調製器。在實際的實施例中，沒有必要如圖7所示那樣計算(^ ^或ΦΚΜ。只有需要計算實際反饋時鐘和假定反饋時鐘之間的相位差△ Φ。請注意，雖然一個特定實施例可以利用 32個同等大小的電流源元件，但是其他實施例可使用不同大小的加權電流源元件和/或不同數量的電流源元件，以提供向下脈衝電荷。參照圖8，示出是一種自我糾正監測器801，其對啟動處於活性的的電流源元件數目進行平均。如果平均值與電流源元件的預定數目不同，例如，16個，那麼將信號提供給加法器803以便調節供給到積分器721的值，其繼而調整Δ φ以便使得平均值回歸為零。以該方式，可能發生的任何錯誤可以得到糾正。圖7還示出，通過兩個具有相同幅度但符號相反的增益的通路，DSM的量化噪聲對 Φ Edsm有所貢獻。第一通路從DSM 603中的調製器1(調製器1)7 通過時鐘分頻器601輸出。第二通路從調製器1 (調製器1) 723通過左偏移器722以及積分器721輸出。如果沒有模擬的不匹配，那麼將該量化噪聲從ΦΚΙ Μ中消除。脈衝寬度不變化的PFD與量化噪聲減少有關的剩餘誤差來自以下幾個來源。(1)在向下電流源單元形式的除噪DAC具有其自身的量化噪聲，其與RVCO周期成正比。(2)向上和向下電流源之間的幅度不匹配導致DSM量化噪聲的不完全消除。(3)向下脈衝的寬度可偏離於η ·Τνω，導致傳輸電荷中的誤差。在低頻率下，這等同於向下電流與向上電流的幅度不匹配。向下脈衝的上升和下降時間之間的任何不匹配等同於向下脈衝的寬度偏差，並且包括在此。(4)在向下電流源單位之間的不匹配造成誤差，雖然該誤差通過動態元件匹配從PLL帶寬中調製出去。( 由於脈衝寬度對抗於脈衝幅度調製，在高頻率下向上和向下電流脈衝的形狀不匹配顯現成不完全消除。(6)由於PFD和CP電路中的不同通路延遲，即使可忽略形狀不匹配時，向上和向下電流脈衝可在相位上被系統偏斜。第二誤差是等於遠時DSM噪聲乘以相對的不匹配，並具有整形為原始量化噪聲的相同頻譜。通過相對於向下電流源來修整向上電流源可減少第二和第三誤差。如圖9所示， 對於相同形狀的具有幅度士 I。p和系統偏斜量τ的一對向上和向下電流脈衝而言，傅立葉變換的幅度為
權利要求
1.一種用於降低量化噪聲的方法，其包括根據來自相位頻率檢測器的第一脈衝信號從第一電流源供應第一電流，該第一電流具有第一極性；以及根據固定寬度的第二脈衝信號、預定的第一值和可變的第二值，從第二電流源供應具有第二極性的第二電流，可變的第二值對應於第一反饋時鐘信號和反饋時鐘信號的所需位置之間的相位差。
2.根據權利要求1所述的方法，進一步包括根據所述相位差和所述預定的第一值來啟動形成第二電流源的電流源元件的單獨一個。
3.根據權利要求2所述的方法，進一步包括確定隨著時間啟動的電流源元件的數目的平均值，以及如果平均值不是電流源元件的預定數目，則調節啟動的電流源元件的數目到預定數目。
4.根據權利要求2所述的方法，其中所述第一預定值對應於等於且與來自所述第一電流源的第一電流且與其相反的電流。
5.根據權利要求1所述的方法，進一步包括調製數目的分數部分F，該數目包括整數部分I和分數部分F，分數部分具有(f)個位， 以便產生第一時變整數，該數目用於控制反饋分頻器；使得分數部分F左移整數(r)位以及將F的最低有效位的(f-r)調製成第二時變整數， 並且將第二時變整數加到分數部分F的最高位(r)以便產生第一總和。
6.根據權利要求5所述的方法，進一步包括在所述經調製的分數部分F左移r位後，經調製的分數部分F減去第一總和，以便產生差值；集成該差值以便產生對應於所述可變的第二值的相位差。
7.根據權利要求5所述的方法，其中所述反饋時鐘信號的所需位置基於假定的反饋時鐘信號，以及假定的反饋時鐘信號基於假定的振蕩器輸出信號，該振蕩器輸出信號比用於產生第一反饋時鐘信號的實際振蕩器輸出信號的頻率快 倍，並且其與實際振蕩器輸出信號相位對準。
8.根據權利要求1所述的方法，其中所述第一電流源是向上電流源，以及所述第二電流源是向下電流源。
9.根據權利要求1所述的方法，進一步包括在所述第一和第二電流源中進行電荷泵和量化降噪的雙重功能。
10.一種設備，其包括 相位頻率檢測器；第一電流源，其響應於來自相位頻率檢測器的第一脈衝信號供應第一極性的第一電流；第二電流源，其響應於固定寬度的第二脈衝信號以及根據與可變值結合的固定值供應第二極性的第二電流，選擇可變值，以減少與反饋分頻器電路相關的量化誤差。
11.根據權利要求10所述的設備，其中第二電流源包括獨立可控的單位電流源，以及獨立可控的單位電流源的固定數目對應於固定值，以及固定數目根據可變值來調整以便使得獨立可控的單元電流源的數目可用從而提供第二電流。
12.根據權利要求11所述的設備，其中平均固定數目的電流源啟動。
13.根據權利要求10所述的設備，進一步包括誤差糾正電路，其耦合以便對啟動的電流源元件的數目取平均以及調整啟動的電流源元件的數目，使得平均值為電流源元件的固定數目。
14.根據權利要求10所述的設備，進一步包括鎖相環，其包括相位頻率檢測器、第一和第二電流源、耦合到第一和第二電流源的環路過濾器、以及可控振蕩器，該可控振蕩器耦合到環路過濾器以及根據由第一和第二電流分別供應的第一和第二電荷量的差異進行調節。
15.根據權利要求10所述的設備，其中所述可變值對應於所述反饋時鐘信號和假定的反饋時鐘信號之間的相位差。
16.根據權利要求15所述的設備，進一步包括 反饋分頻器電路；第一電路，用於調製包括整數部分I和分數部分F的數目的具有(f)位的分數部分F， 以便產生第一時變整數，該數目用於控制反饋分頻器電路； 移相電路，用於使得分數部分F左移整數(r)位； 第二電路，用於將F的最低有效位的(f-r)調製成第二時變整數；以及加法器電路，以便將第二時變整數加到分數部分F的最高位(r)以便產生第一總和。
17.根據權利要求16所述的設備，進一步包括差分電路，用於在經調製的分數部分F左移r位後從經調製的分數部分F減去第一總和，以便產生差值；積分器，用於集成該差值以便產生對應於可變值的相位差。
18.根據權利要求16所述的設備，其中所述第一和第二電路分別包括第一和第二 Δ - Σ調製器。
19.根據權利要求10所述的設備，其中所述第一電流源是向上電流源，以及所述第二電流源是向下電流源。
20.根據權利要求10所述的設備，其中所述固定寬度的第二脈衝信號確定所述第二電流供應多長時間，以及所述固定值和所述可變值確定第二電流的幅度。
21.一種方法，包括在相位頻率檢測器的第一輸入接收具有固定脈衝寬度的反饋信號； 響應於反饋信號的查驗，查驗指示第一電荷量的第一脈衝信號； 在相位頻率檢測器的第二輸入接收參考時鐘信號； 響應於參考時鐘信號的查驗，查驗指示第二電荷量的第二脈衝信號； 響應於反查驗反饋信號的反饋信號的沿，反查驗第一和第二脈衝信號。
22.根據權利要求21所述的方法，還包括當所述參考時鐘信號滯後於所述反饋信號多於所述固定脈衝寬度時，延長所述第一脈衝信號，從而使第一脈衝信號與所述第二脈衝信號在第二脈衝信號上升後的一個固定延遲之後一起下降。
23.根據權利要求21所述的方法，其中所述第一脈衝信號是用於電荷泵，並對應於控制振蕩器輸出信號的頻率降低，而其中所述第二脈衝信號是用於該電荷泵，並對應於控制振蕩器輸出信號的頻率升高。
24.根據權利要求21所述的方法，還包括根據所述第一脈衝信號的上升和下降沿的觸發條件，分別均等地延遲第一脈衝信號的上升和下降沿；根據公共觸發條件，為第一脈衝信號和第二脈衝信號的反查驗提供均等的電路延遲。
25.根據權利要求21所述的方法，還包括將所述第二脈衝信號鎖定於所述反饋脈衝以提供量化噪音降低準備指示信號；根據量化噪音降低準備指示信號的值啟用量化噪音降低。
26.一種裝置，包括相位頻率檢測器，其包括耦合以接收固定脈衝寬度反饋信號，並根據該固定脈衝寬度反饋信號提供具有固定脈衝寬度的第一脈衝信號的第一電路；第一脈衝信號的第一沿由固定脈衝寬度反饋信號的第一沿決定，第一脈衝信號的第二沿由復位信號決定；耦合以接收參考時鐘信號，並提供第二脈衝信號的第二電路；第二脈衝信號的第一沿由參考時鐘信號的第一沿決定，第二脈衝信號的第二沿由復位信號決定；響應於固定脈衝寬度反饋信號以生成復位信號的復位電路。
27.根據權利要求沈所述的裝置，包括其中用於響應於所述固定脈衝寬度反饋信號的第一沿而生成所述第一脈衝信號的第一沿的門延遲，等於用於響應於所述固定脈衝寬度反饋信號的第二沿而生成所述第一脈衝信號的第二沿的門延遲；其中用於響應於觸發條件而生成所述第一脈衝信號的第二沿的門延遲，等於用於響應於觸發條件而生成所述第二脈衝信號的第二沿的門延遲，其中所述觸發條件是所述固定脈衝寬度反饋信號的第二沿。
28.根據權利要求沈所述的裝置，其中當所述參考時鐘信號滯後於所述反饋信號多於所述固定脈衝寬度時，所述復位電路可操作以通過延遲復位信號的查驗來延長所述第一脈衝信號，從而使第一脈衝信號與所述第二脈衝信號在第二脈衝信號上升後的一個固定延遲之後一起下降。
29.根據權利要求沈所述的裝置，還包括耦合以接收所述第二脈衝信號和所述反饋時鐘信號，並使用反饋時鐘信號將第二脈衝信號鎖定，以及提供作為量化噪音降低準備指示器的指示的電路。
30.根據權利要求沈所述的裝置，還包括具有相位頻率檢測器、電荷泵、環路濾波器、 控制的振蕩器以及反饋分頻器的鎖相環。
全文摘要
本申請公開了一種用於在分數-N型鎖相環中量化降噪的方法和設備，其中第一電流源響應於來自相位頻率檢測器的第一脈衝信號供應第一電荷量，以及第二電流源根據固定值和可變值供應第二電荷量。可變值對應於第一反饋時鐘信號和假定的具有量化降噪的反饋時鐘信號之間的相位差。第一和第二電荷量極性相反。第一和第二電流源的單組執行電荷泵和降噪DAC的功能。
文檔編號H03L7/08GK102281059SQ20111007654
公開日2011年12月14日 申請日期2011年3月25日 優先權日2010年3月25日
發明者俞啟承 申請人:矽谷實驗室公司