具耦合線路的封裝基板構造的製作方法
2023-07-21 07:52:56 2
專利名稱：具耦合線路的封裝基板構造的製作方法
技術領域：
本發明是有關於一種封裝基板構造，特別是有關於一種具稱合線路的封裝基板構造。
背景技術：
在印刷電路板及封裝基板上，信號線路電性連接二介面、二元件或二端點之間，其線寬需保持一致，以使信號在線路之間傳遞時，特性阻抗(characteristic impedance)能保持不變，尤其是在高速及高頻的信號傳遞上，二端點之間更需要通過良好的阻抗匹配所造成的反射，降低信號傳遞所介入的損耗(insertion loss)，且相對提高信號傳遞時返回損耗(return loss),以避免影響訊號傳遞的品質。一般信號傳輸結構，包含一參考平面及二導線，所述導線相間隔且線寬一致，所述參考平面可為電源平面(power plane)或接地平面(ground plane),其與所述導線之間以一介電層電性隔絕，使所述參考平面與所述導線不為共面。當信號經過導線時，較容易因參考平面瑕疵所產生的孔隙或因無參考平面，而造成高阻抗的變異效應，使所述導線阻抗不匹配的情況增加，另外，二導線之間的差動信號也會產生電流回流路徑與電場改變，使差動電氣之特徵阻抗改變，造成信號的反射現象，影響信號傳遞的品質。如上所述，為了使所述導線阻抗匹配而維持信號傳遞的品質，不僅要匹配二導線的線寬W、線距S，線高T及介電層的厚度d，更要注意參考平面存在與否及是否有瑕疵孔隙產生，應用在印刷電路板及封裝基板的配置線路上相當不便，故，有必要提供一種可避免阻抗匹配問題的封裝基板構造，以解決現有技術所存在的問題。
發明內容
有鑑於此，本發明提供一種具耦合線路的封裝基板構造，以解決現有技術須克服阻抗匹配的問題。本發明的主要目的在於提供一種具耦合線路的封裝基板構造，其可以利用二差分線路在同層耦合及二差分線路在相鄰層耦合而實現混合式差動設計，而不需要調整阻抗匹配，可維持較佳的電氣特性。本發明的次要目的在於提供一種具耦合線路的封裝基板構造，其可以利用二差分線路在同層耦合及二差分線路在相鄰層耦合，不需要因阻抗匹配而設計對稱線路，進而使布線不受空間影響，線路設計的彈性大。為達成本發明的前述目的，本發明一實施例提供一種具耦合線路的封裝基板構造，其中所述封裝基板構造包含一介電層，多個上層線路單元，多個下層線路單元及多個導電孔，所述介電層具有一上表面及一下表 面，所述上層線路單元設置於所述介電層的上表面並依序間隔排列，每一上層線路單元具有一上層耦合段；至少一同層耦合段，自所述上層耦合段的至少一端延伸而成；及至少一上層接點，形成於所述至少一同層耦合段的一端緣，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設置；所述下層線路單元設置於所述介電層的下表面並依序間隔排列，每一下層線路單元具有一下層耦合段，與所述上層耦合段彼此上下對位；至少一下連接段，自所述下層耦合段的至少一端延伸而成；及至少一下層接點，形成於所述至少一下連接段的一端緣，所述下層接點與對應的上層接點電性連接；所述導電孔形成在所述介電層內，所述下層接點通過所述導電孔與所述上層接點電性連接。再者，本發明另一實施例提供一種具耦合線路的封裝基板構造，其中所述具耦合線路的封裝基板構造包含一介電層，多個上層線路單元，多個下層線路單元及多個導電孔，所述介電層具有一上表面及一下表面；所述上層線路單元設置於所述介電層的上表面並依序間隔排列，每一上層線路單元具有一上層耦合段；兩同層耦合段，分別自所述上層耦合段的兩端延伸而成；及兩上層接點，分別形成於所述兩同層耦合段的一端緣，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設置；所述下層線路單元設置於所述介電層的下表面並依序間隔排列，每一下層線路單元具有一下層耦合段，與所述上層耦合段彼此上下對位；兩下連接段，分別自所述下層耦合段的兩端延伸而成；及兩下層接點，分別形成於所述兩下連接段的一端緣，所述下層接點與對應的上層接點電性連接；所述導電孔形成在所述介電層內，所述下層接點通過所述導電孔與所述上層接點電性連接。為讓本發明的上述內容能更明顯易懂，下文特舉優選實施例，並配合所附圖式，作詳細說明如下
圖1是本發明一實施例具耦合線路的封裝基板構造的立體透視圖。圖2是本發明一實施例具耦合線路的封裝基板構造的上視圖。圖3是本發明另一實施例具耦`合線路的封裝基板構造的立體透視圖。圖4是本發明另一實施例具耦合線路的封裝基板構造的上視圖。
具體實施例方式以下各實施例的說明是參考附加的圖式，用以例示本發明可用以實施的特定實施例。再者，本發明所提到的方向用語，例如上、下、頂、底、前、後、左、右、內、外、側面、周圍、中央、水平、橫向、垂直、縱向、軸向、徑向、最上層或最下層等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發明，而非用以限制本發明。請參照圖1及2所示，本發明一實施例的具耦合線路的封裝基板構造100主要包含一介電層I，多個上層線路單元2，多個下層線路單元3及多個導電孔10，所述介電層I為絕緣樹脂層，所述上層線路單元2及下層線路單元3例如為銅箔層，其中所述上層線路單元2、介電層I及下層線路單元3依序堆疊成封裝等級的有機印刷電路板，本發明將於下文逐一詳細說明本實施例上述各元件的細部構造、組裝關係及其運作原理。請參照圖1所示，所述介電層I例如為由環氧樹脂與玻璃纖維複合而成的絕緣樹脂層，所述介電層I具有一上表面11及一下表面12，所述導電孔10間隔形成在所述介電層內，且由所述上表面11貫穿至所述下表面12。請參照圖1及圖2所示，所述上層線路單元2設置於所述介電層I的上表面11並依序間隔排列，每一上層線路單元2具有一上層耦合段21，二同層耦合段22，二上層接點23及二上連接段24，其中所述兩同層耦合段22分別自所述上層耦合段21的兩端向外延伸，所述兩上層接點23分別形成於所述同層耦合段22遠離所述上層耦合段21的端緣，每一上層線路單元2的兩同層耦合段22分別與另兩上層線路單元的同層耦合段22』、22』相鄰且彼此平行設置，因此可減少線路於介電層I的使用面積且特性阻抗亦可維持不變。再者，每一上連接段24連接在相應的上層耦合段21及同層耦合段22之間，所述上連接段24的寬度由連接所述同層耦合段22的一端往連接所述上層耦合段21的另一端漸縮，且所述同層耦合段22的寬度(例如2. 5mm)大於所述上層耦合段21的寬度(例如0. 75mm)。請參照圖1及圖2所示，所述下層線路單元3設置於所述介電層I的下表面12並依序間隔排列，每一下層線路單元3具有一下層耦合段31，二下連接段32及二下層接點33，所述下層耦合段31與所述上層耦合段21彼此上下對位，所述二下連接段32分別自所述下層耦合段31的兩端向外延伸，所述兩下層接點33分別形成於所述下連接段32遠離所述下層耦合段31的端緣，所述下層接點33通過所述導電孔10與對應的上層接點23』電性連接，所述下連接段32的寬度由連接所述下層接點33的一端往連接所述下層耦合段31的另一端漸縮。·續參照圖1及圖2所示，每一同層耦合段22具有一朝內的第一側緣221，及一朝外的第二側緣222，每一同層耦合段22的第一側緣221與另一同層耦合段22』的第一側緣221』相面對而形成一同層耦合關係；同時，所述上層耦合段21及下層耦合段31間隔所述介電層I而上下相鄰且相對位，進而形成一相鄰層耦合關係。另外，如圖2所示，所述上層耦合段21可以具有一上彎折點，及所述下層耦合段31可以對應具有一下彎折點。值得注意的是，包含所述下彎折點的下層線路單元3可以分別通過兩個下層接點33及兩個導電孔10不交替地連接在兩個位於同側(例如皆位於圖2上層耦合段21的左下側)的所述同層耦合段22。
·
一般的差分傳輸，也就是在電路板的同一層面上，差分走線必須等長，等寬，緊密靠近，具有抗幹擾能力強，有效抑制電磁幹擾(EMI)，時序定位準確等優點。而根據本實施例，通過所述同層耦合段22的同層耦合關係，及所述上層耦合段21及下層耦合段31的相鄰層耦合關係，不僅能達到上述優點，相鄰層差分傳輸的設計，可使上層線路與下層線路互為參考平面，更容易控制差走分線的阻抗，降低兩同層線路之間的互感和互容所引起的串擾，進而提聞"[目號傳遞的品質。請參照圖3及4所示，本發明另一實施例的具耦合線路的具耦合線路的封裝基板構造100相似於本發明圖1實施例，並大致沿用相同元件名稱及圖號，但本實施例的差異特徵在於每一同層耦合段22具有一朝內的第一側緣221，及一朝外的第二側緣222，其中一所述同層耦合段22的第一側緣221與另一相鄰的所述同層耦合段22』的第二側緣222』相面對而形成一同層耦合關係；同時，所述上層耦合段21及下層耦合段31間隔所述介電層I而上下相鄰且相對位，進而形成一相鄰層耦合關係。另外，如圖4所示，所述上層耦合段21可以具有一上彎折點，及所述下層耦合段31可以對應具有一下彎折點。值得注意的是，包含所述下彎折點的下層線路單元3可以分別通過兩個下層接點33及兩個導電孔10交替地連接在兩個位於不同側(例如分別靠近圖4上層耦合段21的左側及右側)的所述同層耦合段22。
根據本實施例，相鄰層差分傳輸的設計，不僅使上層線路與下層線路互為參考平面而降低兩同層線路之間的互感和互容所引起的串擾，所述下層耦合段31交替連接在兩個不同側的同層耦合段22，其更可進一步減輕高頻信號損失，進而穩定信號傳遞的品質。本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明的範例。必需指出的是，已公開的實施例並未限制本發明的範圍。相反地，包含於權利要求書的精神及範圍的修改及均等設 置均包括於本發明的範圍內。
權利要求
1.一種具耦合線路的封裝基板構造，其特徵在於所述封裝基板構造包含一介電層，具有一上表面及一下表面； 多個上層線路單元，所述上層線路單元設置於所述介電層的上表面並依序間隔排列，每一上層線路單元具有一上層耦合段；至少一同層耦合段，自所述上層耦合段的至少一端延伸而成；及至少一上層接點，形成於所述至少一同層耦合段的一端緣，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設置； 多個下層線路單元，設置於所述介電層的下表面並依序間隔排列，每一下層線路單元具有一下層耦合段，與所述上層耦合段彼此上下對位；至少一下連接段，自所述下層耦合段的至少一端延伸而成；及至少一下層接點，形成於所述至少一下連接段的一端緣，所述下層接點與對應的上層接點電性連接；及 多個導電孔，形成在所述介電層內，所述下層接點通過所述導電孔與所述上層接點電性連接。
2.如權利要求1所述的具耦合線路的封裝基板構造，其特徵在於每一上層線路單元另具有至少一上連接段，連接在所述上層耦合段及同層耦合段之間。
3.如權利要求1所述的具耦合線路的封裝基板構造，其特徵在於所述上連接段的寬度由連接所述同層耦合段的一端往連接所述上層耦合段的另一端漸縮。
4.如權利要求1所述的具耦合線路的封裝基板構造，其特徵在於所述同層耦合段的寬度大於所述上層耦合段的寬度。
5.如權利要求1所述的具耦合線路的封裝基板構造，其特徵在於所述下連接段的寬度由連接所述下層接點的一端往連接所述下層耦合段的另一端漸縮。
6.一種具耦合線路的封裝基板構造，其特徵在於所述封裝基板構造包含一介電層，具有一上表面及一下表面； 多個上層線路單元，所述上層線路單元設置於所述介電層的上表面並依序間隔排列，每一上層線路單元具有一上層耦合段；兩同層耦合段，分別自所述上層耦合段的兩端延伸而成；及兩上層接點，分別形成於所述兩同層耦合段的一端緣，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設置； 多個下層線路單元，設置於所述介電層的下表面並依序間隔排列，每一下層線路單元具有一下層耦合段，與所述上層耦合段彼此上下對位；兩下連接段，分別自所述下層耦合段的兩端延伸而成；及兩下層接點，分別形成於所述兩下連接段的一端緣，所述下層接點與對應的上層接點電性連接；及 多個導電孔，形成在所述介電層內，所述下層接點通過所述導電孔與所述上層接點電性連接。
7.如權利要求6所述的具耦合線路的封裝基板構造，其特徵在於每一上層線路單元另具有至少一上連接段，連接在所述上層耦合段及同層耦合段之間。
8.如權利要求7所述的具耦合線路的封裝基板構造，其特徵在於所述上連接段的寬度由連接所述同層耦合段的一端往連接所述上層耦合段的另一端漸縮。
9.如權利要求6所述的具耦合線路的封裝基板構造，其特徵在於所述同層耦合段的寬度大於所述上層耦合段的寬度。
10.如權利要求6所述的具耦合線路的封裝基板構造，其特徵在於所述下連接段的寬度由連接所述下·層接點的一端往連接所述下層耦合段的另一端漸縮。
全文摘要
本發明公開一種具耦合線路的封裝基板構造包含一介電層，多個上層線路單元，多個下層線路單元及多個導電孔，所述上層線路單元設置於所述介電層的上表面並依序間隔排列，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設置；所述下層線路單元設置於所述介電層的下表面並依序間隔排列，利用二差分線路在同層耦合及二差分線路在相鄰層耦合而實現混合式差動設計，而不需要調整阻抗匹配，可維持較佳的電氣特性。
文檔編號H05K1/02GK103050474SQ20121051630
公開日2013年4月17日 申請日期2012年12月5日 優先權日2012年12月5日
發明者王陳肇 申請人:日月光半導體製造股份有限公司