用於改進柵極氧化層的完整性的集成的氫退火和柵氧化的製作方法

2024-04-02 23:11:05

專利名稱：用於改進柵極氧化層的完整性的集成的氫退火和柵氧化的製作方法
用於改進柵極氧化層的完整性 的集成的氫退火和柵氧4匕
相關申請的交叉參考
本申請要求2007年2月15日提交的美國申請第11/675,596號 的優先衝又，其全部內容通過引用結合於此用於各種目的。
背景技術：
本發明大體涉及半導體功率場效應電晶體(FET)，以及更具體 地涉及用於形成包括集成氫退火和柵氧化的溝槽-柵FET和屏蔽才冊 溝槽FET的方法和結才勾。
圖1中示出了傳統溝槽-4冊功率MOSFET 10的截面視圖。 MOSFET 10包括n型襯底101，在其上生長n型外延層102。襯底 101包含MOSFET 10的漏極。P型體區108延伸到外延層102中。 溝槽113延伸穿過體區108並進入由體區108和襯底101 (通常稱 作漂移區)界定的外延層102的部分中。柵電介質層131形成在每 個溝槽113的側壁和底部上。源區110在溝槽131的側面。重體區 137形成在相鄰源區110之間的體區108中。衝冊電極132 (例如， 由多晶石圭製成)填充溝槽131並實現MOSFET 10的柵4及。電介質 罩133覆蓋溝槽113並且部分延伸到源區110上。頂側金屬層139 電4妄觸源區110和重體區137。底側金屬層(未示出M妄觸襯底101。
為了增加電晶體封裝密度，期望最小化溝槽寬度和臺面結構寬 度(即，相鄰溝槽之間的間距)。然而，這些尺寸都受到由製造設備、結構要求、偏移公差以及電晶體運行要求而施加的限制的限制。
例如，溝槽MOSFET器件性能緊密地涉及柵氧化質量和可靠性。 隨著器件尺寸持續縮小，柵氧化處理越加變得關^T建。
因此，需要一種技術來在保持簡單製造處理的同時改進溝槽 MOSFET的斥冊氧化質量和完整性。

發明內容
一種形成溝槽柵才及場效應電晶體的方法包括以下處理步驟。溝 槽形成在半導體襯底中。半導體襯底在包括氫氣的環境中退火。形 成至少內襯在溝槽的側壁上的電介質層。在退火和形成電介質層之 間的時間期間，半導體襯底保持在惰性環境中以防止在形成電介質 層之前沿溝槽的側壁和底部形成本4正氧4匕物。
在一個實施例中，在形成電介質層的過程中，執行氧化處理， 乂人而沿溝^曹的側壁和底部形成4冊氧4匕層。
在另一實施例中，在形成電介質層的過程中，執4亍氮化處理以 沿溝槽的側壁形成氮化^圭層。
在又一實施例中，在形成電介質層之後執4於以下步驟在每個 溝槽中形成柵電極；在半導體襯底中形成阱區；在阱區中形成源區； 以及在阱區中形成重體區。
根據本發明的另 一實施例，形成屏蔽柵場效應電晶體的方法包 括以下處理步驟。在半導體襯底中形成溝槽。形成內襯在每個溝槽 的下側壁和底部上的屏蔽電介質層。形成填充每個溝槽的底部的屏 蔽電極。半導體襯底在包括氫氣的環境中被退火。形成至少內襯在 每個溝槽的上側壁上的電介質層。在退火和形成電介質層之間的時間期間，半導體襯底保持在惰性環境中以防止在形成電介質層之前 沿每個溝槽的上側壁形成本徵氧化物。在每個溝槽的上部形成4冊電 極。
在一個實施例中，在形成電介質層的過程中，執行氧化處理， 從而沿溝槽的側壁和底部形成4冊氧化層。
在另一實施例中，在半導體4於底中形成阱區。在阱區中形成源 區，以及在阱區中形成導電類型的重體區。
根據本發明的又一實施例，用於處理半導體襯底的設備包括第
一反應器，配置為容納半導體襯底並對半導體襯底進行氫退火；第 二反應器，配置為容納半導體襯底並在半導體襯底上形成電介質 層；以及傳送室，連4妄到第一反應器和第二反應器。傳送室被配置 為(a)利於將半導體襯底從第一反應器傳送到第二反應器，以及 (b)具有惰性環境以防止在將半導體襯底從第一反應器傳送到第 二反應器的期間將半導體襯底暴露於氧氣。
在另一實施例中，第二反應器還被配置為在大氣壓力中形成電 介質層。
在另一實施例中，第二反應器^皮配置為扭J亍氧化處理。
才艮據本發明的再一實施例， 一種用於在減壓下執行氫退火以及 在大氣壓力下形成電介質層的設備包括反應器，用於批量處理多個 半導體晶圓，該反應器能夠在減壓的情況下保持密封狀態。該設備 進一步包括真空系統，連接到反應器，用於使反應器保持在減壓下， 以及加熱系統，用於將反應器保持在大約80(TC至120(TC的溫度範 圍內。反應器被配置為接收(a)用於對多個半導體晶圓進行退火 的氫氣，(b)用於淨化反應器的惰性氣體，以及(c)用於形成電介質層的氧氣。在一個實施例中，反應器還^f皮配置為能夠形成氮化 矽層。
下面的具體描述和附圖提供了對本發明的性質和優點的更好理解。


圖1示出了傳統溝槽-柵MOSFET的橫截面視圖2A-2C是示出了^4居本發明的實施例的用於形成溝槽結構 的處理流程的簡化橫截面視圖3A示出了根據本發明的實施例的用於處理半導體晶圓的設 備的簡化示意圖3B示出了根據本發明的另一實施例的用於處理半導體晶圓 的另 一設備的簡化示意圖4A-4F是示出了根據本發明的實施例的包括集成氫退火和 氧化物形成的用於製造溝槽-柵FET的處理流程的簡化橫截面視圖； 以及
圖5A-5F是示出了才艮據本發明的另一實施例的包括集成氫退 火和氧化物形成的用於製造屏蔽柵溝槽-柵FET的處理流程的簡化 才黃截面一見圖。
具體實施例方式
根據本發明的實施例，提供了用於形成溝槽-柵FET單元結構 的方法。在一個實施例中，該方法包4舌集成氫退火和斥冊氧4匕物生長處理。在退火處理和柵氧化處理之間防止晶圓暴露給氧氣。才艮據該 實施例，氫退火和4冊氧化可以在單個反應器中進行或在連接到傳送
室的多個獨立反應器中進行。在諸如溝槽柵FET或屏蔽柵溝槽FET 中實現了改進的柵氧化質量。
圖2A-2C是示出了根據本發明的實施例的用於製造溝槽-柵 FET的處理流程的簡化4黃截面—見圖。下面描述的處理流程中的步-驟 <又是示例性的，並且應該理解本發明的範圍不局限於該特定示例。 特別地，在不背離本發明的精神的前4是下，諸如溫度、壓力、層厚 度的處理條件能夠被改變。如圖2A中所示，該處理包括使用傳統 :技術在半導體襯底210上形成外延層220。該處理包4^f吏用傳統才支 術在外延層中形成溝槽230。形成溝槽的示例性處理可以包括形成 掩模層，圖樣化掩模層，各向異性地蝕刻矽以形成溝槽，以及去除 掩模層。
如圖2中所示，在形成溝槽之後，本徵氧化物層240作為暴露 給環境氧氣或溼氣的結果形成在臺面結構表面和溝槽的側壁和底 部上，並且可以包4舌存在於環境空氣中的汙染物。本4正氧化物可能 降低矽表面上(尤其是將形成薄柵氧化物的位置上)的柵氧化物質 量。根據本發明的實施例，提供了一種方法來去除本徵氧化物，保 持矽在可控環境內而不暴露給氧氣或周圍溼氣，以及執行柵氧化處 理。
參考圖2B，使用氫氣在700。C至1100。C溫度範圍內、大約100 毫託至250託的壓力下執行退火處理。使用氫氣減少了形成在溝槽 壁上的本徵氧化物層的氧氣。氧氣減少處理具有去除本徵氧化物並 綁緊限定溝槽壁的矽表面上的懸空鍵的效果，從而懸空鍵成為氫封 端的。該種情況是所期待的，因為其與在本徵氧化物上生長柵氧化 物相比，允許更好質量的柵氧化物生長。退火步驟不4又具有減少本徵氧化物層的氧化的作用，其還4吏得溝槽230的上下角落250成為 有利的圓形的，如圖2B所示。
才艮據實施例，在退火處理中可以4吏用其他溫度和壓力。例如， 在一個實施例中，溫度範圍在大約96(TC-1160。C之間。在另一實施 例中，溫度範圍在大約800。C-1000。C之間。在又一實施例中，壓力 範圍可以在大約40 4乇至240 4乇之間。
圖2B示出了退火處理後的溝槽結構。退火處理通過熱氧化將 溝槽中的外延層表面恢復為基本上無缺點的並且為柵氧化物生長 做好準備的表面。期望在柵氧化處理之前防止形成本徵氧化物。根 據本發明，半導體襯底在氫退火和氧化處理之間;波保持在可控惰性 環境中，/人而防止晶圓暴露鄉會氧氣或溼氣。在一個實施例中，氫退 火處理和4冊氧化處理在同一反應器中^Vf亍，或可替換地，在連4妾到 可控傳送室的獨立的反應器中執行。本發明的這些和其他方面將在 下面"^糹田i寸"i侖。
在圖2C中，執行柵氧化處理以在暴露的矽表面上形成柵氧化 物層260。氧4b可以4吏用傳統4冊氧4b處理來扭J亍。例如，幹氧4匕處 理、溼氧化處理、包括稀釋氧氣或水蒸氣的氧化處理可以#皮4吏用。 在一個實施例中，使用大氣壓力下的批量氧化處理。在另一實施例 中，使用單個晶圓氧化處理。根據本發明的又一實施例，氫退火處 理可以與另外的電介質膜形成處理集成在一起。僅作為示例，在根 據本發明的實施例的氫退火處理之後可以集成,圭氮化處理。當然， 鑑於本公開，本領域的技術人員可以預見許多其他改變、修改和替 換。
從集成的氬退火和電介質膜形成處理可以得到許多好處。例 如，退火步驟通過熱氧化將溝槽中的外延層表面恢復為基本上無缺 點的並且為柵氧化物生長做好準備的表面。退火處理還具有使溝槽的角落變圓的作用(圖2C)。此外，省去了傳統溝槽形成處理中所 使用的圓化蝕刻和HF蝕刻或犧牲氧化物步驟。因此，可以得到更 窄的溝槽結構，並且使用較少的處理步驟可以實現全部增強溝槽制 造處理。此外，可控環境防止石圭表面暴露於氧氣、溼氣、或環境汙 物。4冊氧化物質量可以^^是高。才艮據本發明的集成方法也簡化了制 造處理流禾呈。
圖3A示出了根據本發明的實施例的用於集成電路處理的設備 300的簡化框圖。集成電路處理設備300包括兩個反應器310和320, 以及傳遞室330。在一個實施例中，反應器310被配置為執行氫退 火處理。4艮據本發明的實施例的氫退火處理的示例包括上面參考圖 2A-2C所述的處理。在一個實施例中，反應器310是批處理反應器， 包括用於提供密閉環境的真空系統。反應器310能夠在退火過程中 去除氧氣或溼氣的痕量。
在一個實施例中，反應器320是批量處理反應器，配置為以大 氣壓力執行氧化。傳遞室330為晶圓傳遞提供可控環境。在示例性 實施例中，傳遞室330通過加載互鎖傳遞系統連4妄到反應器310和 320。傳遞室配置為也糹是供連續的惰性氣體(例如N2和/或Ar)流。
晶圓處理設備300可以被用來執行根據本發明的一個實施例的 上面參考圖2A-2C所述的方法。4又作為示例，下面描述使用設備 300的處理過程。首先， 一批晶圓放置在傳遞室330中。晶圓可以 包括各種器件結構，例如溝槽結構。傳遞室中的諸如N2或Ar的持 續惰性氣體流用於將氧氣從該室中排出。然後將晶圓傳遞並加載到 反應器310中，在反應器中在低壓或真空條件下執行氫退火處理。 處理條件的示例包括參考圖2A-2C所述的那些條件。在氫退火處理 之後，反應器310 ^皮淨^f匕以去除殘餘氫氣並重^斤注入i者:^ N2或Ar 的惰性氣體至大氣壓力。然後，晶圓被傳遞迴保持為惰性環境的傳 遞室330。然後晶圓祐」專遞並加載到反應器320中，在反應器中衝丸《亍糸匕氧化處理。在上述的過程中，在氬退火處理和氧化處理之間的 時間期間，晶圓不暴露給氧氣、或周圍溼氣、或汙染物。因此防止 了本徵氧化物生長或汙染物，並且提高了氧化物質量。
在一個實施例中，第一反應器310還包括第一晶圓承載器312， 用於支撐兩個或更多晶圓來以批量模式執行氫退火。第二反應器 320包括第二晶圓承載器322,用於支撐兩個或更多晶圓來以批量 才莫式形成電介質層。在另一實施例中，傳遞室330還包括晶圓承載 器332,用於在反應器310和320之間傳遞多個晶圓。這些承載器 使得批量模式處理成為可能，其提高了製造過程的生產能力。
在本發明的替換實施例中，圖3A中的反應器320可以是用於 其它電介質層生長的反應器。例如，反應器320可以是用於矽氮化 的反應器。在另一實施例中，反應器320可以是用於幹或溼氧化的 反應器。在又一實施例中，反應器320可以用來低壓氧化、或電介 質層的低壓CVD。鑑於本公開，本領域的技術人員也還是可以預見 其它改變、 <奮改、和替才奐。
圖3B示出了根據本發明的另一實施例的用於集成電路處理的 設備350的簡化示意圖。集成電路處理設備350是用於以減壓執行 氫退火併以大氣壓力形成電介質層的設備。處理設備350包括反應 器360,配置為批量處理多個半導體晶圓。該反應器能夠保持減壓 下的密閉條件。 一定的減壓處理條件在上面參考圖2A-2C進行了討 論。該設備還包括真空系統370,連接到反應器360，用於保持該 反應器為減壓。該設備包括反應器中的晶圓承載器362,用於在處 理過程中支持反應器中的多個半導體晶圓364。該設備包括加熱系 統(未示出)，用於將反應器保持在大約80(TC至1200。C的溫度範 圍。在本發明的實施例中，該設備還包括各種處理氣體源。這些處 理氣體源例如包括連接到反應器的氫氣源382，用於為多個半導體 晶圓的退火提供氫氣；連接到反應器的惰性氣體源384，用於使用N2或Ar來淨化反應器；以及連接到反應器的氧氣源386，用於形 成電介質層。
在本發明的特定實施例中，在諸如圖3B中的350的單個室i殳 備中執行溝槽結構的退火和形成電介質層。溝槽結構首先在減壓下 在氫氣環境中退火。該室然後被淨化以去除氫氣並用惰性氣體填充 至大約大氣壓力。然後在大氣壓力下形成電介質層。
使用根據本發明的集成氫退火和4冊氧化物形成處理的溝槽結 構的處理可以^皮看估文是獨立的處理才莫塊，其可以在各種不同溝槽 FET處理的處理流程內的不同點處執行。例如，如在下面所述的， 通過在形成溝槽MOSFET的阱(或體)和源區之前採用該才莫塊， 可以在溝槽MOSFET的製造中使用該溝槽退火和氧化模塊。可替 換地，溝槽形成處理可以;陂用在形成諸如屏蔽柵FET的其他溝槽 FET結構中。
圖4A-4F是示出了 4吏用4艮據本發明的實施例的集成氫退火和柵-氧化處理的用於製造溝槽-柵FET的處理流程的簡化截面視圖。在 圖4A中，n-型外延層402使用傳統技術形成在n-型襯底401上。 P一型體區408通過將p型導電的摻雜物注入和擴散至外延層402中 形成在外延層402中。
在圖4B中，通過傳統方法在體區408的頂部上形成掩模層409。 掩才莫層^皮圖樣化以限定通過其形成溝槽413的開口 。可以使用傳統 的各向異性矽蝕刻來蝕刻延伸通過體區408並在體區408的底表面 下終止大溝槽。因此形成可替換的溝槽413和臺面結構的單元。如 圖4B所示，該方法包4舌在外延層中形成至少一個溝沖曹，每個溝才曹 由平面中的第一端限定，平面由襯底的主表面和以進入外延層的預 定深度延伸到第二端的壁限定。在圖4C和4D中，掩模層409被去除，然後執行根據本發明 的實施例的集成氫退火和柵氧化處理。上面參考圖2A-2D討論了這 才羊的處理的示例。氫退火的其4也示例在標題為"Hydrogen Anneal for Creating an Enhanced Trench for Trench MOSFETs"的共同專爭讓的美 國專利第6,825,087號中進行了描述，其全部內容通過引用結合於 jt匕。
氫退火不僅減少了基本矽層的缺陷密度，還使得溝槽413的上 下角落420變圓，如圖4C所示。然後在氫退火之後執行柵電介質 形成處理而不將溝槽暴露糹合氧氣。4冊電介質可以通過傳統4冊氧化處 理在幹或溼氧氣環境中以大氣壓力或減壓形成。在一定實施例中， 才冊電介質處理可以包4舌氟或氮以進一步改進4冊電介質的質量。當 然，還可以有其他變化、》務改和替換。在圖4D中，薄4冊電介質431 (例:^包^"氧^f匕物)內4十於溝槽413的側壁和底部。^吏用該集成氫 退火和柵電介質形成處理，柵電介質431具有比傳統FET更高的質 量。
在圖4E中，凹進的柵電極432 (例如包括多晶石圭)使用傳統衝支 術形成在溝槽413中。在圖4F中，高摻雜n-型源區441使用傳統 源注入才支術形成在鄰近溝槽413的體區408中。重體區442也4吏用 例如傳統離子注入技術形成。場效應電晶體的有源區因此沿著每個 溝槽413的側壁形成在源區441和襯底(或漏極接觸)401之間。 在後續處理中，未示出，執4亍後端處理以形成諸如互連層和4屯化層 的剩餘層和結構。
描述在溝槽形成處理模塊之前和之後的各種步驟的溝槽 MOSFET處5裡的示例可以在題為"Structure and Method for Forming a Minimum Pitch Trench-Gate FET with Heavy Body Region" 的美國 專利申請第11/140,567號中找到，其通過引用結合於此。圖5A-圖5F是在用於使用根據本發明的實施例的集成氫退火 和柵極氧化處理來形成屏蔽柵溝槽FET的處理的各種步驟的簡化 的橫截面視圖。在圖1A中，n型外延層402使用已知技術形成在 4於底502上。溝衝曹510形成在n型半導體區502中。屏蔽電介質512 (例如，包4舌氧4匕物)內坤于于溝4曹側壁和底部表面並在鄰近溝衝曹的 臺面結構區延伸地形成。在一個實施例中，如參考前面實施例所述 的，集成氫退火和氧化處理可以;故用來處理石圭表面並形成屏蔽電介 質。
在圖5B中，屏蔽電極514使用已知技術形成在溝槽510的底 部。例如，填充溝槽並沿臺面結構區延伸首先形成導電材料(例如， 包括摻雜或非摻雜多晶矽)。導電材料深凹進到溝槽510中以使用 已知技術來形成屏蔽電極514。
在圖5C中，使用已知方法，沿暴露的上溝槽側壁和臺面結構 表面上去除屏蔽電介質512。4吏用傳統注入和推進才支術在外延層502 中形成體區508。注意，體區508可以形成在該處理的或早或晚的 階段。在圖5D中，使用上面參考圖2A-2C所述的處理來執行集成 氫退火和4冊氧4b,以形成沿上溝槽側壁延伸的4冊電介質層516。該 處理造成了屏蔽電才及514的氧化，/人而在屏蔽電才及514上形成電^L 間電介質(IED)層。在期待較厚IED的替換實施例中，在執行集 成氫退火和4冊氧4匕之前，在屏蔽電4及514上形成厚電介質層。
在圖5E中，使用已知技術在溝槽510中形成凹進衝冊電極522。 在圖5F中，使用傳統源注入技術在鄰近溝槽510的體區508中形 成高摻雜n-型源區541。還使用例如傳統離子注入技術形成重體區 542。在後續處理中，未示出，形成諸如互連和凌屯化的剩餘層和結 構。根據本發明的實施例，在屏蔽柵FET中的屏蔽電極可以浮動 (即，無電偏移)，偏壓至源電勢(即，地電勢)、或偏壓至與4冊電 極相同電勢。柵電極和屏蔽電極之間的電接觸可以形成在任何非有 源區中，例如在管芯的終止或邊鄉彖區中。
將本發明的集成氫退火和柵電介質形成處理模塊結合到溝槽 FET的製造過程中可以生產較高性能的溝槽MOSFET，其在才冊區周 圍顯示更均勻的電場分布和減少的棚—及漏電流。溝槽FET的可靠性 也被提高。
儘管上面是本發明的特定實施例的完整描述，但是各種修改、 變型和替換也可以被採用。例如，儘管以矽作為襯底材料的示例， 但是其他材料也可以被使用。使用溝槽MOSFET來描述了本發明， 但是僅通過顛倒襯底的極性就可以容易地將其應用於諸如IGBT的 溝槽-柵結構。類似地，以注入為引入摻雜物的示例，但是可以根據 所使用的適當掩模來使用諸如氣體或局部摻雜源的其他摻雜方法 來提供用於擴散的摻雜物。所描述的處理順序是用於n溝道FET的， 但是鑑於本7>開，改變這些處理順序來形成p溝道FET對於本領域 的技術人員是顯而易見的。同樣，儘管上面討"i侖的一些溝槽^皮示出 為在外延層中終止，但是溝槽可以可替換地延伸通過外延層並在襯 底區中終止。此外，由圖4A-4F描述的製造處理可以被本領域的技 術人員^f奮改以在柵電極下包括厚底氧化物(TBO )來減少柵漏電荷。 因此，本發明的範圍不局限於所述的實施例，相反其由下面的權利 要求來限定。
權利要求
1.一種用於形成溝槽柵場效應電晶體的方法，包括在半導體襯底中形成溝槽；在包括氫氣的環境中對所述半導體襯底進行退火；形成至少內襯於所述溝槽側壁的電介質層；以及在所述退火和形成所述電介質層之間的時間期間，將所述半導體襯底保持在惰性環境中以防止在形成所述電介質層之前沿所述溝槽的側壁形成本徵氧化物。
2. 根據權利要求1所述的方法，其中所述形成電介質層包括執行 氧化處理以沿所述溝槽的所述側壁形成4冊氧化物層。
3. 根據權利要求1所述的方法，其中所述形成電介質層包括執行 氮化處理以沿所述溝槽的所述側壁形成氮化矽層。
4. 根據權利要求1所述的方法，進一步包括在第 一導電類型的漏極接觸區上形成所述第 一導電類型 的外延層，所述外延層具有比所述漏極接觸區更高的電阻率， 其中所述溝槽延伸進入並終止在所述外延層中。
5. 根據權利要求4所述的方法，進一步包括在形成所述電介質層之後，在每個溝槽中形成柵電極； 在所述外延層中形成第二導電類型的阱區； 在所述阱區中形成所述第一導電類型的源區；以及 在所述阱區中形成所述第二導電類型的重體區。
6. 根據權利要求5所述的方法，進一步包括在於每個溝槽中形成柵電極之前，使用厚底電介質填充 每個溝槽的底部，所述厚底電介質比所述電介質層厚。
7. 根據權利要求1所述的方法，其中所述半導體襯底的退火在大 約70(TC至1200°C範圍內的溫度和在大約100毫託至450託範 圍內的壓力下才丸4亍。
8. 才艮據4又利要求1所述的方法，其中所述半導體襯底的退火在大 約96(TC至1160。C範圍內的溫度和在大約40託至240託範圍 內的壓力下執4亍。
9. 才艮據4又利要求1所述的方法，其中所述半導體襯底的退火在大 約800。C至IOO(TC範圍內的溫度和在大約200毫4乇至400毫託 範圍內的壓力下4^f亍。
10. 根據權利要求1所述的方法，進一步包括在減壓下的氫氣環境中，在第一反應器中對所述半導體淨化所述第一反應器以去除所述氫氣；將所述半導體襯底通過具有惰性環境的傳遞室從所述第 一反應器傳遞到第二反應器；以及在大氣壓力下在所述第二反應器中形成所述電介質層。
11. 根據權利要求1所述的方法，進一步包括在具有在減壓下的氫氣環境的室中對所述半導體襯底進 行退火；淨化所述室以去除所述氫氣；^使用惰性氣體填充所述室；以及 在大氣壓力下在所述室中形成所述電介質層。
12. —種用於形成溝4曹4冊場效應電晶體的方法，包4舌在第一導電類型的半導體襯底中形成溝槽；在包括氫氣的環境中對所述半導體襯底進行退火；執行氧化處理以沿所述溝槽的所述側壁形成4冊氧化物層；在所述退火和執4亍氧化處理之間的時間期間，將所述半 導體襯底保持在惰性環境中以防止在形成所述斥冊氧化物層之 前沿所述溝槽的側壁形成本徵氧化物； 在每個溝槽中形成柵電極；在所述半導體襯底中形成第二導電類型的阱區；在所述阱區中形成所述第一導電類型的源區；以及在所述阱區中形成所述第二導電類型的重體區。
13. 4艮據權利要求12所述的方法，其中所述半導體襯底包括在漏 極接觸區上的外延層，所述外延層具有比所述漏極4妾觸區更高 的電阻率，其中所述阱區形成在所述外延層中，以及所述溝槽延伸通過所述阱區並終止在所述外延層中。
14. 根據權利要求12所述的方法，其中所述半導體襯底的退火在 大約70(TC至120(TC範圍內的溫度和在大約100毫4乇至450 4乇範圍內的壓力下才丸4亍。
15. —種形成屏蔽4冊場效應電晶體的方法，包括在半導體襯底中形成溝槽；內襯於每個溝槽的下側壁和底部形成屏蔽電介質層； 形成填充每個溝槽底部的屏蔽電才及； 在包括氫氣的環境中對所述半導體襯底進行退火； 形成至少內4于于每個溝槽的上側壁的電介質層；在所述退火和形成所述電介質層之間的時間期間，維持 所述半導體襯底在惰性環境以防止在形成所述電介質層之前 沿每個溝槽的上側壁形成本徵氧化物；以及在每個溝槽的上部中形成4冊電極。
16. 根據權利要求15所述的方法，其中形成電介質層包括執行氧 化處理以沿每個溝槽的上側壁形成柵氧化物層。
17. 根據權利要求16所述的方法，其中所述氧化處理4吏得在每個 溝槽中的所述屏蔽電極上形成電介質層。
18. 根據權利要求15所述的方法，其中形成電介質層包括執行氮 化處理以沿每個溝槽的上側壁形成氮化矽層。
19. 根據權利要求15所述的方法，進一步包括在形成所述電介質層之前，在所述屏蔽電極上形成電極 間電介質層，所述電才及間電介質層用於將所述屏蔽電極和所述 才冊電核j皮此隔離。
20. 根據權利要求15所述的方法，進一步包括在第一導電類型的漏極接觸區上形成所述第一導電類型 的外延層，所述外延層具有比所述漏極接觸區更高的電阻率， 其中所述溝才曹延伸進入並終止在所述外延層中。
21. 根據權利要求15所述的方法，進一步包括在所述半導體村底中形成第二導電類型的阱區； 在所述阱區中形成所述第一導電類型的源區；以及 在所述阱區中形成所述第二導電類型的重體區。
22. 根據權利要求15所述的方法，其中所述半導體襯底的退火在 大約70(TC至120(TC範圍內的溫度和在大約100毫託至450 4乇範圍內的壓力下4丸4亍。
23. 根據權利要求15所述的方法，其中所述半導體襯底的退火在 大約960。C至1160'C範圍內的溫度和在大約40託至240託範 圍內的壓力下^丸行。
24. 根據權利要求15所迷的方法，其中所述半導體襯底的退火在 大約80(TC至IOO(TC範圍內的溫度和在大約200毫託至400 毫託範圍內的壓力下執行。
25. 根據權利要求15所迷的方法，進一步包括在形成所述屏蔽電極之後在減壓下的氫氣環境中，在第一反應器中對所述半導體 襯底進行退火；淨化所述第一反應器以去除所述氫氣；將所述半導體襯底通過具有惰性環境的傳遞室從所述第一反應器傳遞到第二反應器；以及在大氣壓力下，在所述第二反應器中形成所述電介質層。
26. 根據權利要求15所述的方法，進一步包括在形成所述屏蔽電4及之後在具有在減壓下的氫氣環境的室中對所述半導體襯底進 行退火；淨化所述室以去除所述氫氣；使用惰性氣體填充所述室；以及在大氣壓力下，在所述室中形成所述電介質層。
27. —種形成屏蔽4冊場效應電晶體的方法，包4舌在第一導電類型的半導體襯底中形成溝槽；形成內^j"於每個溝槽的下側壁和底部的屏蔽電介質層；形成填充每個溝槽底部的屏蔽電極；在包括氫氣的環境中對所述半導體襯底進行退火；執行氧化處理以沿每個溝槽的上側壁形成柵氧化物層；在所述退火和才丸4亍氧4b處理之間的時間期間，l呆持所述 半導體襯底在惰性環境中以防止在形成所述柵氧4匕物層之前 沿每個溝槽的上側壁形成本徵氧化物；在每個溝槽的上部形成柵電極；在所述半導體襯底中形成第二導電類型的阱區；在所述阱區中形成所述第一導電類型的源區；以及在所述阱區中形成所述第二導電類型的重體區。
28. 根據權利要求27所述的方法，其中所述氧化處理使得在每個 溝槽中的所述屏蔽電才及上形成電介質層。
29. 根據權利要求27所述的方法，進一步包括在形成所述電介質層之前，在所述屏蔽電極上形成電擬^ 間電介質層，所述電才及間電介質層用於將所述屏蔽電極與所述 4冊電才iU皮此隔離。
30. 根據權利要求27所述的方法，其中所述半導體襯底包括在漏 才及*接觸區上的外延層，所述外延層具有比所述漏擬j妄觸區更高 的電阻率，其中所述阱區形成在所述外延層中，以及所述溝槽 延伸通過所述阱區並終止在所述外延層中。
31. 根據權利要求27所述的方法，其中所述半導體襯底的退火在 大約700。C至120(TC範圍內的溫度和在大約100毫託至450 4乇範圍內的壓力下衝丸4亍。
32. —種用於處理半導體襯底的設備，包括第一反應器，配置為容納所述半導體襯底並對所述半導 體襯底執行氫退火；第二反應器，配置為容納所述半導體襯底並在所述半導 體襯底上形成電介質層；以及傳遞室，連接到所述第一反應器和所述第二反應器，所 述傳遞室配置為利於將所述半導體襯底從所述第 一反應器傳 遞至所述第二反應器，所述傳遞室還配置為具有惰性環境以在 將所述半導體襯底從所述第一反應器傳遞至所述第二反應器 期間，防止所述半導體襯底暴露於氧氣。
33. 根據權利要求32所述的設備，其中所述第一反應器還包括用 於支撐兩個或更多晶圓來以批量模式執行氫退火的晶圓承載 器，以及其中所述第二反應器包括用於支撐兩個或更多晶圓來以批量模式形成所述電介質層的晶圓承載器。
34. 根據權利要求32所述的設備，其中所述第一反應器還被配置 為在無氧氣環境中和減壓下執行氫退火。
35. 根據權利要求32所述的設備，其中所述第二反應器還被配置 為在大氣壓力下形成所述電介質層。
36. 根據權利要求32所述的設備，其中所述第二反應器還被配置 為才丸4於氧化處理。
37. 根據權利要求32所述的設備，其中所述第二反應器被配置為 ^M亍氮化處理。
38. —種用於在減壓下執行氫退火併在大氣壓力下形成電介質層 的設備，所述設備包括反應器，用於批量處理多個半導體晶圓，所述反應器能 夠在減壓下保持密閉狀態；晶圓承載器，在所述反應器中，用於在處理過程中，在 所述反應器中支撐所述多個半導體晶圓；真空系統，連接到所述反應器，用於將所述反應器保持 在減壓中；加熱系統，用於將所述反應器保持在大約80(TC至1200 'C的溫度範圍內，其中所述反應器配置為容納(a)用於對所述多個半導體 晶圓進行退火的氫氣，(b)用於淨化所述反應器的惰性氣體， 以及(c)用於形成所述電介質層的氧氣。
39. 根據權利要求38所述的設備，其中所述減壓是在大約40 4乇至 240託的壓力範圍內。
40. 根據權利要求38所述的設備，其中所述減壓是在大約100毫 4乇至250 4乇的壓力範圍內。
全文摘要
一種形成溝槽柵極場效應電晶體的方法包括以下處理步驟。溝槽形成在半導體襯底中。半導體襯底在包括氫氣的環境中退火。形成至少內襯在溝槽的側壁上的電介質層。在退火和形成電介質層之間的時間期間，半導體襯底保持在惰性環境中以防止在形成電介質層之前沿溝槽的側壁形成本徵氧化物。
文檔編號H01L21/8242GK101611478SQ200880005023
公開日2009年12月23日 申請日期2008年1月30日 優先權日2007年2月15日
發明者喬爾勒·夏普, 德布拉·蘇珊·伍斯利, 戈登·K·馬德森, 託尼·萊恩·奧爾森 申請人:飛兆半導體公司