一種基於總線的測試模塊的製作方法
2023-05-26 21:45:36 2
專利名稱：一種基於總線的測試模塊的製作方法
技術領域：
本發明提供一種基於PXI總線的數字測試模塊。
背景技術：
隨著數字系統的日益複雜化，對數字系統和數寧器件的測試變得越來越複雜。傳統手段通常採用數位訊號發生器提供激勵並使用邏輯分析儀採集響應數據，很難在激勵和響應之間建立複雜的邏輯推理關係，所以現代自動測試系統中需要功能更加強大的高速數字測試儀器。PXI總線是新一代自動測試總線，它具有體積小、測量速度快、使用方便等一系列優點，現已用在新一代武器系統的測試中。基於PXI總線數字測試模塊是一種重要的數據域測試儀器，能夠在數字系統的設備調試和故障診斷中根據實際需要，對目標系統施加數字激勵，捕獲系統產生的響應數據，為數字系統性能測試、現場調試、故障診斷提供有價值的試驗依據，因而具有廣泛的用途和重要的應用價值。
發明內容
基於PXI總線數字測試模塊可以產生數據圖形和圖形寬度均可編程的並行和串行數據，同時，也可產生輸出電平和數據速率可編程的任意波形，或者一個預先規定的數據流，並由選通信號和時鐘信號來控制。它可以模擬數字系統功能測試的輸入激勵信號，檢測被測器件在規定電平和正確定時激勵的輸出，經過功能測試可以知道被測系統的典型狀態，這在數字設備的調試和故障診斷都是十分重要的，因而具備廣泛的應用前景。該發明主要解決了如下技術問題:1、採用的同步靜態隨機存儲器SRAM，具有較高的存取訪問速度和存儲容量，保證了存儲深度、最大數據速率等關鍵技術指標的實現。模塊內部的三片SRAM各司其職，分別在一個時鐘周期內負責輸出激勵、記錄響應、定義通道方向，解決了任一通道可在使用過程中隨時按需要輸出激勵或者捕獲響應這一技術難題。2、採用DDS技術設計高分辨頻率的可變時鐘，產生了頻率可以按要求變化的時鐘信號，使模塊能以靈活多變的數據速率完成測試任務，滿足了用戶在不同應用場合下的使用要求。同時利用DDS相位可控的功能實現了採樣時鐘一個周期內的調節。3、由三態總線緩衝器構成的前端驅動電路，激勵輸出具備較強的電流驅動能力，實現了激勵和響應之間的高速切換。4、利用LabWindows CVI編寫的儀器驅動程序和軟面板,充分考慮用戶測試數字系統的實際需要，能夠按位編輯激勵數據的電平高低、時序關係、輸入輸出方向，響應數據在軟面板上能夠正確顯示，可在邏輯顯示界面清晰直觀地觀察激勵/響應之間的時序關係。5、採用PXI背板時鐘和觸發總線實現了高精度的同步觸發。本發明專利主要包括硬體、軟體兩個部分，硬體部分包括用於模塊與總線通訊的PXI總線接口，用於輸出激勵、接收響應、位定義的三片同步SRAM，用於向SRAM和連續地址產生模塊提供時鐘的時鐘產生模塊，用於在測試時產生連續地址的連續地址產生模塊，用於同步觸發的同步觸發模塊以及用於為輸出提供驅動的前端驅動電路等等。軟體部分包括符合VPP規範的軟面板，包括一個主面板，三個副面板，(輸出激勵數據的編輯面板，響應數據顯示軟面板，邏輯數字波形顯示界面)，以及底層硬體驅動。1.PXI總線數字測試模塊硬體設計部分1.1PXI模塊接口方案PXI接口電路起到模塊與PXI總線之間的橋梁作用，負責把PXI總線上的數據和命令傳送到模塊的功能電路，並且把模塊中的數據和對處理器的請求傳送到PXI總線；EEPROM用於存儲接口電路的初始化信息，並在系統復位後為接口電路裝入初始化信息初始化接口電路的配置寄存器:由於PXI協議比較複雜，本模塊的接口電路利用PCI9030晶片構造PXI接口，用可編程邏輯器件實現用戶接口邏輯，包括地址/數據信號、I/O讀寫信號、存儲器讀寫控制信號以及等待周期產生邏輯和總線控制邏輯等。1.2PXI模塊功能邏輯電路部分利用FPGA實現數字測試模塊的功能電路部分，該部分是整個模塊的核心部分，其中所有的功能電路都是用Verilog HDL這種硬體描述語言來描述的總線接口、SRAM控制、可變時鐘產生、連續地址的產生、同步觸發模塊等。1.3PXI模塊前端驅動電路部分PXI數字測試模塊的任一個通道在某一個時鐘周期內都可以配置成輸入或者輸出。模塊不僅僅只要求輸出正確的激勵數據，而且在一些場合下輸出還要符合用戶的邏輯電平要求，以及具備一定的驅動能力。前端驅動晶片採用TI公司的SN74ABT125晶片(4bit帶三態輸出總線緩衝器)，它有著很強的驅動能力和較快的狀態切換速度。非常適合模塊在高速產生數據的場合。2.PXI總線數字測試模塊軟體設計部分數字測試模塊的軟體包括模塊的軟面板和底層驅動程序兩部分。模塊的驅動程序使作業系統平臺可以安裝、配置和控制功能模塊。應用程式通過調用模塊驅動程序訪問底層硬體，以便控制模塊完成待定的功能。模塊驅動程序處於模塊軟體結構的低層，它是一套可被用戶調用的子程序，利用它用戶不必了解每個儀器的硬體特徵和編程協議，只須調用相應的一些標準函數就可以完成對儀器各種功能的操作，這樣，使用儀器驅動程序就可以大大簡化測試程序的開發。驅動程序對模塊的操作是通過調用VISA庫函數實現的。軟面板即虛擬儀器面板，它是儀器設計的用戶圖形界面，它處於多用表軟體結構的上層，操作人員利用軟面板同PXI模塊進行通信，實現對儀器的操控。本發明具有明顯的有益效果1.採用PXI總線作為與計算機和其他板卡通訊的總線，極大地提高了數字測試模塊的可靠性，可以多模塊協同工作，實現多通道的數據仿真與測量。2.針對模塊的多通道，高數據速率，大存儲深度等較高的技術指標要求，選擇了三片大容量、高速同步靜態隨機存儲器(SRAM)為核心器件。一片用於獲取響應數據，一片用於輸出激勵數據，一片用於在一個時鐘周期內將任一通道配置成激勵/響應。這三片SRAM配合連續地址序列和同步時鐘的方式，輸出一個激勵/響應可隨時切換的數字激勵響應序列。3.採用直接數字頻率合成器(DDS)產生頻率可變時鐘，使模塊能以靈活多變的數據速率執行測試任務。同時利用DDS可控相位的功能實現了採樣時鐘的一個周期內的調節。4.利用PXI高精度的觸發總線實現了觸發信號的高精度傳輸，利用背板參考時鐘實現了多模塊時鐘的同步。5.在軟體設計中，利用LabWindows CVI編寫了符合VPP規範的儀器的驅動程序和軟而板，針對數字系統測試的需要，編制了可直觀反映激勵數據的邏輯電平、時序關係、輸入輸出方向的友好界面，以及激勵數據到SRAM的載入和響應數據到主機的上傳顯示。並提供一個邏輯分析顯示窗口，使用戶直觀地分析觀察一個複雜數據流中任意一個令人感興趣的片斷。6.本發明的突出優點是:本發明通過採用FPGA等晶片分別實現接口，控制單元等，可以使得晶片數量大人減少，電路複雜度降低，整個測試模塊體積極大減少，便於系統集成，而且採用PXI總線結構，可以方便地集成於計算機自動測試系統中。
圖1是本發明的原理結構框圖。圖2是本發明中的PXI總線接口電路和數據總線轉換電路的結構框圖。圖3是本發明中的可編程邏輯邏輯處理的結構圖。圖4是本發明中的SRAM控制電路結構圖。圖5是本發明中的供電電路結構圖。圖6是FPGA內部寄存器的設置表。
具體實施例方式下面結合說明書附圖，對本發明的技術方案作進一步的具體說明。如圖1所示，基於PXI總線的數字測試模塊:包括實現與計算機和其他板卡可靠通訊的PXI接口電路，負責把PXI總線上的數據和命令傳送到模塊的功能電路，並且把模塊中的數據和對處理器的請求傳送到PXI總線；EEPR0M用於存儲接口電路的初始化信息，並在系統復位後為接口電路裝入初始化信息初始化接口電路的配置寄存器；包括功能電路部分，利用FPGA實現數字測試模塊的功能電路部分，該部分是整個模塊的核心部分，其中所有的功能電路都是用Verilog HDL這種硬體描述語言來描述的。包括前端驅動電路設計，保證以一定的驅動能力輸出激勵數據。工作過程如下:針對模塊的多通道，高數據速率，大存儲深度等較高的技術指標要求，選擇了三片大容量、高速同步靜態隨機存儲器(SRAM))為核心器件。一片用於獲取響應數據，一片用於輸出激勵數據，一片用於在一個時鐘周期內將任一通道配置成激勵/響應。這三片SRAM配合連續地址序列和同步時鐘的方式，輸出一個激勵/響應可隨時切換的數字激勵響應序列。模塊中利用FPGA實現對上述SRAM的控制。利用三態總線緩衝門設計了前端驅動電路，保證了激勵輸出有較大的驅動電流和激勵響應之間的高速切換。採用直接數字頻率合成器(DDS)產生頻率可變時鐘，使模塊能以靈活多變的數據速率執行測試任務。
如圖2所示，PXI總線接口設計應當嚴格遵守PXI總線規範。PXI總線是CMOS總線，在傳輸信號消失後，穩態電流是很小的，大多數電流消耗在上拉電阻上。PXI總線基於反射波信號而不是入射波信號。總線無終端的特性導致傳輸線終端的反射波與入射波疊加後達到所需的電平值。PXI規範要求集成電路的引腳有上拉電阻以防止振蕩或在輸入緩衝器上的功率消耗。除此之外，要求晶片的輸入引腳有箝位特性。另外，選用PXI輸出接口設計方案除了要符合PXI接口的電氣特性，還要滿足PXI接口功能。本模塊的接口電路利用PCI9030晶片構造PXI接口，用可編程邏輯器件實現用戶接口邏輯，包括地址/數據信號、I/o讀寫信號、存儲器讀寫控制信號以及等待周期產生邏輯和總線控制邏輯等。如圖3所示，連續地址產生模塊。連續地址產生模塊用於在整個模塊處於工作時為三片SRAM提供地址。它可以以用戶要求的某一數據速率發生連續的地址，由於模塊的數據存儲深度是1M，故而連續地址產生模塊內部用到的計數器的數據寬度是20位。在FPGA內部利用Verilog HDL語音編寫了可以帶20位預置的高速計數器。它的使用靈活方便，並且根據需要加以簡單改動就可以擴大數據寬度。在模塊內部使用了三個20位計數器，首先，向負責產生地址的計數器預置入地址序列的起始地址，而後向負責控制地址長度的計數器寫入地址長度。最後向負責控制輸出地址循環次數的計數器寫入循環次數。當Worken有效時連續地址產生模塊開始工作，向外輸出連續地址。在所有地址全部輸出後，則輸出一個OVER信號，停止地址計數器計數，告知用戶模塊已經發出了全部的地址序列，測試任務結束。如圖4所示，為SRAM控制模塊。其內部包括以下幾個功能模塊:接口信號傳輸模塊流水線延時控制模塊地址數據輸出模塊數據存儲模塊(I)接口信號傳輸模塊主要是出於高速流水線設計的需要用以寄存輸入輸出的地址、數據、控制信號。(2)流水線延時控制模塊為輸入數據提供適當的延遲。以滿足器件(ZBT SRAM)的時序要求。(3)地址數據輸出模塊所要完成的功能是在把地址和控制信號輸出到ZBT SRAM之前寄存信號。(4)數據存儲模塊負責寄存輸出到ZBT SRAM的數據並為ZBT SRAM的dq[31:0]數據總線提供雙向控制。在這四個功能模塊中.起到控制作用的是流水線延時控制模塊和數據存儲模塊。流水線延時控制模塊將輸入數據延遲了 2個時鐘周期，同時也將讀寫控制信號延時兩個時鐘周期以與延時後的輸入數據同步。延時後的讀寫控制信號將提供給數據存儲模塊進行數據讀寫的雙向控制。接口信號傳輸層存儲用戶的輸入、輸出信號；流水線延遲控制部分，根據SRAM工作模式給輸入數據提供適合的延時時間；地址控制輸出部分，主要完成對地址和控制信號進行存儲；數據存儲通道主要實現對數據的存儲和提供雙向控制。如圖5所示，為了保證模塊能以靈活多樣的方式輸出數據，通過DDS來實現可變時鐘的產生。本課題三片SRAM所用時鐘，以及連續地址計數器的計數時鐘都是由可變時鐘產生模塊產生。(DDS)電路來生成所需時鐘。同時可以通過控制DDS的相位達到採樣時鐘一個周期內的滑動調節。
觸發控制單元用來判斷外部數字觸發、觸發總線觸發以及星型觸發信號，保證多通道多模塊的同步工作。本模塊支持多種觸發方式，分別為內部觸發、外觸發、總線觸發和軟體觸發。用戶能夠利用這些觸發方式靈活、方便地進行測量，尤其在PXI自動測試系統中，利用這些觸發方式可以實現多模塊的同步測量，從而提高了測試系統的效率。靈活準確的觸發能力，可以在任何需要的時刻啟動模塊進行工作，向被測系統發送測試激勵序列並採集被測系統返回的響應矢量序列，這對捕獲和分析被測系統的當前邏輯狀態有重要的意義。在本模塊的設計方案中可以看到，功能邏輯部分主要是在每一個主測試時鐘周期內完成對相應測試激勵矢量的輸出，以及對此時被測系統返回的響應矢量的處理。在內時鐘模式下，當需要模塊工作時，觸發信號產生相應的控制信號，讓內部時鐘產生模塊需要的預設頻率，並由主測試時鐘控制數據處理模塊和SRAM控制器完成相應的測試工作；在外時鐘模式下，當需要模塊開始工作時，觸發信號產生相應的控制信號，讓時鐘選擇模塊輸出外部時鐘作為主測試時鐘，並由主測試時鐘控制數據處理模塊和SRAM控制器完成相應的測試工作。當不需要模塊工作時，由觸發信號停止主測試時鐘的產生，在沒有主測試時鐘的情況下，數據處理模塊和SRAM控制器也將停止測試工作。提供多種觸發方式一內部信號電平觸發、外部信號電平觸發、外部信號上升沿觸發、外部信號下降沿觸發、上位機觸發序列觸發。內部觸發信號由主控CPU提供；外部觸發信號由電路板上的觸發信號輸入通道提供。觸發信號產生模塊的設計任務主要是按照預定設置的觸發模式，對內外部觸發信號的高低電平變化、上升沿或下降沿的出現進行檢測，並對檢測結果進行處理，使之成為功能邏輯部分內部統一的觸發信號。對於功能邏輯部分來說，如果觸發信號為邏輯1，則輸出被測的時鐘作為主測試時鐘，如果觸發信號為邏輯0，則停止主測試時鐘的輸出。該模塊的設計方案如圖所示。在圖中可以看到。觸發信號產生模塊支持4種觸發方式，由觸發信號選擇模塊根據欲設參數進行選通。由於內部觸發信號是通過主控CPU產生，所以僅需要為內部觸發信號提供一種觸發模式，即邏輯I表示觸發信號有效，邏輯O表示觸發信號無效。所以內部觸發信號可以直接接到觸發信號選擇模塊。而外部觸發信號由用戶提供，為了滿足用戶各種情況的需要，功能邏輯提供了三種觸發方式:I電平觸發。當輸入信號的電平滿足FPGA器件要求時，在FPGA引腳被轉換為數字邏輯，高電平對於邏輯I (表示觸發信號有效)，低電平對應邏輯O (表示觸發信號無效)。此時，外部觸發信號被直接連接到觸發信號選擇模塊。2上升沿觸發。上升沿觸發主要由外部觸發信爭上升沿檢測模塊實現。該模塊的功能是:在外部觸發信號的上升沿到來之前，保持輸出邏輯O ;當外部觸發信號的上升沿到來時，輸出為邏輯I並保持邏輯1，直到停止信號到來時將輸出清除為邏輯O。3下降沿觸發。下降沿觸發主要要由外部觸發信號下降沿檢測模塊實現。該模塊的功能是:在外部觸發信號的下降沿到來之前，保持輸出邏輯O ;當外部觸發信號的下降沿到來時，輸出為邏輯I並保持邏輯1，直到停止信號到來時將輸出清除為邏輯O。4觸發序列觸發。觸發序列是根據測試的需要上位機設定一個預置觸發序列，當外部輸入的信號和預置觸發序列不同時，保持輸出邏輯O ;當與外部輸入的信號和預置觸發序列一樣時，輸出為邏輯I並保持邏輯1，直到到停止信號到來時將輸出消除為邏輯O。5PXI觸發總線觸發。觸發源是PXl總線觸發線PXI_TRIG
。
6PXI星型觸發線觸發。觸發源為PXI背板星型觸發線。多模塊、多通道高速同步觸發工作。由於極級測試可能遇到通道數多的情況，高速數字測試模塊支持以模塊化組合來擴展通道數量的能力，這樣，在實際應用中用戶如果通道數量不足，按需要擴展相應數目的模塊即可。這就涉及到PXI的星狀觸發和觸發總線觸發。根據不同的測試需要採用不同的同步觸發方式。觸發信號的響應和觸發信號的產生通過對FPGA編程來實現。多模塊同步設計PXI總線數字測試模塊具有測試通道的擴展能力，一般來講，多個PXI總線數字測試模塊組成一個數字測試子系統。各個PXI總線數字測試模塊必須同步工作，PXI機箱背板已經提供了一個IOM的參考時鐘而各個數字測試模塊工作時鐘由背板參考時鐘作為基準時鐘通過直接數字頻率合成器即DDS產生，DDS因具有頻率轉換時間短、頻率解析度高、輸出相位連續、可編程控制和全數位化結構、便於集成等優越性能，在電子系統中應用越來越廣泛。由於各個設備採用自己的DDS晶片，這樣就出現了多片DDS晶片輸出多路時鐘信號的同步問題。為了實現多片DDS晶片輸出信號波形相位同步，必須保證所有的DDS晶片在同一個系統時鐘節拍下工作，在對DDS晶片進行控制編程時，寫入DDS晶片的數據首先被緩存在內部的I/O緩衝寄存器-中，不會影響到DDS晶片的工作狀態；只有當DDS晶片的更新時鐘信號的上升沿到來時，觸發I/O緩衝寄存器把數據傳送給內部控制寄存器以後才改變DDS晶片的工作狀態。更新時鐘信號可以由用戶提供外部更新時鐘。在這種測試情況下需要選擇一個模塊作為主模塊，其他模塊為從模塊。上位機控制主模塊產生一個更新時鐘信號，更新時鐘信號經過PXI機箱背板觸發線傳到各個從模塊，從而實現各個模塊的時鐘同步。本文中所描述的具體實施例僅僅是對本發明精神作舉例說明。本發明所屬技術領域的技術人員可以對所描述的具體實施例作各種各樣的修改或補充或採用類似的方式替代，但並不會偏離本發明的精神或者超越所附權利要求書所定義的範圍。
權利要求
1.一種基於PXI總線的數字測試模塊，其特徵在於:包括PXI接口電路(I)，可編程邏輯處理電路(2)，觸發電路(3)，SRAM控制電路(4)，前端驅動電路(5)和供電電路(6)，多模塊同步實現(7):供電電路(6)給各模塊提供所需的電源。
2.根據權利要求1所述的一種基於PXI總線的數字測試模塊，其特徵在於所述的PXI總線接口電路(I):採用的是2mm密度的針孔式連接器電路。
3.根據權利要求1所述的一種基於PXI總線的數字測試模塊，其特徵在於所述的PXI總線接口電路(I):採用PCI9030作為接口轉換電路。
4.根據權利要求1所述的一種基於PXI總線的數字測試模塊，其特徵在於可編程邏輯處理電路(2):採用的XILINX公司的VIRTEX系列FPGA電路。
5.根據權利要求1所述的一種基丁PXI總線的數字測試模塊，其特徵在於該板的同一個時鐘最終都來自PXI背板的同一個時鐘，可以達到很好的同步精度。
6.根據權利要求1所述的一種基於PXI總線的數字測試模塊，其特徵在於採用DDS電路可以實現靈活多樣的採樣輸出時鐘。
7.根據權利要求1所述的一種基於PXI總線的數字測試模塊，其特徵在於通過調節DDS的相位實現採樣窗口的滑動。
8.根據權利要求1所述的一種基於PXI總線的數字測試模塊，其特徵在於模塊與總線的接口部分以及功能電路部分，採用Verilog HDL(Hardware Description Language)語言實現總線對模塊各個功能部分的控制邏輯。
9.根據權利要求1所述的一種基於PXI總線的數字測試模塊，其特徵在於針對模塊的多通道，高數據速率，大存儲深度等較高的技術指標要求，選擇了三片大容量、高速同步靜態隨機存儲器(SRAM)為核心器件。一片用於獲取響應數據，一片用於輸出激勵數據，一片用於在一個時鐘周期內將任一通道配置成激勵/響應。這三片SRAM配合連續地址序列和同步時鐘的方式，輸出一個激勵/響應可隨時切換的數字激勵響應序列。
10.根據權利要求1所述的一種基於PXI總線的數字測試模塊，其特徵在於模塊中利用FPGA實現對上述SRAM的控制。利用三態總線緩衝門設計了前端驅動電路，保證了激勵輸出有較大的驅動電流和激勵響應之間的高速切換。
11.根據權利要求1所述的一種基丁PXI總線的數字測試模塊，其特徵在於利用Labffindows CVI編寫了符合VPP規範的儀器的驅動程序和軟面板，針對數字系統測試的需要，編制了可直觀反映激勵數據的邏輯電平、時序關係、輸入輸出方向的友好界面，以及激勵數據到SRAM的載入和響應數據到主機的上傳顯示。並提供了一個邏輯分析顯示窗口，使用戶直觀地分析觀察一個複雜數據流中任意一個令人感興趣的片斷。
全文摘要
本發明提供了一種基於PXI總線的數字測試模塊，適用於自動測試系統領域，包括PXI總線接口電路，FPGA內部功能電路，前端驅動電路，同步觸發電路，可變時鐘控制電路等。PXI模塊具有集成度高，板卡穩定性好，系統靈活性高，成本低廉的優點。PXI總線數字測試模塊是一種重要的數據測試儀器，能夠在數字系統的設備調試和故障診斷中根據實際需要，對目標系統施加數字激勵，捕獲系統產生的響應數據，為數字系統性能測試、現場調試、故障診斷提供有價值的試驗依據，因而具有廣泛的用途和重要的應用價值。PXI總線數字測試模塊的研製，對於提高數據測試儀器研究水平具有重要的意義。
文檔編號G01R31/00GK103176068SQ20111043689
公開日2013年6月26日 申請日期2011年12月23日 優先權日2011年12月23日
發明者趙一倩 申請人:中國人民解放軍海軍航空儀器計量站