具有降低工藝變化敏感度的成像器光電二極體電容器結構的製作方法
2023-05-27 03:12:41
專利名稱：具有降低工藝變化敏感度的成像器光電二極體電容器結構的製作方法
技術領域：
本發明一般涉及成像器件，更具體地說，涉及具有串聯陣列電容器的互補金屬氧化物半導體(CMOS)像素單元。
背景技術：
成像器件，包括電荷耦合器件(CCD)和互補金屬氧化物半導體(CMOS)傳感器，已廣泛使用在光電成像應用中。
示範CMOS成像電路，其工藝步驟以及成像電路中各種CMOS元件功能的詳細說明在以下專利中進行了描述，例如授予Rhodes的美國專利No.6,140,630、授予Rhodes的美國專利No.6,376,868、授予Rhodes等人的美國專利No.6,310,366、授予Rhodes的美國專利No.6,326,652、授予Rhodes的美國專利No.6,204,524、授予Rhodes的美國專利No.6,333,205以及美國專利申請公布No.2002/0117690。上述每個專利的公開內容都通過引用結合在本文中。
成像器，例如CMOS成像器，包括像素單元的焦面陣列，每個單元包括光敏器件，例如光門(photogate)、光電導體或疊加在襯底上的光電二極體，用於在襯底的摻雜區中產生光生成的電荷。每個像素單元配有一個讀出電路，該電路包括至少一個源跟隨器電晶體和行選擇電晶體，用於將源跟隨器電晶體連接到列輸出線。像素單元通常還有一個浮動擴散節點，它連接到源跟隨器電晶體的柵極。光敏器件產生的電荷被傳送到浮動擴散節點。成像器還可包括轉移電晶體，用於將電荷從光敏器件轉移到浮動擴散節點；以及復位電晶體，用於在電荷轉移前將浮動擴散節點復位到預定的電荷電平。
圖1示出了圖像傳感器例如CMOS成像器的常規像素單元10。像素單元10通常包括光電二極體12，它具有p型區12a和n型區12b，都在p型襯底14中。該像素還包括具有關聯柵極16的轉移電晶體、在更重摻雜的p型阱20中形成的浮動擴散區18以及具有關聯柵極22的復位電晶體。打到光電二極體12的p型區12a表面的光子產生電子，這些電子聚集在光電二極體12的n型區12b。當轉移柵極16導通時，因光電二極體12和浮動擴散區18之間存在的電位差，n型區12b中的光生電子就轉移到浮動擴散區18。浮動擴散區18連接到源跟隨器電晶體24的柵極，其接收由浮動擴散區18暫時存儲的電荷，並將電荷轉移到行選擇電晶體的第一源/漏端子和關聯柵極26。當行選擇信號RS走高時，光生電荷就轉移到列線28，在此再由採樣/保持電路和信號處理電路(未示出)處理。
在圖1所示的像素單元10的工作中，光電二極體12中累積的電荷通常由轉移電晶體柵極16轉移到浮動擴散區18。當光電二極體12中累積的電荷達到預定電平時，轉移電晶體柵極16被激活。一旦被激活，電荷就從光電二極體12轉移到浮動擴散區18。
與圖1的像素單元10相關聯的一個問題是，浮動擴散區18吸收電荷僅能達到其飽和電平。一旦浮動擴散區18已達到其飽和電平，它對來自光電二極體12的電子就不再有任何反應。光電二極體12中不再能轉移到飽和的浮動擴散區18的「剩餘」電荷通常被轉移到鄰近的像素單元，以及它們的相關聯電荷收集區。剩餘電荷常導致鄰近像素單元中的成像滯後和「散焦」。散焦是由於電荷從一個像素單元溢出到下一像素單元而引起的，並可在所得圖像中形成亮斑或條紋。
參閱圖2，增加像素單元10中浮動擴散區18的存儲容量的一個方法是形成電容器34(稱為陣列電容器)，將其電連接到浮動擴散區18。示範CMOS成像電路、其工藝步驟以及具有連接到浮動擴散區的電容器的CMOS成像器的功能詳細說明在授予Rhodes的美國專利申請公布No.2002/0117690中描述了。上述專利的公開內容通過引用全部結合在本文中。
雖然添加陣列電容器34增加了浮動擴散區18的容量，從而可有更高的飽和極限，但將電容器添加到像素單元上有其自身的缺點。例如，電容器34通常是和外圍電容器(形成在像素單元之外的那些)同時形成的。外圍電容器是像素單元10外部的採樣保持電路的一部分，並用來存儲基準(全信號)和每個像素單元10的關聯光電二極體12的輸出信號。外圍電容器通常形成為具有比連接到浮動擴散區18的陣列電容器34所需電容更高的電容。具有高電容的陣列電容器34導致某些問題，包括成像滯後和電荷轉移效率低。所以，理想的是，像素單元10中的陣列電容器34應具有低於外圍電容器的電容。
但有一些缺點和降低像素單元10中陣列電容器34的電容相關聯。例如，降低電容的常規方法包括增加電容器介電層的厚度。但增加介電層厚度也降低了外圍電容器中的電容，因為陣列電容器(例如34)和外圍電容器是同時形成的。所以，必須採取附加的工藝步驟確保外圍電容器的介電層厚度小於陣列電容器34的介電層厚度。
降低陣列電容器34電容的另一方法是定標電容器34。通過減小電容器34的尺寸，電容器的面積(以及電容)也將減小。但尺寸的減小增加了一個陣列電容器與另一陣列電容器(例如另一像素單元的)之間電容的總體變化量，因為在光刻工藝中要保持臨界尺寸(CD)控制很難。所以，隨著電容器物理尺寸的減小，因光刻和蝕刻工藝造成的CD誤差百分比就會增加。結果，所得陣列電容器的電容就各不相同，不能作成相互一致。所以，需要開發一種陣列電容器，用於存儲來自浮動擴散區的附加電荷，且與外圍電容器相比具有減小的電容。而且，這種陣列電容器應易於製造成具有一致的結果。
發明內容
本發明解決了上述問題，並公開了一種像素單元，其陣列電容小於外圍電容器，易於結合到現有製造技術中，並具有一致的結果。
從參閱附圖所作的以下詳細說明，會更清楚地理解本發明的上述特徵和優點，附圖包括圖1示出常規像素單元；圖2示出第二種常規像素單元；圖3示出按照本發明示範實施例構建的像素單元示意圖；圖4示出圖3像素單元的部分截面圖；圖5示出圖3像素單元的自上而下的視圖；圖6示出圖3像素單元的部分截面視圖；圖7示出包括按照圖3構建的像素單元的CMOS成像器的方框圖；以及圖8示出按照本發明示範實施例包括圖7的CMOS成像器的處理器系統示意圖。
具體實施例方式
本文所用的術語「半導體襯底」和「襯底」應理解為包括任何基於半導體的結構。半導體結構應理解為包括矽、矽-絕緣體(SOI)、矽-藍寶石(SOS)、矽-鍺、摻雜和未摻雜半導體、由基半導體底座支持的矽外延層以及其它半導體結構。半導體不必是基於矽的。半導體可以是鍺或砷化鎵。在以下說明中提到半導體襯底時，可能已使用了之前工藝步驟在基半導體或底座中或其上形成了區或結。
在本文中所用的術語「像素單元」是指包含光敏器件的光電元件單元，用於將光子轉換為電信號。為說明起見，在本文附圖和說明書中僅示出了單一代表性像素及其形成方式，但通常多個相同像素是同時製造的。所以，以下詳細說明不應認為是限制性的。
在以下說明中，為方便起見，針對CMOS成像器對本發明作說明，但本發明廣泛適用於任何成像器單元的任何光敏器件，包括電荷耦合器件(CCD)。參閱圖3，圖中示出了按照本發明示範實施例構建的像素單元100的示意圖。
像素單元100有兩個陣列電容器34、36，二者電串聯。按以下公式，串聯有效降低了總體陣列電容(1)---Carray=C34*C36C34+C36]]>式中C34表示第一電容器34的電容，C36表示第二電容器36的電容。陣列電容器34、36和浮動擴散區18與Vdd端子和電晶體24柵極之間的源跟隨器電晶體24電並聯。應指出，公式(1)適用於每個電容器的電容小於1F的陣列電容器34、36。
按照本發明的示範實施例，外圍(採樣/保持)和陣列電容器(例如34、36)可以同時形成，無需任何附加步驟。就是說，串聯的陣列電容器34、36可以具有和外圍電容器基本類似的電容值。
應指出，雖然在圖3的示範像素單元100中僅示出兩個陣列電容器34、36，但像素單元100可包括不止兩個電串聯的電容器。而且，雖然像素單元100示為4電晶體(4T)結構，但本發明也可用3電晶體(3T)結構(例如沒有轉移電晶體16)實現，或在具有更多或更少電晶體的其它像素單元結構中實現。應指出，兩個陣列電容器34、36可以是平板電容器、溝道式電容器、柱式電容器或其組合，或者已知在業界使用的任何其它類型的電容器。
圖4示出了圖3像素單元100的部分截面圖。像素單元100類似於圖1的像素單元10，不同的是，圖4的像素單元100有兩個串聯的陣列電容器34、36電連接到浮動擴散區18。由轉移電晶體柵極16從光電二極體12轉移到浮動擴散區18的電荷被浮動擴散區18和串聯的陣列電容器34、36共用。這樣，浮動擴散區18的飽和電平增加。但串聯的陣列電容器34、36和浮動擴散區的電容並不像外圍電容器那麼高，如以上結合圖3所述。
圖5示出按照本發明示範實施例構建的圖3-4像素單元100的自上而下的視圖。浮動擴散區18通過第一連接線38電連接到電容器34下電極34a的觸點42。電容器34的上電極34b有觸點44，觸點44連接到電容器36的上電極36b的觸點46。電容器36也有一個下電極36a，它有一個觸點連接到Vdd。觸點44、46由導線48電連接，由此使陣列電容器34、36相互串聯。源跟隨器電晶體24的柵極形成第一陣列電容器34的下電極34a。
像素單元100還有帶關聯柵極22的復位電晶體。在電荷轉移之前，通過導通帶有柵極22的復位電晶體而將浮動擴散區18設定為預定的低電荷狀態，這使區18中的電子流入連接到源/漏30的電壓源。此外，像素單元100具有帶關聯柵極26的行選擇電晶體。從源跟隨器電晶體24的柵極出來的電荷被傳導到行選擇電晶體的柵極，該柵極又將電荷傳導到與讀出電路(未示出)相連的列線28(圖4)。
圖6示出了按照本發明示範實施例的像素單元100的形成。圖示像素單元100具有絕緣層50，它形成在半導體襯底14上的像素單元上。絕緣層50可由硼磷矽酸鹽玻璃(BPSG)、硼矽酸鹽玻璃(BSG)、磷矽酸鹽玻璃(PSG)、未摻雜矽酸鹽玻璃(USG)或任何其它適合材料製成。
將部分絕緣層50蝕刻掉，形成一個管道，其中充填上導電材料，形成觸點38。觸點38將浮動擴散區18連接到電容器34的下電極34a。觸點38還通過第一連接線40將浮動擴散區18連接到源跟隨器電晶體柵極24，如圖所示。還示出電容器36的下電極36a形成在鄰近下電極34a處。還示出陣列電容器34、36的上電極層54形成在下電極34a、36a之上。介電層56將上電極層54和下電極34a、36a分隔開。雖然陣列電容器34、36示為形成在轉移柵極16和復位柵極22之上，但應指出，陣列電容器34、36可以形成在淺溝槽隔離區32之上。還應指出，雖然陣列電容器34、36示為形成在絕緣層50上，但陣列電容器34、36可以形成在其它地方，例如在襯底14中，或在隨後形成的層中或層上。常規的導體層和絕緣層也可用來使結構互連，以及將像素單元連接到外圍電路。然而，這些細節對於描述本發明是不必要的。
在這個階段，圖6的像素單元100已基本完成。像素單元100可與外圍電路組合，以形成成像器裝置。例如，圖7示出具有像素陣列300的CMOS成像器裝置308的框圖。像素陣列300包括多個像素，排列成預定數量的行和列。圖示像素陣列300包含至少一個按照本發明示範實施例構建的像素單元100，如以上結合圖3-6所述。陣列300中每行的像素100都由行選擇線同時接通，而每列的像素則由各個列選擇線選擇性地輸出。整個陣列300配有多條行線和列線。行線由行驅動器310響應於行地址解碼器320依次選擇性地激活，而列選擇線由列驅動器360響應於列地址解碼器370對於每次行激活依次選擇性地激活。這樣，就對每個像素100提供了行和列地址。CMOS成像器由控制電路350操作，控制電路350控制地址解碼器320、370，以選擇適當的行線和列線進行像素讀出，並控制行和列驅動器電路310、360，其將驅動電壓加到所選行線和列線的驅動電晶體上。
像素輸出信號通常包括像素復位信號Vrst，其在浮動擴散節點復位時從浮動擴散節點(例如圖6的18)取出；以及像素圖像信號Vsig，其在圖像所產生的電荷被轉移到浮動擴散節點後從浮動擴散節點(例如圖6的18)取出。如結合圖6所述，當從光電二極體12轉移到浮動擴散區18的電荷達到浮動擴散區18的飽和電平時，陣列電容器34、36用於存儲「剩餘」電荷。Vrst和Vsig信號與陣列電容器34、36(圖6)存儲的任何電荷一起由採樣和保持電路361讀出，並由差分放大器362減去，得到每個像素100的差分信號(Vrst-Vsig)，該信號表示打到像素上的光量。這個信號差由模數轉換器375數位化。數位化的像素差分信號然後被饋送到圖像處理器380，以形成數字圖像。此外，如圖7所示，CMOS成像器裝置308可包含在半導體晶片(例如晶片700)上。
圖8示出系統400，這是一個典型的基於處理器的系統，修改為包括如圖7所示的成像器裝置308。基於處理器的系統是可包括成像器裝置308的數字電路系統的示範實例。基於處理器的系統的實例可包括但不限於計算機系統、攝像機系統、掃描器、機器視覺系統、車輛導航系統、可視電話、監視系統、自動聚焦系統、星體跟蹤系統、運動檢測系統、圖像穩定系統以及用於高清晰度電視的數據壓縮系統，以上任何一項都可利用本發明。
系統400包括成像器裝置308，其具有示於圖7的總體配置，其中陣列300的像素按照本發明的任一實施例構建。系統400包括處理器402，它的中央處理單元(CPU)通過總線404與各種裝置通信。連接到總線404的一些裝置提供入/出系統400的通信；輸入/輸出(I/O)裝置406和成像器裝置308就是這種通信裝置的實例。連接到總線404的其它裝置提供存儲器，圖示包括隨機存取存儲器(RAM)410、硬碟驅動器412以及一個或多個外圍存儲裝置，例如軟盤驅動器414和光碟(CD)驅動器416。成像器裝置308可接收來自CPU 402或系統400其它組件的控制或其它數據。成像器裝置308可再將定義圖像的信號提供到處理器402，作圖像處理或其它圖像處理操作。
應再指出，雖然已具體參閱具有兩個串聯陣列電容器(例如圖6的34、36)的CMOS像素單元對本發明作了說明，但本發明具有更廣泛的適用性，並可用在任何成像裝置中。例如，本發明可以和電荷耦合器件(CCD)成像器一起使用。上述說明和附圖示出了實現本發明的目的、特徵和優點的優選實施例。雖然以上已說明了某些優點和優選實施例，但業界技術人員應認識到，在不背離本發明的精神和範圍的前提下，可以進行各種替代、添加、刪除、改動和/或其它改變。所以，本發明不限於上述說明，僅受所附權利要求書範圍的限制。
權利要求
1.一種像素單元，包括光敏器件；電荷收集區，連接到所述光敏器件，用於接收由所述光敏器件產生的電荷；以及至少兩個存儲電容器，其相互串聯，所述串聯電容器還與所述電荷收集區串聯，用於接收來自所述電荷收集區的電荷。
2.如權利要求1所述的像素單元，其中所述至少兩個存儲電容器中至少一個是平板電容器。
3.如權利要求1所述的像素單元，其中所述至少兩個存儲電容器中至少一個是溝道式電容器。
4.如權利要求1所述的像素單元，其中所述至少兩個存儲電容器中至少一個是柱式電容器。
5.如權利要求1所述的像素單元，其中所述光敏器件是光電二極體。
6.如權利要求1所述的像素單元，其中所述光敏器件是光門。
7.如權利要求1所述的像素單元，其中所述電荷收集區是浮動擴散區。
8.如權利要求1所述的像素單元，還包括在所述光敏器件和所述電荷收集區之間形成的轉移電晶體柵極。
9.一種像素單元，包括光敏器件；電荷收集區，連接到所述光敏器件，用於接收由所述光敏器件產生的電荷；以及陣列電容，由連接到所述電荷收集區的至少兩個串聯存儲電容器形成，所述陣列電容的電容值低於可變換地連接到所述像素單元的外圍電容的電容值。
10.如權利要求9所述的像素單元，其中所述至少兩個串聯存儲電容器連接在所述電荷收集區和電壓源端子之間。
11.如權利要求10所述的像素單元，其中所述電壓源端子是Vdd端子。
12.如權利要求9所述的像素單元，其中所述至少兩個存儲電容器相互鄰近地形成在所述電荷收集區上的基本同一水平面。
13.如權利要求9所述的像素單元，其中所述電荷收集區是浮動擴散區。
14.如權利要求9所述的像素單元，還包括在所述光敏器件和所述電荷收集區之間形成的轉移電晶體。
15.一種包含CMOS成像器的半導體晶片，所述成像器包括像素陣列，所述陣列的每個像素單元包括光敏器件；電荷收集區，連接到所述光敏器件，用於接收由所述光敏器件產生的電荷；以及陣列電容，由連接到所述電荷收集區的至少兩個串聯存儲電容器形成，所述陣列電容的電容值低於位於所述像素陣列外的外圍電容的電容值。
16.一種成像器集成電路，包括像素單元陣列，其形成在半導體襯底中，其中所述陣列的每個像素單元包括光敏器件；電荷收集區，連接到所述光敏器件，用於接收由所述光敏器件產生的電荷；至少兩個存儲電容器，其相互串聯，所述串聯電容器還與所述電荷收集區串聯，用於接收來自所述電荷收集區的電荷；以及信號處理電路，其形成在所述襯底中並電連接到所述陣列，用於接收和處理表示所述陣列獲取的圖像的像素信號，並提供表示所述圖像的輸出數據。
17.一種處理系統，包括處理器；成像裝置，其連接到所述處理器，所述成像裝置具有多個像素單元，所述像素單元中至少一個包括光敏器件；電荷收集區，連接到所述光敏器件，用於接收由所述光敏器件產生的電荷；以及至少兩個存儲電容器，其相互串聯，所述串聯電容器還與所述電荷收集區串聯，用於接收來自所述電荷收集區的電荷。
18.一種形成像素單元的方法，所述方法包括形成光敏器件，形成連接到所述光敏器件的電荷收集區；以及形成相互串聯的至少兩個存儲電容器，所述串聯電容器還與所述電荷收集區串聯，用於接收來自所述電荷收集區的電荷。
19.如權利要求18所述的方法，其中所述形成至少兩個存儲電容器的動作包括形成至少一個平板電容器。
20.如權利要求18所述的方法，其中所述形成至少兩個存儲電容器的動作包括形成至少一個溝道式電容器。
21.如權利要求18所述的方法，其中所述形成至少兩個存儲電容器的動作包括形成至少一個柱式電容器。
22.如權利要求18所述的方法，其中所述形成光敏器件的動作包括形成光電二極體。
23.如權利要求18所述的方法，其中所述形成光敏器件的動作包括形成光門。
24.如權利要求18所述的方法，還包括在所述光敏器件和所述第一電荷收集區之間形成轉移電晶體。
25.一種形成包含像素陣列的CMOS成像器的方法，所述陣列中至少一個像素單元通過如下方式形成在襯底中形成電荷收集區；形成連接到所述像素單元的至少一個外圍電容器；以及在所述形成所述至少一個外圍電容器的動作的基本同時，在所述像素單元中形成至少兩個串聯存儲電容器。
26.如權利要求25所述的方法，其中所述形成所述至少兩個串聯存儲電容器的動作包括在所述電荷收集區之上形成所述至少兩個串聯存儲電容器。
27.如權利要求25所述的方法，其中所述形成電荷收集區的動作包括形成浮動擴散區。
28.如權利要求25所述的方法，其中所述形成至少兩個串聯電容器的動作包括在所述電荷收集區上的基本同一水平面形成所述至少兩個電容器。
全文摘要
像素單元具有兩個串聯電容器，其中每個電容器的電容接近外圍電容器的電容，以使串聯電容器的有效電容小於每個外圍電容器的電容。串聯電容器連接到浮動擴散(FD)區，用於在飽和狀態期間接收來自FD區的「剩餘」電荷。
文檔編號H01L21/00GK1864240SQ200480028774
公開日2006年11月15日 申請日期2004年7月30日 優先權日2003年8月7日
發明者B·A·麥克盧爾 申請人:微米技術有限公司