集成電路焊線墊片的結構及其形成方法

2023-05-26 22:13:36 1

專利名稱：集成電路焊線墊片的結構及其形成方法
技術領域：
本發明涉及一種焊線墊片的結構及其形成方法，尤其是有關一種適用於高頻、低噪聲集成電路(IC)的焊線墊片結構及其形成方法，不但可以有效地隔離來自半導體基板的噪聲並且降低焊線墊片的等效電容值，更可以提高打線固著性。
背景技術：
近年來，由於對於低功率、低成本無線收發器的需求與日俱增，主流集成電路(IC)技術競相研究如何將更多的射頻功能實現於單一晶片上。除了讓集成電路能夠安置於集成電路封裝基板上之外，封裝基板的外部接腳所連接的外部電路必須透過焊線墊片而電性連接至集成電路。因此集成電路封裝時焊線墊片技術已成為一項影響良率以及產品品質的重要因素。這些用來提供集成電路與外部電路之間的電性連接的焊線墊片通常是設置於集成電路晶粒(die)周圍的金屬區域。當焊線墊片在形成時，金屬聯機必須確實與焊線墊片接觸，以連接至集成電路封裝基板的外部接腳。受限於習用的技術以及金屬聯機與焊線墊片的特性，焊線墊片經常由於面積過大而佔去過多的晶片面積，甚者，更由於過大的等效電容值而影響集成電路在高頻時的性能表現。
此外，因為近年來通訊集成電路市場的成長，集成電路的操作頻率也成指數型的成長，對於通訊集成電路而言，高頻訊號的低噪聲(low noise)及低損失(low loss)一直是技術追求的目標。
在1987年，美國專利US4,636,832「Semiconductor device with animproved bonding section」提出了一種集成電路的焊線墊片的設計方法。請參閱圖1所示，其為美國專利第4,636,832號中所揭露的集成電路裝置的橫截面圖，這項習知技術的特徵在於其將半導體組件10放置在焊線墊片15的下方，雖然可以減少布線(layout)的面積，但是此種焊線墊片無法適用於高頻底噪聲電路，因為在高頻訊號通過焊線墊片時，來自半導體基板20的噪聲將會直接影響高頻的訊號。
為了克服打線(bonding)時的拉力及應力，美國專利US5,248,903「Composite bond pads for semiconductor devices」提出一種焊線墊片。請參閱圖2所示，其為美國專利US5,248,903所揭露的集成電路裝置的橫截面圖，焊線墊片30至少有兩層的導電層30a與30c以及一連接層30b，但是此種焊線墊片並不適合使用於高頻、低噪聲的訊號，因為半導體基板35的噪聲將會直接影響到訊號的品質。
美國專利US5,502,337「Semiconductor device structure includingmultiple interconnection layers with interlayer insulating films」提出一種不同焊線墊片設技方法。請參閱圖3所示，其為美國專利US5,502,337所揭露的集成電路裝置的橫截面圖，其將焊線墊片40中的連接層40a安排在打線區45的外圍。而集成電路製造時會在焊線墊片40上形成一個有弧度的打線區，藉此可增加打線的固著性。然而，現在集成電路已經步入次微米(submicrometer)或是深次微米(deep sub micrometer)，化學機械拋光(CMP)已經是現在半導體製程的標準程序。所以此習知技術已經無法在現在的製程中產生原本的效果，此外此技術也與先前所提的技術相同，並無法隔離由半導體基板50來的噪聲。

發明內容
本發明的主要目的是提供一種集成電路焊線墊片的結構及其形成方法，適用於高頻、低噪聲集成電路焊線墊片的結構上，可有效地減少焊線墊片的有效面積，並因此減少其等效電容值。
本發明的次要目的是提供一種集成電路焊線墊片的結構及其形成方法，可有效地隔離來自半導體基板的噪聲。
本發明的又一目的是提供一種集成電路焊線墊片的結構及其形成方法，可有效地提高打線固著性，並且避免由於打線過程中所產生的張力而將整個焊線墊片拉出半導體晶片。
為了達到上述的目的，本發明提供一種集成電路焊線墊片的結構，設置於一絕緣層中，該集成電路焊線墊片的結構包括有一下導電層、一複合層結構以及一焊墊導電層。
該下導電層設於該絕緣層內適當位置處，並連接至一固定電位。
該複合層結構其系設於該絕緣層之上，該複合層結構由至少一層導電層與至少一層導電連接層交互層疊所組成。
該焊墊導電層設於該複合層結構之上。
為達上述的目的，本發明更提供一種集成電路焊線墊片(bond pad)的形成方法，包含下列步驟步驟(a)提供設有一絕緣層的一基板。
步驟(b)於該絕緣層內適當位置處形成連接至一固定電位的一下導電層。
步驟(c)於該絕緣層之上形成由至少一層導電層與至少一層導電連接層交互層疊所組成的一複合層結構。
步驟(d)於該複合層結構之上形成面積大於該複合層結構的導電層面積的一焊墊導電層。
為了便於了解本發明的特徵、目的及功能，下面結合附圖以具體實例對本發明進行詳細說明。


圖1是美國專利US4,636,832所揭露的集成電路裝置的橫截面圖；圖2是美國專利US5,248,903所揭露的集成電路裝置的橫截面圖；圖3是美國專利US5,502,337所揭露的集成電路裝置的橫截面圖；圖4是本發明的集成電路焊線墊片較佳實施例的上視結構示意圖；圖5是本發明的集成電路焊線墊片較佳實施例圖4A-A剖面示意圖；圖6是本發明集成電路焊線墊片的形成方法較佳實施例流程示意圖。
附圖標記說明10-半導體組件；15-焊線墊片；20-基板；30-焊線墊片結構；30a-焊線墊片上層；30b-連接層；30c-焊線墊片下層；35-基板；40-焊線墊片上層；40a-連接層；45-焊線區域；50-基板；100-複合層結構；101，201-導電連接層；102，202-導電層；104，204-外部電路的連接處；105，205-保護層；300-下導電層；400-基板；500-絕緣層；600，700-焊墊導電層；91-提供設有一絕緣層的一基板；92-絕緣層內形成一下導電層；93-絕緣層之上形成一複合層結構；94-於該複合層結構之上形成一焊墊導電層；95-焊墊導電層上形成一保護層。
具體實施例方式
本發明揭露一種集成電路焊線墊片的結構及其形成方法，其具體實施例參閱圖式而予以說明，圖中的相似參考數字代表相似的組件。
請參閱圖4及圖5所示，其是本發明集成電路焊線墊片較佳實施例結構示意圖。本發明集成電路焊線墊片的結構其系形於一基板400上的一絕緣層500中，該集成電路焊線墊片的結構系包括一下導電層300、一複合層結構100以及一焊墊導電層600。該下導電層300設於該絕緣層500內適當位置處，其二側分別設置有層層相互堆棧的複數個導電層202與複數個導電連接層201，使得該下導電層300可藉有此層層相互堆棧的結構而將電訊連接傳導至該絕緣層500曝露的上表面所設置的一焊墊導電層700，以提供進而連接至一固定電位裝置(圖中未示)，而該焊墊導電層700進而與一晶片保護層205形成打線區，此時由基板400傳來的噪聲將會由下導電層300進行噪聲的隔離，並且由該焊墊導電層700的連接到較乾淨的電源或電位。
該複合層結構100設於該絕緣層500之上，該複合層結構100由至少一層導電層102與至少一層導電連接層101交互層疊所組成，而該焊墊導電層600設於該複合層結構100之上且緊鄰該絕緣層500的頂面側，於本發明較佳實施例中，為了降低整個焊線墊片結構的有效電容值，該焊墊導電層600是多邊形形狀結構方式實現，且設計該導電層102的面積小於該焊墊導電層600的面積，所以可以有效地再降低與下導電層300之間的有效電容值，將該導電層102以柵狀結構或是蜂巢結構方式實現，可減少該導電層102的面積。而該導電連接層101還包含有複數個介電層(via)以及複數個插塞(via plug)，此導電連接層101結構能夠由本領域的熟練技術人員依據上述揭露而加以變化實施，仍將不失本發明要義所在，亦不脫離本發明的精神和範圍，故在此不多加贅述。
於本發明較佳實施例中，集成電路焊線墊片的結構其更包括一保護層105(passivation layer)，該保護層105設於該絕緣層500上且部分與該焊墊導電層600相連接，由以上設計的該複合層結構100與該焊墊導電層600的電訊連接結構進而形成一個穩固的打線區，可以增加打線時的拉力，使有效地提高打線固著性，並且避免由於打線過程中所產生的張力而將整個集成電路焊線墊片的結構拉出半導體晶片。
為使能對本發明的特徵、目的及功能有更進一步的認知與了解，請參閱圖6所示，其是集成電路焊線墊片的形成方法較佳實施例流程示意圖，其中圖標91、92、93、94以及95所示分別與本發明集成電路焊線墊片的形成方法的步驟(a)至步驟(e)相對應。
步驟(a)提供設有一絕緣層的一基板，該絕緣層設置於該基板的上方。
步驟(b)於該絕緣層內適當位置處形成一下導電層，該下導電層藉由製作複數個相互堆棧的導電層與導電連接層而提供電訊連接至一焊墊導電層，該焊墊導電層還與一保護層形成打線區，使得該焊墊導電層的連接到較乾淨的電源或電位的一固定電位。
步驟(c)於該絕緣層之上形成一複合層結構，該複合層結構由至少一層導電層與至少一層導電連接層交互層疊所組成，且該導電層以柵狀結構或是以蜂巢結構方式實現，而該導電連接層還包含有複數個介電層以及複數個插塞的結構。
步驟(d)於該複合層結構之上形成面積大於該複合層結構的導電層面積的一焊墊導電層，且該焊墊導電層是多邊形形狀結構。
步驟(e)於該絕緣層上形成一保護層(passivation layer)，使得該焊墊導電層與該保護層可形成打線區。
由此本發明集成電路焊線墊片的結構及其形成方法，可達到減少焊線墊片的等效電容值，隔離半導體基板的噪聲，並且增加打線的固著性，此設計方法可以適用於高頻集成電路中達到高頻、低噪聲的要求。
唯以上所述僅是本發明的較佳實施例，不能用來限制本發明的範圍。凡依本發明權利要求所做的均等變化及修飾，仍將不失本發明的要義所在，亦不脫離本發明的精神和範圍，故都應視為本發明的進一步實施。
權利要求
1.一種集成電路焊線墊片的結構，設置於一絕緣層中，該集成電路焊線墊片的結構包括一下導電層，設於該絕緣層內適當位置處，並連接至一固定電位(電平)；一複合層結構，設於該絕緣層之上，該複合層結構由至少一層導電層與至少一層導電連接層交互層疊組成；以及一焊墊導電層，設於該複合層結構之上。
2.如權利要求1所述集成電路焊線墊片的結構，其中該複合層結構的最上層導電層的面積小於該焊墊導電層的面積。
3.如權利要求1所述集成電路焊線墊片的結構，其中該焊墊導電層是多邊形形狀結構。
4.如權利要求1所述集成電路焊線墊片的結構，其中該下導電層隔離該基板耦合的噪聲。
5.如權利要求1所述集成電路焊線墊片的結構，其中該複合層結構的導電層是柵狀結構或為蜂巢狀結構。
6.如權利要求1所述集成電路焊線墊片的結構，其中該導電連接層還包含有複數個介電層(via)以及複數個插塞(via plug)。
7.一種集成電路焊線墊片的結構，設置於一絕緣層中，該集成電路焊線墊片的結構包括一複合層結構，設於該絕緣層之上，該複合層結構由至少一層導電層與至少一層導電連接層交互層疊所組成；以及一焊墊導電層，設於該複合層結構之上；其中該導電層的面積小於該焊墊導電層，以提供降低該集成電路焊線墊片的結構等效電容值。
8.一種集成電路焊線墊片結構，設置於一絕緣層中，該集成電路焊線墊片結構包括一複合層結構，設於該絕緣層之上，該複合層結構至少一層導電層與至少一層導電連接層交互層疊所組成；以及一焊墊導電層，設於該複合層結構之上；其中該焊墊導電層是多邊形形狀結構，以提供降低該集成電路焊線墊片的結構等效電容值。
9.一種集成電路焊線墊片(bond pad)的形成方法，包含下列步驟(a)提供設有一絕緣層的一基板；(b)於該絕緣層內適當位置處形成連接至一固定電位的一下導電層；(c)於該絕緣層之上形成由至少一層導電層與至少一層導電連接層交互層疊所組成的一複合層結構；(d)於該複合層結構之上形成面積大於該複合層結構的導電層面積的一焊墊導電層。
10.如權利要求9所述集成電路焊線墊片(bond pad)的形成方法，其中該步驟(c)的導電連接層還包含有複數個介電層(via)以及複數個介電層插塞(via plug)。
全文摘要
本發明公開了一種集成電路焊線墊片的結構及其形成方法，系設置於一絕緣層中，該集成電路焊線墊片的結構包括有一下導電層、一複合層結構以及一焊墊導電層。該下導電層設於該絕緣層內適當位置處，並連接至一固定電位，該複合層結構設於該絕緣層之上，該複合層結構系由至少一層導電層與至少一層導電連接層交互層疊所組成，該焊墊導電層設於該複合層結構之上。
文檔編號H01L21/60GK1527382SQ0311951
公開日2004年9月8日 申請日期2003年3月7日 優先權日2003年3月7日
發明者林盈熙 申請人:瑞昱半導體股份有限公司