電晶體陣列及製造垂直溝道電晶體陣列的方法
2023-05-27 18:36:21
專利名稱：電晶體陣列及製造垂直溝道電晶體陣列的方法
技術領域：
本發明涉及具有垂直溝道存取電晶體以及掩埋位線和字線的半導體存儲器件的電晶體陣列。本發明還涉及製造具有垂直溝道存取電晶體的電晶體陣列的方法。
背景技術：
半導體存儲單元包含用來儲存數據的儲存器件以及用來對儲存在儲存器件中的數據進行存取的存取器件。電容器、磁性結元件、鐵電極化元件、以及相變元件，是用於半導體存儲單元的儲存器件類型。
在電容器中，利用電容器的電荷或無電荷來儲存數據。在磁性結元件中，利用鐵磁儲存層的磁化強度相對於鐵磁參考層的磁化強度的對準來儲存數據。
儲存器件可以被置於存取器件的頂部上。場效應存取電晶體(FET)被典型地用作存取器件。
存取電晶體的有源區形成在單晶半導體襯底中。此有源區包含確定第一源/漏區的第一摻雜區、確定第二源/漏區的第二摻雜區、以及第一與第二源/漏區之間的溝道區。第一和第二摻雜區具有第一導電類型。溝道區不被摻雜，或具有與第一導電類型相反的第二導電類型。
在垂直溝道存取電晶體中，第一摻雜區被掩埋在半導體襯底中，並被耦合到掩埋位線。位線將數據傳輸到存儲單元或從存儲單元傳輸數據。第二摻雜區鄰近襯底的上表面形成，並被耦合到儲存器件。
提供隔層型(spacer type)柵結構或迴繞型(wrap-around type)柵結構以實現高的單元封裝密度。
與溝道區相鄰地形成相應的柵結構。柵電介質使柵結構與溝道區絕緣。
藉助於將高於閾值電壓的電壓施加到柵結構，在第一與第二摻雜區之間的溝道區中形成導電溝道。此導電溝道將儲存器件連接到位線。否則，儲存器件保持與位線絕緣。
圖14A是根據現有技術的具有多個存儲單元的存儲單元陣列的平面圖。各個存儲單元包含按迴繞型柵隔層布局的疊層電容器和垂直溝道存取電晶體。
存儲單元排列成行72和列73。垂直溝道存取電晶體71的有源區6形成在從半導體襯底1的本體部分15向外延伸的柱16中。疊層儲存電容器83被安置在有源區6的頂部上。絕緣結構42將相鄰行72的有源區6分隔開。迴繞型柵結構43形成在有源區6的側壁上。每行72的相鄰存取電晶體71的柵結構43被彼此耦合併形成字線41。字線41沿行72延伸。絕緣結構42將相鄰行72的字線41彼此分隔開。
圖14B是圖14A的布局沿B-B線的剖面圖。具有底部電極831、頂部電極833、以及其間的電介質層832的疊層電容器83，被安置在有源區6的頂部上。每個底部電極831連接到接觸栓834。接觸栓834向下延伸到相應有源區6的一部分。第二摻雜區62形成在與接觸栓834相鄰的有源區6中。提供層間電介質46以分隔各個接觸栓834。
位線2埋置在半導體襯底1中，沿列73延伸並垂直於行72行進。每條位線2耦合到沿各列73設置的存取電晶體71的有源區6的第一摻雜區61。第一摻雜區61形成在第二摻雜區62下方。溝道區63將每個第一摻雜區61與相應的第二摻雜區62分開。
當激勵隔層柵43時，存取電晶體71導通並根據掩埋位線2上的數據對儲存電容器83進行充電或放電。
在美國專利No.6504201、美國專利No.6355520B1、以及美國專利申請序列號No.20030205740中，描述了這種類型的電晶體陣列。
在上述各個專利文獻中，用離子注入方法在單晶半導體襯底內形成摻雜的線條結構，來提供掩埋位線。有源區形成在位線的頂上，使得第一摻雜區併入位線中一定程度，並在位線與有源區之間獲得低的接觸電阻。
通過注入半導體襯底形成的掩埋位線由於注入摻雜劑濃度和一般半導體性質的限制而遭遇到高的電阻。無法得到低於5×10-4Ωcm的電阻率。
隨著特徵尺寸的縮小，對於提供較低位線電阻和改進了的單元性能的存取電晶體陣列需要改進了的高密度封裝布局。
而且，上述布局遭遇到溝道區與襯底體部分分離，這導致少數電荷載流子在溝道區中積累。這些積累的少數載流子使單元的性能退化。
因此，需要這樣的垂直溝道存取電晶體陣列，其具有耦合到襯底本體部分以避免浮柵效應的溝道區。
還需要存取電晶體陣列的製造方法，該電晶體陣列具有位線電阻低且溝道區耦合到體襯底的垂直溝道存取電晶體。
發明內容
一方面，本發明提供了一種包含多個垂直溝道存取電晶體的存取電晶體陣列。此垂直溝道存取電晶體的有源區形成在從半導體襯底體部分向外延伸的半導體柱中。這些柱排列成行和列。各行柱被絕緣溝槽分隔。絕緣栓排列成絕緣栓列。每個絕緣栓將行中的相鄰柱分隔開。每個絕緣栓列分別具有相對的第一和第二側，其中，第一側與第一列柱相鄰，而第二側與第二列柱相鄰。用施加到電容性耦合於各個存取電晶體的字線的電壓，來控制存取電晶體。字線被安置在絕緣溝槽內。每個字線被安置成與相應柱行的柱相鄰，並沿相應絕緣溝槽延伸。柵電介質將字線與各個柱分開。垂直溝道存取電晶體連接到轉移電荷的位線。位線安置在絕緣栓下方，並沿各列絕緣栓延伸。利用單側位線接觸將每個位線耦合到第一列柱的柱中的有源區，同時使其與第二列柱的柱的有源區絕緣。
於是，根據第一方面，本發明提供了諸如DRAM、MRAM、FeRAM、PCRAM的存儲器件的高密度垂直溝道電晶體陣列，位線材料可選自高電導率材料，例如，諸如鎢、鉭、鈦的過渡金屬以及諸如氮化鎢的過渡金屬化合物。
根據一個優選實施方案，每個有源區包含第一和第二摻雜區以及第一與第二摻雜區之間的溝道區。第一和第二摻雜區是第一導電類型的。溝道區不摻雜，或是與第一導電類型相反的第二導電類型的。每個溝道區分隔相應有源區的第一與第二摻雜區。第二摻雜區形成在與襯底表面相鄰的有源區的上部。第一摻雜區形成在與各個單側位線接觸相鄰的所述有源區的下部。字線安置成與溝道區相鄰。位線耦合到第一摻雜區。每個有源區還包含本體接觸區。本體接觸區是第二導電類型的。每個本體接觸區形成為與相應的第一摻雜區相鄰。本體接觸區將第一摻雜區與相鄰的位線分隔開並從溝道區延伸到襯底的體部分。
於是，每個本體接觸區將相應有源區的溝道區連接到半導體襯底的體部分。避免了少數電荷載流子在溝道區中的積累，並提高了單元的性能。
另一方面，本發明提供了一種包含多個存儲單元的DRAM存儲器件，其中，每個存儲單元包含垂直溝道存取電晶體和電荷儲存器件。垂直溝道存取電晶體的有源區形成在從半導體襯底體部分向外延伸的半導體柱中。這些柱排列成行和列。各行柱被絕緣溝槽分隔。絕緣栓排列成絕緣栓列。每個絕緣栓分隔行內的相鄰柱。各列絕緣栓分別具有相對的第一和第二側，其中，第一側與第一列柱相鄰，而第二側與第二列柱相鄰。用施加到相應字線的電壓來控制存取電晶體。字線安置在絕緣溝槽內。每個字線安置成與相應柱行的柱相鄰，並沿相應絕緣溝槽延伸。柵電介質將字線與相應的柱分隔開。垂直溝道存取電晶體連接到轉移電荷的位線。位線安置在絕緣栓下方，並沿絕緣栓列延伸。利用單側位線接觸將每個位線耦合到第一列柱的柱中的有源區，同時使其與第二列柱的柱的有源區絕緣。每個儲存電容器安置在相應存取電晶體上方，並電連接到相應的有源區。
於是，本發明提供了高密度的DRAM存儲器件，其位線材料可選自高電導率材料，例如，諸如鎢、鉭、鈦的過渡金屬以及諸如氮化鎢的過渡金屬氮化物。
根據一個優選實施方案，每個有源區包含第一和第二摻雜區以及第一與第二摻雜區之間的溝道區。第一和第二摻雜區具有第一導電類型。溝道區不摻雜，或具有與第一導電類型相反的第二導電類型。每個溝道區分隔相應有源區的第一與第二摻雜區。第二摻雜區形成在與襯底表面相鄰的有源區的上部。第一摻雜區形成在與相應單側位線接觸相鄰的有源區的下部。字線安置成與溝道區相鄰。位線耦合到第一摻雜區。每個有源區還包含本體接觸區。本體接觸區具有第二導電類型。每個本體接觸區形成為與相應第一摻雜區相鄰，將第一摻雜區與相鄰的位線分開，並從溝道區延伸到襯底的體部分。每個儲存電容器耦合到相應存取電晶體的有源區的第二摻雜區。
於是，每個本體接觸區將相應有源區的溝道區連接到半導體襯底的體部分。避免了少數電荷載流子在溝道區中的積累，並提高了單元的性能。
根據另一種方面，本發明提供了一種製造存儲器件的存取電晶體陣列的方法，其中，將位線溝槽形成在半導體襯底中。將底部絕緣襯和掩埋位線形成在每個位線溝槽的下部，其中，底部絕緣襯使相應的位線與襯底絕緣。用犧牲材料填充位線上方的位線溝槽。形成絕緣溝槽，其中，絕緣溝槽垂直於位線溝槽延伸。絕緣溝槽的深度被選擇成使位線的相對的第一和第二垂直側壁至少被部分地暴露在絕緣溝槽內。從而由半導體襯底形成柱部分。每個柱分別安置在二個相鄰的絕緣溝槽和二個相鄰的位線溝槽之間。提供了溼法腐蝕掩模，其中，溼法腐蝕掩模覆蓋絕緣溝槽內的位線的第二垂直側壁。第一垂直側壁仍然被暴露。然後使底部絕緣襯裡凹陷。此凹陷從暴露的第一垂直側壁開始，並沿位線的第一側壁延伸，使得在位線與襯底之間形成斷片(divot)。這些斷片沿位線的第一側壁延伸。然後用導電材料填充這些斷片。填充斷片的導電材料形成了單側的位線接觸。每個單側位線接觸將相應的位線耦合到與第一側壁相鄰的有源區之一。然後，在暴露於絕緣溝槽中的柱的側壁上形成柵電介質。在與柵電介質相鄰的絕緣溝槽內形成字線。每個字線沿相應的絕緣溝槽延伸。
在一個優選實施方案中，底部絕緣襯被完全從位線的第一側壁清除，使得每個單側位線接觸在二個相鄰的絕緣溝槽之間延伸。由此單側位線接觸的電阻最小化。
根據本發明方法的另一優選實施方案，位線至少部分地由過渡金屬或過渡金屬的氮化物形成，從而最小化位線電阻。
根據本發明方法的另一優選實施方案，位線至少部分地由高摻雜的半導體材料形成。隨後第一摻雜區在柱底部中的形成則可以利用位線的半導體部分的摻雜劑的向外擴散來提供。
在其它實施方案中，位線可以包含高摻雜的半導體部分和過渡金屬部分二者。
優選在形成絕緣溝槽之前，將帽層氧化物形成在位線的頂部上。此帽層氧化物在隨後的腐蝕過程中對下方的位線進行保護。
根據另一優選實施方案，在用犧牲材料填充位線溝槽之前，將頂部絕緣襯形成在位線上方的位線溝槽的側壁上，使得在保護有源區的情況下清除犧牲材料或將犧牲材料用作絕緣栓的部分是可行的。
在另一優選實施方案中，在提供溼法腐蝕掩模之前，在絕緣溝槽的垂直側壁上形成氮化物隔層，其中，氮化物隔層保護有源區免受後續腐蝕步驟和注入步驟的影響。
根據本發明方法的另一優選實施方案，藉助於首先澱積共形的多晶矽層，來提供溼法腐蝕掩模。然後，與絕緣溝槽一致執行傾斜注入，使覆蓋絕緣溝槽內位線第二垂直側壁的多晶矽層的第二區被摻雜，而覆蓋絕緣溝槽內位線第一垂直側壁的多晶矽層的第一區保持不被摻雜。然後，多晶矽層的第一部分相對於第二部分被選擇性地清除。從而提供一種用來對單側位線接觸進行圖形化的非光刻和自對準的方法。有利的是，二個光刻圖形化過程足以圖形化存取電晶體陣列。從而由於二個掩模彼此垂直取向，故二個條形掩模的對準不是關鍵性的。
優選在填充斷片之前執行阱注入，使得在對應於位線的深度或更深的深度下在襯底中形成第二導電類型的掩埋層。而且，重摻雜的半導體材料，優選為多晶矽或多晶鍺，被用作導電材料。然後，由於重摻雜多晶矽的摻雜劑的外擴散在與相應單側位線接觸相鄰的柱的底部區中形成第一導電類型的第一摻雜區，其中，掩埋層在對應於第一摻雜區的區域中被摻雜劑反摻雜。從而掩埋層的殘留部分將第一摻雜區與下一條位線分開。掩埋層的殘留部分形成本體接觸區。執行進一步的阱注入，使得在小柱的上部形成第一導電類型的第二摻雜區，其中，執行該阱注入，使得溝道區將每個第二摻雜區與相應的第一摻雜區分隔開。利用各個本體接觸區，將各個溝道區連接到襯底的體部分。從而能夠提供本體接觸而不增大單元的尺寸。
在另一優選實施方案中，用介電材料來取代犧牲材料，其中，介電材料形成絕緣栓，從而提供了增強的絕緣性質。
本發明方法的其它優選實施方案包含用來形成迴繞或環繞柵結構的一些額外步驟。柵介質的其它區域從而被形成在鄰接於絕緣栓的小柱側壁上。導電材料至少部分地取代絕緣栓中的犧牲材料，並被連接到字線。
根據一個實施方案，犧牲材料被凹陷成對應於或低於字線下邊緣的深度，其中，在一行小柱內的小柱之間形成坑，且其中，頂部絕緣襯的一些部分被暴露在坑的側壁上。頂部絕緣襯的暴露部分的厚度被減小，以便提供與柱中有源區的足夠的電容性耦合。減薄了的頂部絕緣襯的部分然後可以有效作為柵電介質的另一些部分。用導電材料填充顯著地低於字線上邊緣的坑的下部。此導電材料構成連接到字線的柵導體栓。用絕緣材料填充字線上邊緣上方的坑上部。
當柵電介質被形成在柱的側壁上時，若犧牲材料是多晶矽，則在暴露於絕緣溝槽內的犧牲材料部分上形成電柵介質結構的額外的臨時的部分。在一個優選實施方案中，在填充坑下部之前，這種臨時的柵電介質的部分被清除。
在清除柵介質的臨時部分的過程中，優選減小頂部絕緣襯的厚度。
從結合附圖對其示例性實施方案的下列詳細描述，本發明的這些和其它的目的、特徵、以及優點將變得明顯。
參照下列附圖來詳細地描述本公開，其中圖1A至圖1C分別示出了根據本發明第一實施方案的具有雙柵結構的存取電晶體陣列的透視圖和剖面圖；圖2A和圖2B分別是用來根據本發明方法第一實施方案加工的其中形成有掩埋位線的半導體襯底的平面圖和剖面圖；圖3A和圖3B分別是用來根據本發明方法第一實施方案加工的具有被犧牲材料覆蓋的掩埋位線的圖2A和圖2B的半導體襯底的平面圖和剖面圖；圖4A至圖4D示出了根據本發明方法第一實施方案的形成有絕緣溝槽的圖3A和圖3B半導體襯底的平面圖和剖面圖；圖5A至圖5D示出了用來根據本發明方法第一實施方案加工的形成有溼法腐蝕掩模的圖4A至圖4D的半導體襯底的平面圖和剖面圖；圖6A和圖6B分別示出了用來根據本發明方法第一實施方案加工的在絕緣襯中形成有斷片的圖5A至圖5D的半導體襯底的平面圖和剖面圖；圖7A和圖7B示出了用來根據本發明方法第一實施方案加工的形成有單側位線接觸的圖6A和圖6B的半導體襯底的平面圖和剖面圖；圖8A和圖8B示出了用來根據本發明方法第一實施方案加工的形成有字線的圖7A和圖7B的半導體襯底的平面圖和剖面圖；圖9A至圖9C示出了用來根據本發明方法第一實施方案加工的清除了溝槽絕緣掩模並被整平的圖6A和圖6B的半導體襯底的平面圖和剖面圖；圖10A和圖10B示出了圖8A和圖8B的半導體襯底的放大平面圖和放大剖面圖；圖11A和圖11B示出了用來根據本發明方法第二實施方案加工的犧牲材料被凹陷的圖10A和圖10B的半導體襯底的平面圖和剖面圖；圖12A和圖12B示出了用來根據本發明方法第二實施方案加工的具有柵導體栓的圖10A和圖10B的半導體襯底的平面圖和剖面圖；圖13示出了根據本發明另一實施方案的具有環繞柵結構的存取電晶體陣列的透視圖；圖14A和圖14B示出了根據現有技術的垂直溝道存取電晶體陣列的平面圖和剖面圖。
不同圖中的相應附圖標記表示相應的部件和結構，除非另有說明。這些圖是為了清晰地說明優選實施方案的有關情況而繪製的，沒有必要按比例繪製。
具體實施例方式
參照圖2-9，用平面圖和剖面圖示出了製造圖1的存取電晶體陣列的各個工藝步驟。
參照圖2，提供了襯底1。襯底1優選由諸如單晶矽的半導體材料形成。
在襯底1的襯底表面10上澱積位線掩模層。位線掩模層優選由氮化矽形成。用光刻工藝對位線掩模層進行圖形化，以便提供具有條形圖形的位線掩模81。
在本發明的一個優選實施方案中，位線掩模81的線條和線條之間的間距的寬度優選為1F距離，其中F是相應光刻工藝所能獲得的周期性線條圖形的最小特徵尺寸。利用1F的線條和間距的寬度，可得到4F2的單元尺寸，由此高的封裝密度是可行的。
在本發明的其它實施方案中，線條和間距的寬度被選擇成使得電晶體的電學特性或工藝流程得到改進。在圖2-9所示的實施方案中，間距的寬度被確定為1×F，以便優化封裝密度，而線條寬度為2×F，以便增大溝道寬度和改進器件特性。
根據位線掩模的圖形在襯底1中蝕刻位線溝槽20。該方向性蝕刻導致多個被位線溝槽20分隔開且沿列73延伸的半導體襯底1的豎條(column bar)。用熱生長或澱積方法在位線溝槽20內提供底部絕緣襯31，其覆蓋位線溝槽20的底部和側壁。澱積優選為氮化鈦的阻擋襯21，其覆蓋底部絕緣襯31。隨後在位線溝槽20中澱積金屬22。金屬22和阻擋襯21被回腐蝕。
圖2B的剖面圖示出了位線2，它包含腐蝕之後的凹陷的金屬22和凹陷的阻擋襯21。底部絕緣襯31將位線2與襯底1分隔開。
在本發明的一個實施方案中，在位線2的頂部上提供帽層氧化物32。帽層氧化物32在後續腐蝕步驟中對位線2進行保護。
在圖2A平面圖和圖2B剖面圖中突出表示了存取電晶體陣列7的單個存取電晶體71的區域。
參照圖3B，用熱生長或澱積方法，在位線2上方的位線溝槽20的側壁上，優選由氧化矽形成頂部絕緣襯33。
澱積優選為多晶矽的犧牲材料51並使其凹陷，使得犧牲材料51填充位線2上方的位線溝槽20。
犧牲材料51填充位線掩模81上邊緣與位線2上邊緣之間的位線溝槽20。頂部絕緣襯33將犧牲材料51與襯底1分隔開。
優選由氮化矽澱積另一掩模層並用光刻工藝對其圖形化，以便提供絕緣溝槽掩模82。絕緣溝槽掩模82顯示出正交於位線掩模81的線條和間距延伸的平行線條和間距的條形圖形。
根據本發明的一個實施方案，線條和間距的寬度都對應於最小特徵尺寸F，以實現高封裝密度。
然後，通過由犧牲材料51和襯底1形成的豎條腐蝕絕緣溝槽40，腐蝕的深度足以至少部分地暴露位線2的垂直側壁。在本發明的一個實施方案中，側壁被完全暴露，絕緣溝槽40的深度至少為位線溝槽20的深度。
圖4A示出了暴露在絕緣溝槽40內的位線2的平面圖。在位線2之間，半導體襯底1部分暴露。位於絕緣溝槽40之間的犧牲材料51的殘留部分和半導體襯底1，被絕緣溝槽掩模82覆蓋且構成橫條(rowbar)。
在單個存取電晶體71的區域中，半導體襯底1未被凹陷的部分構成了從下方襯底1體部分15向外延伸並被二個相鄰絕緣溝槽40和二個由犧牲材料51構成的相鄰絕緣栓53迴繞的襯底柱16。
圖4B是沿平行於絕緣溝槽40延伸並被絕緣溝槽掩模82的線條覆蓋的橫條的沿圖4A中B-B線的剖面圖。
圖4D示出了沿絕緣溝槽的沿圖4C中D-D線的剖面圖。在所示實施方案中，絕緣溝槽40向下延伸到位線2的底部，使位線2的側壁完全暴露在絕緣溝槽40內。在未示出的其它實施方案中，絕緣溝槽40僅僅部分暴露位線2的側壁。
在絕緣溝槽40的垂直側壁上提供氮化物隔層52。在本發明的一個實施方案中，在矽上選擇性地生長氮化物隔層52。在其它實施方案中，澱積共形的氮化物襯並以各向異性的方式對其進行回腐蝕，使得氮化物襯從位線2的垂直側壁201和202的暴露部分被完全清除，同時仍然完全覆蓋橫條的矽部分。
優選由多晶矽或非晶矽來澱積掩模層。掩模層的厚度例如為小於位線高度的一半。
利用與絕緣溝槽40一致的傾斜注入37，掩模層的第二區被摻雜摻雜劑，而被位線2遮擋的第一區保持不摻雜。然後用適當的腐蝕工藝，相對於摻雜區選擇性地清除掩模層的未被摻雜的第一區。留下的第二區形成溼法腐蝕掩模36。
圖5A是平面圖示出了溼法腐蝕掩模36，其覆蓋位線2和與絕緣溝槽40內的位線2相鄰的第二側的襯底1的第二區。襯底1被暴露在與位線2的第一側壁201相鄰的第一區中，其中，第一側壁201和第二側壁202是位線2的相對側的垂直側壁。
圖5B是沿圖5A中B-B線的剖面圖。箭頭37表示傾斜注入。傾斜注37的角度可以使得掩模層被遮擋的第一區的寬度大於掩模層的厚度。
參照為沿圖5C中D-D線的剖面圖的圖5D，氮化物隔層52覆蓋由犧牲材料51形成的橫條和襯底柱16的垂直側壁。
執行溼法腐蝕步驟，此步驟相對於襯底1、阻擋襯21、以及氮化物隔層52選擇性地清除底部絕緣襯31的材料。此溼法腐蝕具有各向同性性質。此溼法腐蝕使底部絕緣襯裡31從位線2第一側壁201上的底部絕緣襯31的暴露部分開始凹陷，並沿所有方向進行。
在圖6A中，用箭頭38示出了底部絕緣襯裡31凹陷的方向。底部絕緣襯31至少部分地，優選為完全地從位線2的第一側壁201被清除。
參照為沿圖6A中B-B線的剖面圖的圖6B，用溼法腐蝕步驟來形成位線2與下方襯底1的部分之間的絕緣體斷片34。此絕緣體斷片34沿相應位線2的側壁從絕緣溝槽40內的側壁暴露部分延伸到不超過相應位線2的中間。垂直於剖面線延伸的其它絕緣體斷片(未示出)從下部切開相鄰的橫條，並沿位線2的第一側壁201延伸。
在此例子中，絕緣體斷片34從一個絕緣溝槽40延伸到相應的相鄰的絕緣溝槽40，從而分別完全從下部切開二個相鄰絕緣溝槽40之間的橫條。
根據本領域熟知的技術來澱積優選為多晶矽或多晶鍺的摻雜的半導體材料，使絕緣體斷片34被填充。澱積在絕緣體斷片34外的多晶矽在幹法腐蝕步驟中被各向異性地清除。多晶矽的剩餘部分填充絕緣體斷片34，從而形成單側位線接觸3。
圖7A示出了平面圖，其中，突出示出了單個存取電晶體71的區域。單側位線接觸3將突出標出的存取電晶體71耦合到右側位線2。
參照為沿圖7A中B-B線的剖面圖的圖7B，襯底1的柱16構成存取電晶體71的有源區。位線2位於位線溝槽20的下部，並分隔行72內的有源區6。犧牲材料51填充位線溝槽20的上部。具有有源區6的各個柱16鄰接於二個相鄰的位線2。利用單側位線接觸3，將每個柱16的有源區6耦合到相應的右側位線2，並通過底部絕緣襯31的剩餘部分使其與左側位線2分開。
優選預先，至少在填充斷片34之前，執行阱注入，在襯底1中形成第二導電類型的掩埋層，其深度對應於位線2的深度。利用高摻雜多晶矽的摻雜劑的向外擴散，在與相應單側位線接觸3相鄰的柱15的底部區域形成第一導電類型的第一摻雜區61。在對應於第一摻雜區的區域中，用摻雜劑對掩埋層進行反摻雜。第一摻雜區61從而通過埋置層的剩餘部分與相應下一個位線2保持分開。掩埋層的剩餘部分構形本體接觸區64。
用剝離方法清除氮化物隔層52，使柱16的垂直側壁被暴露。根據本領域熟知的技術，在與溝道區63相鄰的柱16的側壁上形成柵電介質44和字線41。
是為沿圖8A中B-B線的剖面圖的圖8B示出了在橫條的相對側上成對延伸的字線41，所述橫條由柱16形成且包含有源區6和犧牲材料51的栓。
電介質字線填充提供了絕緣結構42，其分隔分別形成在各個絕緣溝槽40內的成對隔層字線41。
清除絕緣溝槽掩模82。位線掩模81的剩餘部分覆蓋具有有源區6的柱16，犧牲材料51同時被暴露。清除犧牲材料51，並用諸如二氧化矽或氮化矽的絕緣材料取代，以便提供增強的單元隔離。
此結構被整平，其中，絕緣溝槽掩模82的剩餘部分被清除。這樣形成的結構然後被加工，以便用熟知的技術隨之以常規的後端(BEOL)工藝，在整平了的表面上製造儲存電容器或其它儲存器件。
圖1A至1C的透視圖和剖面圖示出了存取電晶體陣列的最終結構。
圖1-9涉及到開放位線單元概念的雙柵結構。未示出的本發明的其它實施方案涉及到開放和摺疊位線單元概念的單柵結構。
在開放位線概念的單柵結構中，各個字線可以被安置在與各行柱相鄰的絕緣溝槽之一中，而相對的絕緣溝槽要麼完全被絕緣材料填充，要麼埋置參考柵線。
在摺疊位線概念的單柵結構中，每個字線被交替地耦合到二個相鄰柱行之一的有源區。
圖10-12涉及到提供具有環繞柵結構的存取電晶體陣列的方法。雖然對於雙柵結構，犧牲材料完全被絕緣材料取代，但提供柵電介質和導電材料來代替絕緣材料，以提供環繞柵結構。
圖10B是圖8B的放大圖。圖10A是沿字線41上邊沿與下邊沿之間剖面線的水平剖面。
字線41沿柱16的行行進。柵電介質44將字線41與柱16和犧牲材料51分開。頂部絕緣襯33使柱16與犧牲材料51絕緣。
參照圖11B，犧牲材料51被回腐蝕到至少對應於字線41下邊緣的深度，其中，在同一柱行72內的相鄰柱16之間形成坑55。與坑55相鄰的柵電介質44的區域和頂部絕緣襯33的上部被暴露。
頂部絕緣襯33的暴露部分的厚度被減小。清除與坑55相鄰的柵介質44的暴露區。二個步驟優選作為一個溼法腐蝕步驟來執行，其中，該溼法腐蝕步驟對柵電介質44的材料和對頂部絕緣襯33的材料都是有效的。柵電介質41和頂部絕緣襯裡33優選都由諸如氧化矽的氧化物製成。
導電材料被澱積到凹坑55中，並被凹陷到不超過字線44上邊緣的深度。澱積絕緣材料，以便完成坑55的填充。
參照圖12A，澱積的導電材料形成柵導體栓54。每個柵導體栓54電連接二個延伸在相應柱行72的相對側上的字線。凹陷的頂部絕緣襯33的減薄了的區域構成柵介質44的其它區域，並將柵導體栓54電容性耦合到形成在柱16內的相鄰有源區，使得有源區的溝道區內的導電溝道的部分與柵導體栓54相鄰地形成。形成了包含二個相對的字線44和二個柵導體栓54的環繞柵結構。
根據此例子，導電材料是多晶矽。
是為沿圖12A中B-B線的剖面圖的圖12B示出了字線41下邊緣下方的犧牲材料51的剩餘部分51』。柵導體栓54連接成對的字線41。絕緣材料覆蓋字線41上邊緣上方的柵導體栓54。
圖13的透視圖示出了具有環繞柵結構的本發明存取電晶體陣列的另一實施方案。柵導體栓54在位線2與柱16上邊緣之間延伸。帽層氧化物(未示出)將柵導體栓54與位線2分開。
已經描述了具有垂直溝道存取電晶體的電晶體陣列以及用來製造具有低位線電阻和改進了的開關特性的存取電晶體陣列的方法的優選實施方案，這些是說明性的而非限制性的，要指出的是，本技術領域的熟練人員能夠根據上述論述做出各種修正和改變。因此，要理解的是，可以在所公開的本發明的特定實施方案中做出這些改變，這些改變是在所附權利要求所述的本發明的範圍與構思之內。這樣就用專利法所要求的細節描述了本發明，在所附權利要求中提出了專利權證書要求以及希望得到的保護範圍。
雖然參照其具體的實施方案已經詳細地描述了本發明，但本技術領域的熟練人員可以理解的是，能夠在其中做出各種改變和修正而不偏離本發明的構思與範圍。因此認為本發明覆蓋了所附權利要求及其等效物範圍內的本發明的各種修正和改變。
附圖標記清單1襯底
10表面15襯底體部分16襯底柱2 位線20位線溝槽201 第一側壁202 第二側壁21阻擋襯22金屬3 單側位線接觸31底部絕緣襯32帽層氧化物33頂部絕緣襯34絕緣斷片35斷片填充36溼法腐蝕掩模37掩模注入38斷片生長40絕緣溝槽41字線42絕緣結構43迴環繞型柵結構44柵電介質451 第一側452 第二側46層間電介質51犧牲材料51』 凹陷的犧牲材料52氮化物隔層53絕緣栓54柵導體栓55坑
6 有源區61第一摻雜區62第二摻雜區63溝道區64本體接觸區7 存取電晶體陣列71存取電晶體72柱行73柱列731 第一柱列732 第二柱列74絕緣栓列741 第一側742 第二側8 存儲器件81位線掩模82絕緣溝槽掩模83儲存電容器831 底部電極832 電介質層833 頂部電極834 接觸栓
權利要求
1.一種存取電晶體陣列，它包含半導體襯底；多個從襯底體部分向外延伸並排列成行和列的襯底柱，每個襯底柱形成垂直溝道存取電晶體的有源區；分隔各柱行的絕緣溝槽；絕緣栓列，每個絕緣栓將每行柱內的相鄰柱分開，每列絕緣栓具有相對的第一和第二側，第一側與第一列柱相鄰，而第二側與第二列柱相鄰；用來控制存取電晶體的字線，這些字線被安置在絕緣溝槽內，每個字線設置成與相應的柱行的柱相鄰，並通過柵電介質與相應的柱絕緣；以及用來轉移電荷的位線，這些位線被設置在絕緣栓下方，並沿絕緣栓的列延伸，每個位線經由相應的單側位線接觸耦合到第一柱列的柱中的有源區，且每個位線與第二柱列的柱的有源區絕緣。
2.權利要求1的存取電晶體陣列，其中，每個有源區包含形成在與相應單側位線接觸相鄰的有源區下部中的第一導電類型的第一摻雜區；形成在與襯底表面相鄰的有源區上部中的第一導電類型的第二摻雜區；以及不摻雜的或第二導電類型的溝道區，此溝道區分隔第一和第二摻雜區；其中，字線與溝道區相鄰地設置，且其中位線耦合到第一摻雜區。
3.權利要求2的存取電晶體陣列，其中，每個有源區包含具有第二導電類型的本體接觸區，每個本體接觸區與相應的第一摻雜區相鄰地形成並將溝道區耦合到襯底的體部分。
4.權利要求3的存取電晶體陣列，其中，第一導電類型是n型導電的。
5.權利要求1的存取電晶體陣列，其中，位線包含過渡金屬或過渡金屬的氮化物。
6.權利要求1的存取電晶體陣列，其中，單側位線接觸包含摻雜的多晶矽或摻雜的多晶鍺。
7.權利要求1的存取電晶體陣列，其中，絕緣栓完全由絕緣材料形成。
8.權利要求1的存取電晶體陣列，其中，絕緣栓包含多晶矽，且其中，在該多晶矽與有源區之間設置頂部絕緣襯。
9.權利要求8的存取電晶體陣列，其中，每個絕緣栓包含字線下邊緣下方和字線上邊緣上方的絕緣材料；以及字線下邊緣與上邊緣之間的柵導體栓，此柵導體栓通過柵電介質的另一些部分與有源區分隔開，並耦合到字線。
10.權利要求9的存取電晶體陣列，其中，柵電介質的另一些部分包含頂部絕緣襯的減薄了的部分。
11.一種存儲器件，它包含半導體襯底；多個從襯底體部分向外延伸並排列成行和列的襯底柱，每個柱形成垂直溝道存取電晶體的有源區；分隔各柱行的絕緣溝槽；絕緣栓列，每個絕緣栓分隔每個柱行內的相鄰柱，每個絕緣栓列具有相對的第一和第二側，第一側與第一柱列相鄰，而第二側與第二柱列相鄰；用來控制垂直溝道存取電晶體的字線，這些字線被安置在絕緣溝槽內，每個字線與相應柱行的柱相鄰地設置；用來轉移電荷的位線，這些位線設置在絕緣栓下方，並沿絕緣栓列延伸，每個位線經由相應的單側位線接觸耦合到第一柱列的柱中的有源區，且每個位線與第二柱列的柱的有源區絕緣；以及設置在有源區上方的儲存電容器，每個儲存電容器耦合到有源區之一。
12.權利要求11的存儲器件，其中，每個有源區包含形成在與相應單側位線接觸相鄰的有源區下部中的第一導電類型的第一摻雜區；形成在與襯底表面相鄰的有源區上部中的第一導電類型的第二摻雜區；以及不摻雜的或第二導電類型的溝道區，此溝道區分隔第一和第二摻雜區；其中，字線與溝道區相鄰地設置，且其中位線耦合到第一摻雜區，且其中每個儲存電容器耦合到相應有源區的第二摻雜區。
13.權利要求12的存儲器件，其中，每個有源區包含具有第二導電類型的本體接觸區，每個本體接觸區與相應的第一摻雜區相鄰地形成並將溝道區耦合到襯底的體部分。
14.權利要求11的存儲器件，其中，第一導電類型是n型導電的。
15.權利要求11的存儲器件，其中，位線包含過渡金屬或過渡金屬化合物。
16.權利要求11的存儲器件，其中，單側位線接觸包含摻雜的多晶半導體材料。
17.權利要求11的存儲器件，其中，絕緣栓完全由絕緣材料形成。
18.權利要求11的存儲器件，其中，絕緣栓包含多晶矽，且其中在該多晶矽與有源區之間設置頂部絕緣襯。
19.權利要求18的存儲器件，其中，每個絕緣栓包含字線下邊緣下方和字線上邊緣上方的絕緣材料；以及字線下邊緣與上邊緣之間的柵導體栓，此柵導體栓通過柵電介質的部分與有源區分隔，並耦合到字線。
20.權利要求19的存儲器件，其中，柵電介質的另一些部分包含頂部絕緣襯的減薄了的部分。
21.一種製造存儲器件的存取電晶體陣列的方法，包含下列步驟在半導體襯底中形成位線溝槽；在每個位線溝槽的下部形成底部絕緣襯和掩埋位線，此底部絕緣襯使相應的位線與半導體襯底絕緣；用犧牲材料填充位線上方的位線溝槽；形成絕緣溝槽，此絕緣溝槽垂直於位線溝槽延伸，絕緣溝槽的深度至少使位線的相對的第一和第二垂直側壁至少被部分地暴露在絕緣溝槽內，其中，在半導體襯底中形成柱，每個柱分別被安置在二個相鄰的絕緣溝槽和二個相鄰的位線溝槽之間；提供溼法腐蝕掩模，此溼法腐蝕掩模覆蓋絕緣溝槽內的位線的第二垂直側壁，而第一垂直側壁仍然被暴露；從暴露的第一垂直側壁開始使底部絕緣襯凹陷，使得在位線與襯底之間形成斷片，這些斷片沿位線的第一側壁延伸；用導電材料填充這些斷片，此導電材料形成單側位線接觸，每個單側位線接觸將相應位線耦合到與第一側壁相鄰的相應有源區；在柱的側壁上形成柵電介質，這些側壁被絕緣溝槽暴露；以及在絕緣溝槽內形成字線，柵電介質將這些字線與有源區分隔。
22.根據權利要求21的方法，其中，底部絕緣襯被完全從相應位線的第一側壁清除，使得每個單側位線接觸在二個相鄰的絕緣溝槽之間延伸。
23.根據權利要求21的方法，其中，位線包含過渡金屬或過渡金屬的氮化物。
24.根據權利要求21的方法，其中，位線包含高摻雜的半導體材料。
25.根據權利要求21的方法，其中，在用犧牲材料填充位線溝槽之前，在位線上形成帽層氧化物。
26.根據權利要求21的方法，其中，在用犧牲材料填充位線溝槽之前，在位線上方的位線溝槽的側壁上形成頂部絕緣襯。
27.根據權利要求21的方法，其中，在提供溼法腐蝕掩模之前，在絕緣溝槽的垂直側壁上形成氮化物隔層。
28.根據權利要求21的方法，其中，提供溼法腐蝕掩模包含澱積共形的多晶矽層；與絕緣溝槽一致地執行傾斜注入，使覆蓋絕緣溝槽內位線第二垂直側壁的多晶矽層的第二區被摻雜而覆蓋絕緣溝槽內位線第一垂直側壁的多晶矽層的第一區保持不被摻雜；以及相對於第二部分選擇性地清除多晶矽層的第一部分。
29.根據權利要求21的方法，還包含下列步驟在填充斷片之前，執行阱注入，使得在對應於位線的深度或更深的深度，在襯底中形成第二導電類型的掩埋層；提供重摻雜的多晶矽作為填充斷片的導電材料；以及利用摻雜劑從重摻雜多晶矽的向外擴散，在與相應單側位線接觸相鄰的柱的底部區中，形成第一導電類型的第一摻雜區，每個第一摻雜區通過掩埋層的剩餘部分而保持與相應的相鄰位線分隔開，所述剩餘部分形成本體接觸區。
30.根據權利要求29的方法，還包含執行進一步的阱注入的步驟，使得在柱的上部形成第一導電類型的第二摻雜區，每個第二摻雜區通過溝道區保持與相應的第一摻雜區分隔開，所述溝道區通過相應的本體接觸區連接到體部分。
31.根據權利要求30的方法，其中，字線沿與溝道區相鄰的絕緣溝槽的側壁形成。
32.權利要求21所述的方法，還包含用介電材料取代犧牲材料，該介電材料形成絕緣栓。
33.權利要求21所述的方法，還包含使犧牲材料凹陷到低於字線下邊緣的深度，其中，在柱行內的柱之間形成坑，且其中頂部絕緣襯的部分被暴露在坑的側壁上；減小頂部絕緣襯的暴露部分的厚度，使得頂部絕緣襯的剩餘部分有效充當柵電介質的另一些部分；用柵導體栓填充字線上邊緣下方的坑的下部，其中柵導體栓連接到字線；以及用絕緣材料填充字線上邊緣上方的坑上部。
34.權利要求33所述的方法，其中，當在柱的側壁上形成柵電介質時，在暴露於絕緣溝槽內的犧牲材料的部分上形成柵電介質的臨時部分，且其中，在填充坑下部之前，清除柵電介質的該臨時部分。
35.權利要求34所述的方法，其中，在清除柵電介質的臨時部分的過程中，頂部絕緣襯的厚度被減小。
全文摘要
提供了一種半導體儲存器件的電晶體陣列。多個從半導體襯底體部分向外延伸的半導體柱被排列成行和列。每個柱形成垂直溝道存取電晶體的有源區。在柱行之間形成絕緣溝槽。掩埋字線在絕緣溝槽內沿柱行延伸。在柱列之間形成位線溝槽。位線在位線溝槽下部中垂直於字線延伸。第一和第二柱列面對相鄰的每個位線。每個位線經由多晶矽形成的單側位線接觸耦合到第一柱列的柱中的有源區，並與第二柱列的柱的有源區絕緣。
文檔編號H01L21/8242GK1819205SQ20051012852
公開日2006年8月16日 申請日期2005年11月30日 優先權日2004年11月30日
發明者A·蒂斯, K·米姆勒 申請人:因芬尼昂技術股份公司