一種單晶矽襯底上製備矽納米線的方法
2023-05-27 00:07:01
專利名稱：一種單晶矽襯底上製備矽納米線的方法
技術領域：
本發明涉及集成電路製造技術領域，特別涉及一種單晶矽襯底上製備矽納米線的方法。
背景技術：
近年來，伴隨著人們對納米技術領域的不斷探索和研究，具有一維納米結構的材料，如矽納米線，引起了越來越多的人的關注。矽納米線具有顯著的量子效應、超大的比表面積等特性，在MOS器件、傳感器等領域有著良好的應用前景。如何用一種簡單、可控、低成本的方式製備出矽納米線，成為了一項重要的課題。矽納米線的製備方法主要可以分為「自底向上」(bottom-up)和「自頂向下」(top-down)兩大類。自底向上的方法主要是依靠納米技術，利用催化劑催化生長納米線。該方法雖然可以一次性大批量生產出矽納米線，但是很難實現納米線的定位生長，並且和傳統的自頂向下的CMOS集成電路加工工藝方式有著本質的區別，兼容性可能會成為阻礙其應用的一塊絆腳石。而隨著半導體工藝技術水平的不斷進步，依靠薄膜製備、光刻與刻蝕等技術製備矽納米線的自頂向下的方法越來越多。目前已有多個研究小組報導了他們製備矽納米線圍柵器件的方法。基於 SOI襯底，N. Singh小組採用交替式移相掩模光刻(alternating phase shift mask lithography)、裁剪技術和幹法刻蝕得到了長度不同、寬度在40nm至50nm之間的矽納米線條，完成後續工藝後得到了矽納米線圍柵器件(N.Singh et al. ,Ultra-Narrow Silicon Nanowire Gate-AlI-Around CMOS Devices :Impact of Diameter, Channel—Orientation and Low Temperature on Device Performance, IEEE International Electron Devices Meeting，2006)，但是這種方法對光刻的要求仍然很高。另外，也可以利用TMAH溶液在矽的 (100)和(111)晶面的高腐蝕選擇比在SOI襯底上加工製備矽納米線，然而該方法限定了襯底的晶向，存在一定的局限性(中國專利，授權公告號CN 1215530C)。總之，在SOI襯底上只需完成光刻圖案的定義、刻蝕以及納米線釋放，即可得到矽納米線。雖然基於SOI襯底製備矽納米線的工藝並不複雜，然而SOI襯底片的成本很高。如果能夠在單晶矽襯底上製備出矽納米線，則能大大降低成本。難點就在於如何使得定義得到的矽納米線懸空。
發明內容
本發明的目的在於提供一種單晶矽襯底上製備矽納米線的方法，以解決現有技術中基於SOI襯底製備矽納米線，成本較高的問題。為解決上述技術問題，本發明提供一種單晶矽襯底上製備矽納米線的方法，包括提供單晶矽襯底；在所述單晶矽襯底上依次形成第一二氧化矽層、氮化矽層及第二二氧化矽層；
利用第一掩模板光刻定義有源區，刻蝕去除所述有源區的第二二氧化矽層、氮化矽層及第一二氧化矽層，暴露出有源區的單晶矽襯底；橫向刻蝕去除部分氮化矽層，形成溝槽；在暴露出的單晶矽襯底上外延生長矽層，所述矽層充滿所述溝槽；利用第二掩模板光刻定義矽納米線支撐區域，刻蝕所述矽層，在所述溝槽內形成矽納米線；依次刻蝕去除有源區以外的第二二氧化矽層、氮化矽層及第一二氧化矽層，使得所述矽納米線懸空。可選的，在所述的單晶矽襯底上製備矽納米線的方法中，所述第一掩模板的圖形包括「工」字型。可選的，在所述的單晶矽襯底上製備矽納米線的方法中，所述第一掩模板的圖形包括多個順次連接的「工」字型。可選的，在所述的單晶矽襯底上製備矽納米線的方法中，所述第二掩模板的圖形包括「一」字型。可選的，在所述的單晶矽襯底上製備矽納米線的方法中，所述矽層的厚度大於第一二氧化矽層和氮化矽層的厚度之和。可選的，在所述的單晶矽襯底上製備矽納米線的方法中，所述第一二氧化矽層的厚度為50nm lOOnm，所述氮化矽層的厚度為20nm 50nm，所述第二二氧化矽層的厚度為 50nm IOOnm0可選的，在所述的單晶矽襯底上製備矽納米線的方法中，所述矽層的厚度為 IOOnm 200nmo可選的，在所述的單晶矽襯底上製備矽納米線的方法中，採用反應離子刻蝕的方法依次刻蝕去除有源區的第二二氧化矽層、氮化矽層及第一二氧化矽層，並使得刻蝕後露出的第二二氧化矽層/氮化矽層/第一二氧化矽層的夾層結構的側壁與單晶矽襯底平面形成的夾角為80度 85度。可選的，在所述的單晶矽襯底上製備矽納米線的方法中，採用濃磷酸加熱的方法橫向溼法刻蝕去除部分氮化矽層，形成溝槽。可選的，在所述的單晶矽襯底上製備矽納米線的方法中，所述溝槽的寬度為 20nm 50nmo可選的，在所述的單晶矽襯底上製備矽納米線的方法中，採用感應耦合等離子體刻蝕的方法刻蝕所述矽層，暴露出部分第一二氧化矽層，並在所述溝槽內形成矽納米線。可選的，在所述的單晶矽襯底上製備矽納米線的方法中，採用緩衝氫氟酸溶液溼法刻蝕去除有源區以外的第一二氧化矽層和第二二氧化矽層，採用濃磷酸加熱的方法腐蝕去除有源區以外的氮化矽層。和現有的其他技術方法相比，本發明提供的一種單晶矽襯底上製備矽納米線的方法，具有如下有益效果(1)採用自頂向下的與傳統CMOS集成電路加工工藝相兼容的方法，在單晶矽襯底上製備矽納米線，便於生產，成本低廉，奠定了其在MOS器件領域的應用前景。(2)通過氮化矽層的高度和橫向腐蝕寬度定義矽納米線的尺寸，無需採用電子束直寫或浸沒式光刻等昂貴的小尺寸細線條光刻方法，工藝製備方法簡單、可控。此外，利用本發明製備的矽納米線，可以進一步製備出納米線傳感器或矽納米線圍柵器件等等，並可批量生產，有著廣泛的應用前景。
圖1是本發明實施例的單晶矽襯底上製備矽納米線的方法的框流程示意圖；圖加是本發明實施例一的單晶矽襯底上製備矽納米線的方法中使用的第一掩模板的俯視示意圖；圖2b是本發明實施例一的單晶矽襯底上製備矽納米線的方法中使用的第二掩模板的俯視示意圖；圖2c是本發明實施例一的單晶矽襯底上製備矽納米線的方法中使用第二掩模板時與第一掩模板的套準示意圖；圖3a 3g是本發明實施例一的單晶矽襯底上製備矽納米線的方法沿圖2c中AA』 所示方向的剖面流程示意圖；圖4是本發明實施例一的單晶矽襯底上製備矽納米線的方法沿圖2c中BB』所示方向的剖面示意圖；圖fe是本發明實施例二的單晶矽襯底上製備矽納米線的方法中使用的第一掩模板的俯視示意圖；圖恥是本發明實施例二的單晶矽襯底上製備矽納米線的方法中使用的第二掩模板的俯視示意圖；圖5c是本發明實施例二的單晶矽襯底上製備矽納米線的方法中使用第二掩模板時與第一掩模板的套準示意圖；圖6是本發明實施例二的單晶矽襯底上製備矽納米線的方法沿圖5c中AA』所示方向的剖面示意圖。
具體實施例方式以下結合附圖和具體實施例對本發明提供的單晶矽襯底上製備矽納米線的方法作進一步詳細說明。根據下面說明和權利要求書，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。請參考圖1，其為本發明實施例的單晶矽襯底上製備矽納米線的方法的框流程示意圖。如圖1所示，所述單晶矽襯底上製備矽納米線的方法包括如下步驟SlO 提供單晶矽襯底；Sll 在所述單晶矽襯底上依次形成第一二氧化矽層、氮化矽層及第二二氧化矽層；S12:利用第一掩模板光刻定義有源區，刻蝕去除所述有源區的第二二氧化矽層、 氮化矽層及第一二氧化矽層，暴露出有源區的單晶矽襯底；S13 橫向刻蝕去除部分氮化矽層，形成溝槽；S14 在暴露出的單晶矽襯底上外延生長矽層，所述矽層充滿所述溝槽；
S15:利用第二掩模板光刻定義矽納米線支撐區域，刻蝕所述矽層，在所述溝槽內形成矽納米線；S16:依次刻蝕去除有源區以外的第二二氧化矽層、氮化矽層及第一二氧化矽層， 使得所述矽納米線懸空。和現有的其他技術方法相比，本發明提供的一種單晶矽襯底上製備矽納米線的方法，具有如下有益效果(1)採用自頂向下的與傳統CMOS集成電路加工工藝相兼容的方法，在單晶矽襯底上製備矽納米線，便於生產，成本低廉，奠定了其在MOS器件領域的應用前景。(2)通過氮化矽層的高度和橫向腐蝕寬度定義矽納米線的尺寸，無需電子束直寫或浸沒式光刻等昂貴的小尺寸細線條光刻方法，工藝製備方法簡單、可控。此外，利用本發明製備的矽納米線，可以進一步製備出納米線傳感器或矽納米線圍柵器件等等，並可批量生產，有著廣泛的應用前景。實施例一請參考圖加 2c、圖3a 池及圖4，其中，圖加是本發明實施例一的單晶矽襯底上製備矽納米線的方法中使用的第一掩模板的俯視示意圖；圖2b是本發明實施例一的單晶矽襯底上製備矽納米線的方法中使用的第二掩模板的俯視示意圖；圖2c是本發明實施例一的單晶矽襯底上製備矽納米線的方法中使用第二掩模板時與第一掩模板的套準示意圖；圖3a 3g是本發明實施例一的單晶矽襯底上製備矽納米線的方法沿圖2c中AA』所示方向的剖面流程示意圖；圖4是本發明實施例一的單晶矽襯底上製備矽納米線的方法沿圖2c中BB』所示方向的剖面示意圖。首先，如圖3a所示，提供單晶矽襯底30。其次，如圖北所示，在所述單晶矽襯底30上依次形成第一二氧化矽層31、氮化矽層32及第二二氧化矽層33。具體的，採用低壓化學氣相沉積(Low Pressure Chemical Vapor Deposition, LPCVD)的方法在單晶矽襯底30的表面形成第一二氧化矽層31/氮化矽層32/第二二氧化矽層33的夾層結構。優選的，所述第一二氧化矽層31的厚度為50nm lOOnm，所述氮化矽層32的厚度為20nm 50nm，所述第二二氧化矽層33的厚度為50nm lOOnm。其中，氮化矽層32的厚度即決定了最終製備的矽納米線的高度。再次，如圖3c所示，利用第一掩模板20光刻定義有源區，刻蝕去除所述有源區的第二二氧化矽層33、氮化矽層32及第一二氧化矽層31，暴露出有源區的單晶矽襯底30。具體的，如圖加所示，所述第一掩模板20的圖形包括「工」字型。當所述第二二氧化矽層33 上使用的光刻膠(圖中未示出)為正性光刻膠時，所述「工」字型部分為透光區；當所述第二二氧化矽層33上使用的光刻膠為負性光刻膠時，所述「工」字型部分為非透光區。通過第一掩模板20進行光刻及後續的對第一二氧化矽層31、氮化矽層32及第二二氧化矽層33 的刻蝕工藝之後，將去除「工」字型的有源區的第二二氧化矽層33、氮化矽層32及第一二氧化矽層31，暴露出有源區的單晶矽襯底30。在本實施例中，採用各向異性反應離子刻蝕(Reactive Ion Kching，RIE)的方法依次刻蝕去除有源區的第二二氧化矽層33、氮化矽層32及第一二氧化矽層31，並使得刻蝕後露出的第二二氧化矽層33/氮化矽層32/第一二氧化矽層31的夾層結構的側壁與單晶矽襯底30平面形成的夾角Al為80度 85度。通過第二二氧化矽層33/氮化矽層32/第一二氧化矽層31的夾層結構的側壁與單晶矽襯底30平面形成的夾角Al為80度 85度， 可減少後續刻蝕矽的工藝中該側壁可能殘留的矽顆粒，提高形成的矽納米線的質量。接著，如圖3d所示，橫向刻蝕去除部分氮化矽層32，形成溝槽34。具體的，採用濃磷酸加熱的方法橫向溼法刻蝕去除部分有源區的氮化矽層32，形成溝槽34。優選的，所形成的溝槽34的寬度為20nm 50nm。其中，所述溝槽34的寬度即決定了最終製備的矽納米線的寬度。接著，如圖!Be所示，在暴露出的單晶矽襯底30上外延生長矽層35，所述矽層35充滿所述溝槽34。在此，由於只有有源區的單晶矽襯底30表面裸露，而其他區域被第二二氧化矽層33/氮化矽層32/第一二氧化矽層31的夾層結構所覆蓋，因此，外延生長矽層35的工藝只發生在有源區。優選的，所述矽層35的厚度大於第一二氧化矽層31和氮化矽層32 的厚度之和，從而保證所述矽層35充滿所述溝槽34，提高工藝的可靠性。在本實施例中，所述矽層35的厚度為IOOnm 200nm，所述矽層35的厚度可根據第二二氧化矽層33、氮化矽層32及第一二氧化矽層31的厚度之和，尤其是氮化矽層32及第一二氧化矽層31的厚度之和做相應調整。如圖3f所示，利用第二掩模板21光刻定義矽納米線支撐區域，刻蝕所述矽層35， 暴露出部分第一二氧化矽層31，並在所述溝槽內形成矽納米線36。具體的，如圖2b所示， 所述第二掩模板21的圖形包括「一」字型。進一步的，請參考圖2c，所述第二掩模板21的 「一」字型位於所述第一掩模板20的「工」字型的中間位置。在此，所述第二掩模板21與第一掩模板20的套準精度只需要常規的套準精度即可，即本發明中對於兩塊掩模板的套準精度並沒有特殊的高要求。在此，當所述矽層35上使用的光刻膠(圖中未示出)為正性光刻膠時，所述「一」 字型部分為透光區；當所述矽層35上使用的光刻膠(圖中未示出)為負性光刻膠時，所述 「一」字型部分為非透光區。即「工」字型的矽層35的中間部分將被去除(當然，位於「工」 字型中間的、溝槽34內的矽層由於第二二氧化矽層33的掩護而將保留下來)，而上下兩端部分將被保留，並在後續支撐矽納米線。通過第二掩模板21進行光刻及採用感應耦合等離子體刻蝕的方法刻蝕所述矽層35，暴露出部分第一二氧化矽層31，將在所述溝槽內形成矽納米線36。在此，可去除全部厚度的矽層35，也可去除部分厚度的矽層35，只需保證暴露出部分第一二氧化矽層31即可。所述矽納米線36的高度即氮化矽層32的厚度，在此為20nm 50nm，所述矽納米線36的寬度即溝槽34的寬度，在此為20nm 50nm，而所述矽納米線36的長度可根據所述 「一」字型掩模圖形的寬度確定，在此為IOOnm lOOOnm，所述矽納米線36的截面近似為矩形。最後，如圖3g所示，依次刻蝕去除有源區以外的第二二氧化矽層33、氮化矽層32 及第一二氧化矽層31，使得所述矽納米線36懸空。具體的，採用緩衝氫氟酸溶液(所述緩衝氫氟酸指氟化氫與氟化銨的混合溶液)溼法刻蝕去除有源區以外的第一二氧化矽層31 和第二二氧化矽層33，採用濃磷酸加熱的方法腐蝕去除有源區以外的氮化矽層32。在此， 可去除全部厚度的第一二氧化矽層31，也可去除部分厚度的第一二氧化矽層31。請參考圖4，通過上述工藝步驟，便得到了懸空的矽納米線36，同時，所述矽納米線支撐區域37 —方面可起到支撐矽納米線36的作用，另一方面，可用作矽納米線36兩端的電極引出區，例如可作為矽納米線傳感器的電極引出端，或者作為矽納米線圍柵器件的源極和漏極。實施例二請參考圖如 5(及圖6，其中，圖如是本發明實施例二的單晶矽襯底上製備矽納米線的方法中使用的第一掩模板的俯視示意圖；圖恥是本發明實施例二的單晶矽襯底上製備矽納米線的方法中使用的第二掩模板的俯視示意圖；圖5c是本發明實施例二的單晶矽襯底上製備矽納米線的方法中使用第二掩模板時與第一掩模板的套準示意圖；圖6是本發明實施例二的單晶矽襯底上製備矽納米線的方法沿圖5c中AA』所示方向的剖面示意圖。本實施例與實施例一的差別在於，所使用的第一掩模板40 (如圖fe所示)的圖形包括多個順次連接的「工」字型。而所使用的第二掩模板41 (如圖恥所示)與實施例一的第二掩模板21相同，均包括「一」字型。通過本實施例所使用的第一掩模板40，可最終形成多於兩條的矽納米線。如圖6 所示，在本實施例中，可同時形成6條矽納米線50，從而提高了產量，降低了生產成本。上述描述僅是對本發明較佳實施例的描述，並非對本發明範圍的任何限定，本發明領域的普通技術人員根據上述揭示內容做的任何變更、修飾，均屬於權利要求書的保護範圍。
權利要求
1.一種單晶矽襯底上製備矽納米線的方法，其特徵在於，包括提供單晶矽襯底；在所述單晶矽襯底上依次形成第一二氧化矽層、氮化矽層及第二二氧化矽層；利用第一掩模板光刻定義有源區，刻蝕去除所述有源區的第二二氧化矽層、氮化矽層及第一二氧化矽層，暴露出有源區的單晶矽襯底；橫向刻蝕去除部分氮化矽層，形成溝槽；在暴露出的單晶矽襯底上外延生長矽層，所述矽層充滿所述溝槽；利用第二掩模板光刻定義矽納米線支撐區域，刻蝕所述矽層，在所述溝槽內形成矽納米線；依次刻蝕去除有源區以外的第二二氧化矽層、氮化矽層及第一二氧化矽層，使得所述矽納米線懸空。
2.如權利要求1所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，所述第一掩模板的圖形包括「工」字型。
3.如權利要求1所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，所述第一掩模板的圖形包括多個順次連接的「工」字型。
4.如權利要求1所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，所述第二掩模板的圖形包括「一」字型。
5.如權利要求1至4中的任一項所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，所述矽層的厚度大於第一二氧化矽層和氮化矽層的厚度之和。
6.如權利要求1至4中的任一項所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，所述第一二氧化矽層的厚度為50nm lOOnm，所述氮化矽層的厚度為20nm 50nm，所述第二二氧化矽層的厚度為50nm lOOnm。
7.如權利要求6所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，所述矽層的厚度為IOOnm 200nm。
8.如權利要求1至4中的任一項所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，採用反應離子刻蝕的方法依次刻蝕去除有源區的第二二氧化矽層、氮化矽層及第一二氧化矽層，並使得刻蝕後露出的第二二氧化矽層/氮化矽層/第一二氧化矽層的夾層結構的側壁與單晶矽襯底平面形成的夾角為80度 85度。
9.如權利要求1至4中的任一項所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，採用濃磷酸加熱的方法橫向溼法刻蝕去除部分氮化矽層，形成溝槽。
10.如權利要求1至4中的任一項所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，所述溝槽的寬度為20nm 50nm。
11.如權利要求1至4中的任一項所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，採用感應耦合等離子體刻蝕的方法刻蝕所述矽層，暴露出部分第一二氧化矽層，並在所述溝槽內形成矽納米線。
12.如權利要求1至4中的任一項所述的單晶矽襯底上製備矽納米線的方法，其特徵在於，採用緩衝氫氟酸溶液溼法刻蝕去除有源區以外的第一二氧化矽層和第二二氧化矽層， 採用濃磷酸加熱的方法腐蝕去除有源區以外的氮化矽層。
全文摘要
本發明提供一種單晶矽襯底上製備矽納米線的方法，包括提供單晶矽襯底；在所述單晶矽襯底上依次形成第一二氧化矽層、氮化矽層及第二二氧化矽層；利用第一掩模板光刻定義有源區，刻蝕去除所述有源區的第二二氧化矽層、氮化矽層及第一二氧化矽層，暴露出有源區的單晶矽襯底；橫向刻蝕去除部分氮化矽層，形成溝槽；在暴露出的單晶矽襯底上外延生長矽層，所述矽層充滿所述溝槽；利用第二掩模板光刻定義矽納米線支撐區域，刻蝕所述矽層，在所述溝槽內形成矽納米線；依次刻蝕去除有源區以外的第二二氧化矽層、氮化矽層及第一二氧化矽層，使得所述矽納米線懸空。該工藝製備方法簡單、可控，生產成本低廉。
文檔編號B82Y40/00GK102496563SQ20111042496
公開日2012年6月13日 申請日期2011年12月16日 優先權日2011年12月16日
發明者範春暉 申請人:上海集成電路研發中心有限公司