偏置電路和電機驅動器的製作方法

2023-05-27 02:50:51

本發明總體涉及電機，並且更具體地講，涉及三相電機。

背景技術：

多相電機用於多種應用，包括磁碟驅動器、數字視頻光碟播放器、掃描儀、印表機、繪圖儀、汽車和航空業中所用的致動器，等等。通常，多相電機包括產生旋轉磁場的靜止部分或定子以及通過旋轉磁場於其中產生扭矩的非靜止部分或轉子。扭矩使轉子旋轉，這繼而又使連接到轉子的軸旋轉。電機由電機驅動電路驅動。

電機驅動電路被設計來滿足所需的電機性能參數，這些參數可包括噪聲級別規格、啟動規格、最大轉速規格等。噪聲規格可被設定為在電機啟動期間，或在電機旋轉期間，或在電機停機期間，提供電流的持續性。啟動或動力規格可被設定為使得電機可靠啟動。轉速規格可被設定為確保有足夠的扭矩驅動來適應大量不同的電機。例如，伺服器的所需轉速高於個人計算機的所需轉速。通常認為的是，較之於單相電機，三相電機能夠更好地實現所需的規格；然而，三相電機的成本比單相電機更高。此外，三相電機從電機啟動到電機停機或中斷都提供具有正弦特徵的電流，並且這些電機允許準確確定電機位置和轉速。三相電機通常包括三個霍爾傳感器，這是這些電機製造起來更昂貴的原因之一。霍爾傳感器可被稱為霍爾元件。2002年3月19日授予Hsien-Lin Chiu等人的美國專利No.6,359,406公開了三相電機，並且具體地講公開了一種具有兩個霍爾傳感器或兩個霍爾元件的三相電機。這項技術的缺點在於，它使用的是特殊偏置電路，這種特殊偏置電路使其設計複雜化並且增加了成本。降低三相電機成本的一項技術是將電機驅動電路製造為無傳感器電機驅動電路，即，不具有傳感器的電機。2002年11月19日授予Shinichi Miyazaki等人的美國專利No.6,483,279公開了一種不具有傳感器的三相電機。無傳感器電機驅動配置的缺點在於，如果線圈的感應電壓較小，它們可能無法啟動。

因此，將有利的是，擁有一種用於驅動電機的不過於複雜且能夠處理小感應線圈電壓的多相電機驅動電路和方法。期望的是，所述多相驅動電路和方法以成本效益好和時間效益好的方式來實施。

技術實現要素：

根據本發明的一個方面，提供了一種偏置電路，所述偏置電路包括：第一信號生成器，所述第一信號生成器具有輸入和輸出；第二信號生成器，所述第二信號生成器被配置為生成控制信號，所述第二信號生成器具有第一輸入端子、第二輸入端子和輸出端子，所述第二信號生成器的所述第一輸入端子連接到所述第一信號生成器的所述輸出；以及偏置生成器，所述偏置生成器具有輸入端子和輸出端子，所述偏置生成器的所述輸入端子連接到所述第二信號生成器的所述輸出端子。

根據本發明的另一個方面，提供了一種電機驅動器，所述電機驅動器包括具有轉子、定子和至少一個霍爾傳感器的電機，所述至少一個霍爾傳感器被配置為被間歇地偏置。

附圖說明

通過閱讀結合附圖進行的以下詳細描述將更好地理解本發明，在所述附圖中，相同的參考標號指示相同的元件，並且其中：

圖1為根據本發明的一個實施例的由驅動電路驅動的電機的圖示；

圖2為進一步示出了圖1的驅動電路的框圖；

圖3為根據本發明另一個實施例的偏置電路的框圖；

圖4為根據本發明另一個實施例的圖3的偏置電路的框圖；

圖5為根據本發明的一個實施例的控制電路的電路示意圖；

圖6為根據本發明的一個實施例的示出了間歇調節程序的流程圖；

圖7為根據本發明的一個實施例的示出了間歇調節佔空的時間圖；

圖8為根據本發明的一個實施例的示出了間歇調節佔空的另一時間圖；並且

圖9為根據本發明的一個實施例的示出了間歇調節佔空的另一時間圖；

圖10為根據本發明的一個實施例的示出了間歇調節佔空的另一時間圖；

圖11為根據本發明的一個實施例的示出了間歇調節佔空的另一時間圖；

圖12為根據本發明的一個實施例的示出了間歇調節佔空的另一時間圖；以及

圖13為根據本發明的一個實施例的示出了間歇調節佔空的另一時間圖。

為了圖示的簡單清楚，圖中的元件不一定按比例，並且不同圖中的相同參考標號指示相同元件。此外，為了描述的簡便性，省略了公知步驟和元件的描述和細節。如本文所用，載流電極意指裝置的載送通過裝置的電流的元件，諸如MOS電晶體的源極或漏極或者雙極型電晶體的發射極或集電極或者二極體的陰極或陽極，而控制電極意指裝置的控制通過裝置的電流的元件，諸如MOS電晶體的柵極或者雙極型電晶體的基極。儘管裝置在本文中被描述為某些n溝道或p溝道裝置或者某些n型或p型摻雜區，但本領域的技術人員將理解，根據本發明實施例的互補裝置也是可以的。本領域的技術人員將理解，如本文所用的詞「期間」、「在…同時」和「當…時」不是意指在引發動作後即刻發生動作的確切詞語，而是意指在初始動作所引發的反應與初始動作之間可能存在一些小但合理的延遲，諸如傳播延遲。詞「大概」、「約」或「基本上」的使用意指元件的值具有預期非常接近陳述的值或位置的參數。然而，如本領域所熟知，始終存在妨礙值或位置確切地為陳述值或位置的微小偏差。本領域公認的是，最多至約百分之十(10％)(並且對於半導體摻雜濃度，最多至百分之二十(20％))的偏差被認為是與準確描述的理想目標相差的合理偏差。

應注意的是，邏輯0電壓電平(VL)也被稱為邏輯低電壓或邏輯低電壓電平，並且邏輯0電壓的電壓電平取決於電源電壓和邏輯系列的類型。例如，在互補金屬氧化物半導體(CMOS)邏輯系列中，邏輯0電壓可能是電源電壓電平的百分之三十。在五伏電晶體-電晶體邏輯(TTL)系統中，邏輯0電壓電平可為約0.8伏，而對五伏CMOS系統來說，邏輯0電壓電平可為約1.5伏。邏輯1電壓電平(VH)也被稱為邏輯高電壓電平、邏輯高電壓或邏輯1電壓，並且與邏輯0電壓電平一樣，邏輯高電壓電平也可取決於電源和邏輯系列的類型。例如，在CMOS系統中，邏輯1電壓可能是電源電壓電平的百分之七十。在五伏TTL系統中，邏輯1電壓可為約2.4伏，而對五伏CMOS系統來說，邏輯1電壓可為約3.5伏。

具體實施方式

圖1為根據本發明的一個實施例的三相電機10的圖示，該三相電機由驅動電路12響應於來自霍爾傳感器14的一個或多個信號而驅動。驅動電路12可被稱為驅動器，並且霍爾傳感器14可被稱為霍爾元件。三相電機10包括定子16和轉子18，該轉子具有用第一磁極磁化的部分20以及用第二磁極磁化的部分22。舉例來說，部分20為北極，部分22為南極。線圈24連接到定子16的一部分或安裝在該部分上，線圈26連接到定子16的另一部分或安裝在該另一部分上，並且線圈28連接到定子16的再一部分或安裝在該再一部分上。驅動電路12經由電氣互連件29連接到霍爾傳感器14，經由電氣互連件30連接到線圈24，經由電氣互連件32連接到線圈26，並且通過電氣互連件34連接到線圈28。線圈24可被稱為U相繞組，線圈26可被稱為W相繞組，並且線圈28可被稱為V相繞組。電氣互連件30、32和34可以是電線、導電跡線等。

圖2為進一步示出了驅動電路12的框圖50。應注意的是，框圖50包括驅動電路12、三相電機10和霍爾傳感器14的圖示。驅動電路12包括FG信號掩蔽電路52、旋轉狀態生成電路54、脈衝寬度調製(「PWM」)檢測電路56、霍爾偏置電路57、定時器58、狀態控制器60、佔空控制控制器62、輸出佔空生成電路64、驅動控制信號生成電路66和輸出驅動級68。更具體地講，FG信號掩蔽電路52可由FG信號邊緣檢測器70、計數器72和FG信號判定電路74組成。FG信號邊緣檢測器70具有用作驅動電路12的輸入76的輸入、連接到計數器72的輸入的輸出以及連接到FG信號判定電路74的輸入的輸出。FG信號判定電路74的輸出78用作FG信號掩蔽電路52的輸出。FG信號掩蔽電路52可被稱為顫振消減電路或顫振消減特徵結構。

旋轉狀態生成電路54具有輸入80和82、輸入/輸出84，並且可被稱為FG生成電路。FG信號掩蔽電路52的輸出78連接到FG生成電路54的輸入80。輸入/輸出84可被稱為輸入/輸出節點、I/O節點、輸入/輸出端子、I/O端子等。旋轉狀態生成電路54可由連接到倍頻器電路88的控制電路86組成。應注意的是，輸入80和輸入84連接到倍頻器控制電路86，而輸入/輸出84連接到倍頻器電路88。PWM檢測電路56具有連接到狀態控制器60的輸入以及連接到佔空控制控制器62的輸入的輸出，並且被配置為確定轉子18的速度。應注意的是，如果佔空範圍較小，則轉子的速度小於佔空範圍較大時的轉子速度。

定時器58具有連接到旋轉狀態生成電路54的輸入82並且連接到狀態控制器60的輸入92的輸出，並且可包括定時器計數器90。此外，狀態控制器60具有連接到旋轉狀態生成電路54的輸入/輸出84的輸入/輸出94、連接到FG信號掩蔽電路52的輸出78的輸入98、以及連接到佔空控制控制器62的輸入/輸出100的輸入/輸出96。舉例來說，佔空控制控制器62由被配置為確定佔空度改變量的計算裝置102、求和器104和PWM轉換器106組成。計算裝置102具有用作輸入/輸出100的輸入以及連接到求和器104的輸入的輸出。此外，求和器104具有連接到PWM輸出轉換器106的輸入以及連接到求和器104的另一輸入的輸出。PWM輸出轉換器106的輸出108用作佔空控制控制器62的輸出。狀態控制器60被配置用於確定FG信號和PWM信號的狀態或狀況，並且佔空控制控制器62被配置為控制輸出正弦波，這有助於使電機更安靜。

輸出佔空生成電路64具有連接到狀態控制器60的輸出99的輸入110、連接到輸出佔空生成電路62的輸出108的輸入112、以及連接到驅動控制信號生成電路66的對應輸入的多個輸出114、116和118，所述信號生成電路66具有連接到輸出驅動級68的對應輸入的多個輸出120、122和124。根據一個實施例，驅動級68包括：驅動器裝置126、128和130，所述驅動器裝置具有用作輸出驅動級68的輸入126A、128A和130A的輸入；一對電晶體66A，所述電晶體具有連接到U相繞組24的端子；一對電晶體66B，所述電晶體具有連接到W相繞組26的端子；以及一對電晶體66C，所述電晶體具有連接到V相繞組28的端子。電晶體對66A由電晶體66A1和66A2組成，其中每個電晶體具有控制電極和一對載流電極。電晶體66A1和66A2的控制電極被連接以用於接收來自驅動器裝置126的控制信號，電晶體66A1的一個載流電極被連接以用於接收電位源VDD，並且電晶體66A1的另一個載流電極連接到電晶體66A2的一個載流電極。電晶體66A2的另一個載流端子被連接以用於接收電位源VSS，如接地電位。電晶體66A1和66A2的共同連接的載流電極連接到U相繞組24。

電晶體對66B由電晶體66B1和66B2組成，其中每個電晶體具有控制電極和一對載流電極。電晶體66B1和66B2的控制電極被連接以用於接收來自驅動器裝置128的控制信號，電晶體66B1的一個載流電極被連接以用於接收電位源VDD，並且電晶體66B1的另一個載流電極連接到電晶體66B2的一個載流電極。電晶體66B2的另一個載流端子被連接以用於接收工作電位源VSS，如接地電位。電晶體66B1和66B2的共同連接的載流電極連接到U相繞組26。

電晶體對66C由電晶體66C1和66C2組成，其中每個電晶體具有控制電極和一對載流電極。電晶體66C1和66C2的控制電極被連接以用於接收來自驅動器裝置130的控制信號，電晶體66C1的一個載流電極被連接以用於接收電位源VDD，而電晶體66C1的另一個載流電極連接到電晶體66C2的一個載流電極。電晶體66C2的另一個載流端子被連接以用於接收工作電位源VSS，如接地電位。電晶體66C1和66C2的共同連接的載流電極連接到U相繞組28。

比較器136具有分別連接到霍爾傳感器14的端子14A和14B的輸入136A和136B，以及連接到霍爾偏置電路57的輸入57A並且連接到旋轉狀態生成電路54的輸入76的輸出136C。比較器136可被稱為霍爾比較器並且在輸出136C處生成輸出信號VCOMP。

應注意的是，根據可供選擇的實施例，FG信號掩蔽電路52在驅動電路12中不存在，並且比較器136的輸出136C共同連接到旋轉狀態生成電路54的輸入76以及狀態控制器60的輸入98。

圖3為根據本發明的一個實施例的霍爾偏置電路57的框圖。圖3中示出了FG信號生成器150、霍爾掩蔽信號生成器152以及霍爾偏置生成器154。FG信號生成器150具有用作霍爾偏置電路57的輸入57A的輸入以及連接到霍爾掩蔽信號生成器152的輸入152A的輸出150B。霍爾偏置生成器154具有連接到霍爾掩蔽信號生成器152的輸出152C的輸入154A、連接到狀態控制器60的輸入154B、以及用作霍爾偏置電路57的輸出57B的輸出。任選地，霍爾掩蔽信號生成器152具有輸入152B。

圖4為連接到狀態控制器(如狀態控制器60)的霍爾偏置電路57的框圖。圖4中示出了FG信號生成器150、霍爾掩蔽信號生成器152以及霍爾偏置生成器154。更具體地講，FG信號生成器150包括FG生成器160，該FG生成器具有用作霍爾偏置電路57的輸入57B的輸入以及連接到FG計數器162的輸入162A的輸出160B。FG信號生成器150還包括乘法計數器(multiplied counter)164，該乘法計數器具有連接到FG計數器162的輸出162B的輸入164A。乘法計數器164的輸出用作FG信號生成器150的輸出150B。FG計數器162對從霍爾傳感器打開或激活的時間到霍爾傳感器關閉或閒置(inactive)的時間在比較器136的輸出136C處生成的脈衝的數量進行計數。乘法計數器164除以來自FG計數器162的計數值。任選地，FG生成器160的輸入連接到霍爾掩蔽信號生成器152的輸入152B。

圖5為根據本發明的一個實施例的霍爾偏置生成器154的電路示意圖。圖4中示出了連接到電晶體174和開關176的放大器172。放大器172具有反相輸入(inverting input)、非反相輸入以及輸出，其中非反相輸入用作霍爾偏置生成器154的輸入154A。電晶體174具有連接到放大器172的輸出的柵極、被連接以用於接收工作電位源VCC的漏極、以及連接到放大器172的反相輸入並且連接到開關176的導電端子176A的漏極。開關176的導電端子連接到或者作為另外一種選擇用作霍爾偏置生成器154的輸出57B。開關176具有連接到或者作為另外一種選擇用作霍爾偏置生成器154的輸入154B的控制端子。

圖6為根據本發明的一個實施例的調節霍爾傳感器14的偏置電壓的流程圖180。在工作時，發起間歇比調節程序，如橢圓182所示。在開始步驟中，監測或確定轉子18的旋轉速率。響應於轉子18具有基本上恆定的轉速，即轉子18的轉速不加速或減速，霍爾偏置生成器154生成具有低佔空比的霍爾偏置信號。響應於轉子18的轉速增大或減小，霍爾偏置生成器154生成具有高佔空比的霍爾偏置信號。應注意的是，可根據電機特性來確定高佔空比和低佔空比。例如，高佔空比可為50％或更多。在電機工作穩定或基本上恆定並且速度變化小的應用中，高佔空比可為40％或更多。

圖7為根據本發明實施例的示出了間歇佔空調節程序的應用的時間圖200。圖7示出了由折線206標示的比較器輸出電壓VCOMP、由折線202標示的霍爾偏置電壓VHB、以及由信號折線204標示的霍爾偏置電壓VHB的佔空比。響應於軟啟動程序，圖2所示的比較器136生成比較器輸出信號VCOMP。響應於比較器輸出信號VCOMP，霍爾偏置生成器154在圖4所示的輸出57B處生成霍爾偏置電壓VHB。從時間t0到時間t1，霍爾偏置信號VHB的佔空比增大到佔空比D2。

從時間t1到時間t2，轉子18處於穩態旋轉下，並且霍爾偏置生成器154生成間歇地打開和關閉的霍爾偏置電壓VHB，即，該霍爾偏置電壓在邏輯高電壓電平與邏輯低電壓電平之間切換。因此，霍爾偏置電壓VHB具有佔空D2。將驅動電路12配置為生成間歇地打開和關閉的霍爾偏置信號VHB減小了驅動電路12的功率消耗。

在時間t2，霍爾偏置生成器154在端子57B處生成霍爾偏置電壓VHB，該霍爾偏置電壓處於邏輯高電壓狀態VH，從而導致霍爾傳感器14打開。在該期間，霍爾偏置電壓VHB的佔空減小，在時間t3達到佔空比D1。在時間t3，霍爾偏置生成器154生成間歇地打開和關閉的霍爾偏置電壓VHB，即，該霍爾偏置電壓在邏輯高電壓電平與邏輯低電壓電平之間切換。將驅動電路12配置為生成間歇地打開和關閉的霍爾偏置信號VHB減小了驅動電路12的功率消耗。

現在參見圖8，其示出了根據本發明實施例的示出了間歇佔空調節程序的應用的時間圖220。時間圖220示出了由折線230標示的比較器輸出VCOMP、由折線228標示的FG輸出VFG、由折線226標示的FG計數值、由折線224標示的已調節計數值、以及由折線232標示的具有40％佔空比的霍爾偏置電壓VHB40。更具體地講，時間圖220是在(例如)時間t1與t2之間的時間的一部分期間時間圖200的一部分的擴展視圖。在時間圖220的時間s0，比較器電壓VCOMP和FG電壓VFG處於邏輯低電壓電平下。在時間s0與時間s2之間，折線226的計數值，以及因此折線228的已調節計數值，逐漸增大。FG生成器160被配置為使FG電壓電平VFG在時間s1從邏輯低電壓電平過渡到邏輯高電壓電平。應注意的是，FG生成器160被配置為使FG電壓VFG在時間s0與s2之間的時間周期或時間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平，並且FG生成器160可被配置為使FG電壓VFG在時間s2增大到邏輯高電壓電平。

在時間s2，比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平，從而使霍爾偏置電壓VHB40過渡到邏輯高電壓電平。根據一個實施例，FG信號生成器150被配置為生成如折線232所示的具有40％佔空的霍爾偏置電壓VHB。應注意的是，已將參考標號40附加到了霍爾偏置電壓VHB以指示霍爾偏置電壓VHB40具有40％的佔空。

在時間s3，比較器電壓VCOMP從邏輯高電壓電平過渡到邏輯低電壓電平，從而使FG電壓VFG從邏輯高電壓電平過渡到邏輯低電壓電平，使計數器162重置並從零開始計數，並且使已調節計數值重置並從零開始計數。由於FG信號生成器150被配置為生成具有40％佔空的霍爾偏置電壓VBH40，因此粗略估計在霍爾偏置電壓VHB40處於實現40％佔空的邏輯高電壓電平下的時間中一半的時間發生在從時間s2到時間s3，並且確定霍爾偏置電壓VHB40處於邏輯高電壓電平下的時間的其餘部分時間發生在從時間s3到時間s4。因此，霍爾偏置電壓VHB40在時間s4從邏輯高電壓電平過渡到邏輯低電壓電平。

在時間圖220的時間s4，比較器電壓VCOMP和FG電壓VFG處於邏輯低電壓電平下。FG生成器160被配置為使FG電壓電平VFG在時間s5從邏輯低電壓電平過渡到邏輯高電壓電平。應注意的是，在時間s3與s7之間，折線226的計數值以及折線228的已調節計數值逐漸增大，並且FG生成器160被配置為使FG電壓VFG在時間s3與s7之間的時間周期或時間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平。應注意的是，FG生成器160可被配置為使FG電壓VFG在時間s6增大到邏輯高電壓電平。

在時間s6，比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平，從而使霍爾偏置電壓VHB40過渡到邏輯高電壓電平。根據一個實施例，FG信號生成器150被配置為生成如折線222所示的具有40％佔空的霍爾偏置電壓VHB。

在時間s7，比較器電壓VCOMP從邏輯高電壓電平過渡到邏輯低電壓電平，從而使FG電壓VFG從邏輯高電壓電平過渡到邏輯低電壓電平，使計數器162重置並從零開始計數，並且使已調節計數值重置並從零開始計數。由於FG信號生成器150被配置為生成具有40％佔空的霍爾偏置電壓VBH40，因此粗略估計在霍爾偏置電壓VHB40處於實現40％佔空的邏輯高電壓電平下的時間中一半的時間發生在從時間s6到時間s7，並且確定霍爾偏置電壓VHB40處於邏輯高電壓電平下的時間的其餘部分時間發生在從時間s4到時間s8。因此，霍爾偏置電壓VHB40在時間s8從邏輯高電壓電平過渡到邏輯低電壓電平。

在時間圖220的時間s8，比較器電壓VCOMP和FG電壓VFG處於邏輯低電壓電平下。FG生成器160被配置為使FG電壓電平VFG在時間s9從邏輯低電壓電平過渡到邏輯高電壓電平。應注意的是，在時間s7與s10之間，折線226的計數值以及折線228的已調節計數值逐漸增大，並且FG生成器160被配置為使FG電壓VFG在時間s7與s11之間的時間周期或時間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平。應注意的是，FG生成器160可被配置為使FG電壓VFG在時間s11增大到邏輯高電壓電平。

在時間s14，比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平，從而使霍爾偏置電壓VHB40過渡到邏輯高電壓電平。根據一個實施例，FG信號生成器150被配置為生成如折線232所示的具有40％佔空的霍爾偏置電壓VHB。

應注意的是，在時間s0與s2之間、時間s4與s6之間以及時間s8與s10之間的標有X的時間示出了時間間隔，在所述時間間隔內，霍爾比較器136的輸出不穩定，其中端子136C處的輸出電壓在值上改變但不影響電路工作，因為霍爾掩蔽信號生成器152掩蔽比較器輸出信號VCOMP以防改變霍爾偏置電壓VHB40。

現在參見圖9，其示出了根據本發明實施例的示出了間歇佔空調節程序的應用的時間圖240。時間圖240示出了由折線230標示的比較器輸出VCOMP、由折線228標示的FG輸出VFG、由折線226標示的FG計數值、由折線224標示的已調節計數值、以及由折線242標示的具有20％佔空比的霍爾偏置電壓VHB20。更具體地講，時間圖240是在(例如)時間t1與t2之間的時間的一部分期間時間圖200的一部分的擴展視圖。在時間圖240的時間s0，比較器電壓VCOMP和FG電壓VFG處於邏輯低電壓電平下。在時間s0與時間s3之間，折線226的計數值，以及因此折線228的已調節計數值，逐漸增大。FG生成器160被配置為使FG電壓電平VFG在時間s2從邏輯低電壓電平過渡到邏輯高電壓電平。應注意的是，FG生成器160被配置為使FG電壓VFG在時間s0與s4之間的時間周期或時間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平，並且FG生成器160可被配置為使FG電壓VFG在時間s4增大到邏輯高電壓電平。

在時間s3，比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平，從而使霍爾偏置電壓VHB20在時間s4過渡到邏輯高電壓電平。根據一個實施例，FG信號生成器150被配置為生成如折線242所示的具有20％佔空的霍爾偏置電壓VHB。應注意的是，已將參考標號20附加到了霍爾偏置電壓VHB以指示霍爾偏置電壓VHB20具有20％的佔空。

在時間s5，比較器電壓VCOMP從邏輯高電壓電平過渡到邏輯低電壓電平，從而使FG電壓VFG從邏輯高電壓電平過渡到邏輯低電壓電平，使計數器162重置並從零開始計數，並且使已調節計數值重置並從零開始計數。由於FG信號生成器150被配置為生成具有20％佔空的霍爾偏置電壓VBH20，因此粗略估計在霍爾偏置電壓VHB20處於實現20％佔空的邏輯高電壓電平下的時間中一半的時間發生在從時間s4到時間s5，並且確定霍爾偏置電壓VHB20處於邏輯高電壓電平下的時間的其餘部分時間發生在從時間s5到時間s6。因此，霍爾偏置電壓VHB20在時間s6從邏輯高電壓電平過渡到邏輯低電壓電平。

在時間圖220的時間s7，比較器電壓VCOMP和FG電壓VFG處於邏輯低電壓電平下。FG生成器160被配置為使FG電壓電平VFG在時間s8從邏輯低電壓電平過渡到邏輯高電壓電平。應注意的是，在時間s7與s10之間，折線226的計數值以及折線228的已調節計數值逐漸增大，並且FG生成器160被配置為使FG電壓VFG在時間s7與s10之間的時間周期或時間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平。應注意的是，FG生成器160可被配置為使FG電壓VFG在時間s8增大到邏輯高電壓電平。

在時間s11，比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平，從而使霍爾偏置電壓VHB20過渡到邏輯高電壓電平。根據一個實施例，FG信號生成器150被配置為生成如折線242所示的具有20％佔空的霍爾偏置電壓VHB。

在時間s11，比較器電壓VCOMP從邏輯高電壓電平過渡到邏輯低電壓電平，從而使FG電壓VFG從邏輯高電壓電平過渡到邏輯低電壓電平，使計數器162重置並從零開始計數，並且使已調節計數值重置並從零開始計數。由於FG信號生成器150被配置為生成具有20％佔空的霍爾偏置電壓VBH20，因此粗略估計在霍爾偏置電壓VHB20處於實現20％佔空的邏輯高電壓電平下的時間中一半的時間發生在從時間s10到時間s11，並且確定霍爾偏置電壓VHB20處於邏輯高電壓電平下的時間的其餘部分時間發生在從時間s11到時間s12。因此，霍爾偏置電壓VHB20在時間s12從邏輯高電壓電平過渡到邏輯低電壓電平。

在時間圖220的時間s13，比較器電壓VCOMP和FG電壓VFG處於邏輯低電壓電平下。FG生成器160被配置為使FG電壓電平VFG在時間s14從邏輯低電壓電平過渡到邏輯高電壓電平。應注意的是，在時間s13與s15之間，折線226的計數值以及折線228的已調節計數值逐漸增大，並且FG生成器160被配置為使FG電壓VFG在時間s13與s15之間的時間周期或時間間隔期間從邏輯低電壓電平增大到邏輯高電壓電平。應注意的是，FG生成器160可被配置為使FG電壓VFG在時間s16增大到邏輯高電壓電平。

在時間s17，比較器電壓VCOMP從邏輯低電壓電平過渡到邏輯高電壓電平。

應注意的是，在時間s1與s3之間、時間s7與s9之間以及時間s13與s15之間的標有X的時間示出了時間間隔，在所述時間間隔內，霍爾比較器136的輸出不穩定，其中端子136C處的輸出電壓在值上改變但不影響電路工作，因為霍爾掩蔽信號生成器152掩蔽比較器輸出信號VCOMP以防改變霍爾偏置電壓VHB20。

根據參照圖8示出和描述的實施例，在霍爾偏置電壓電平HB40從邏輯高電壓電平減小到邏輯低電壓電平之前存在延遲。這個延遲被指示為時間s4與s3之間的差或時間s8與s7之間的差。然而，但這不是對本發明的限制。例如，霍爾偏置電壓電平VHB40可響應於FG電壓信號的下降沿，例如在如參照圖10的信號折線222A所示的時間s3或s7，從邏輯高電壓電平改變成邏輯低電壓電平。類似地，參見圖9，在霍爾偏置電壓電平VHB20從邏輯高電壓電平減小到邏輯低電壓電平之前存在延遲。這個延遲被指示為時間s6與s5之間的差或時間s12與s11之間的差。然而，但這不是對本發明的限制。例如，霍爾偏置電壓電平VHB20可響應於FG電壓信號的下降沿，例如在如參照圖11的信號折線242A所示的時間s5或s12，從邏輯高電壓電平改變成邏輯低電壓電平。

根據參照圖8示出和描述的實施例，每個比較信號VCOMP具有相同的脈衝寬度。然而，但這不是對本發明的限制。例如，圖12示出了一個實施例，在該實施例中，比較信號VCOMP的脈衝寬度始於時間s2並且延長到時間s3(如圖8所示)，但始於時間s6的脈衝VCOMP的脈衝寬度可具有與始於時間s2的脈衝的寬度不同(例如，更長)的脈衝寬度。根據這個實施例，霍爾偏置電壓VHB40包括在時間s6過渡到邏輯高電壓電平的脈衝(類似於圖8中的對應脈衝)，但這個脈衝的脈衝寬度被延長使得該霍爾偏置電壓在時間s9從邏輯高電壓電平過渡到邏輯低電壓電平。應注意的是，FG電壓VFG的脈衝寬度被延長使得該FG電壓在時間s9從邏輯高電壓電平過渡到邏輯低電壓電平並且計數器繼續計數直到s9之後再重置為零計數。應當理解，FG計數器檢測比較器136的輸出具有相同極性(即，邏輯高電壓電平或邏輯低電壓電平)的期間。在信號VCOMP的延長時間期間，FG計數器被鎖定而不檢測來自比較器136的輸出信號的極性。

根據參照圖9示出和描述的實施例，每個比較信號VCOMP具有相同的脈衝寬度。然而，但這不是對本發明的限制。例如，圖13示出了一個實施例，在該實施例中，比較信號VCOMP的脈衝寬度始於時間s4並且延長到時間s3(如圖9所示)，但始於時間s10的脈衝VCOMP的脈衝寬度可具有與始於時間s4的脈衝的寬度不同(例如，更長)的脈衝寬度。根據這個實施例，霍爾偏置電壓VHB20包括在時間s10過渡到邏輯高電壓電平的脈衝(類似於圖9中的對應脈衝)，但這個脈衝的脈衝寬度被延長使得該霍爾偏置電壓在時間s11從邏輯高電壓電平過渡到邏輯低電壓電平。應注意的是，FG電壓VFG的脈衝寬度被延長使得該FG電壓在時間s1從邏輯高電壓電平過渡到邏輯低電壓電平並且計數器繼續計數直到s11之後再重置為零計數。如上文所討論，FG計數器檢測比較器136的輸出具有相同極性(即，邏輯高電壓電平或邏輯低電壓電平)的期間。在信號VCOMP的延長時間期間，FG計數器被鎖定而不檢測來自比較器136的輸出信號的極性。

根據本發明的一個方面，提供了一種用於驅動電機的方法，該方法包括提供具有轉子、定子和至少一個霍爾傳感器的電機以及間歇地偏置所述至少一個霍爾傳感器。

根據本發明的另一個方面，間歇地偏置所述至少一個霍爾傳感器包括：生成第一信號；響應於第一信號生成計數值；響應於第一信號和第二信號生成掩蔽信號；以及使用掩蔽信號生成用於所述至少一個霍爾傳感器的偏置信號。

根據本發明的另一個方面，生成第一信號包括生成FG信號，並且其中第二信號源自於狀態控制器。

根據本發明的另一個方面，生成計數值包括生成初始計數信號以及調節初始計數信號以生成計數值。

根據本發明的另一個方面，間歇地偏置所述至少一個霍爾傳感器包括在電機的穩態旋轉期間間歇地偏置所述至少一個霍爾傳感器。

根據本發明的另一個方面，所述至少一個霍爾傳感器被偏置第一時間段，在所述至少一個霍爾傳感器被偏置時的比較信號的佔空被改變，並且霍爾傳感器在改變佔空之後被間歇地偏置。

根據本發明的另一個方面，改變比較信號的佔空包括減小比較信號的佔空。

根據本發明的另一個方面，一種用於驅動電機的方法包括將霍爾傳感器的第一輸出處的第一信號與霍爾傳感器的第二輸出處的第二信號進行比較以生成比較信號；響應於比較信號生成指示信號，其中指示信號具有第一邊緣和第二邊緣；以及響應於指示信號生成霍爾傳感器的偏置信號，所述霍爾傳感器的所述偏置信號具有第一邊緣和第二邊緣。

根據本發明的另一個方面，生成霍爾傳感器的偏置信號包括響應於指示信號的第二邊緣生成用於該霍爾傳感器的偏置信號。

根據本發明的另一個方面，生成霍爾傳感器的偏置信號包括生成霍爾偏置信號以使該霍爾偏置信號的第一邊緣出現在指示信號的第二邊緣之前並且使該霍爾偏置信號的第二邊緣出現在指示信號的第二邊緣之後。

根據本發明的另一個方面，生成霍爾傳感器的偏置信號包括生成霍爾偏置信號以使該霍爾偏置信號的第一邊緣出現在與指示信號的第二邊緣基本上相同的時間。

根據本發明的另一個方面，生成用於霍爾傳感器的偏置信號包括生成霍爾偏置信號以使該霍爾偏置信號的第二邊緣出現在與指示信號的第二邊緣基本上相同的時間。

儘管本文已公開了具體實施例，但並不意在本發明受限於所公開的實施例。本領域的技術人員將認識到，可在不脫離本發明的精神的情況下做出修改和變型。本發明意在涵蓋落在隨附權利要求書範圍內的所有此類修改和變型。