產生數字數據單元的解碼時鐘的方法和裝置的製作方法
2023-06-09 19:32:41 2
專利名稱：產生數字數據單元的解碼時鐘的方法和裝置的製作方法
技術領域：
本發明涉及一種用於對電視信號的記錄和/或重放的狀態位信息項進行解碼和測試的方法和裝置，這些信息項的特徵(高寬比、攝像機/影片的記錄等)由寬屏幕信令(WSS)信息項規定。
隨著具有169的寬屏幕格式的視頻信號的傳輸、錄製、重放和複製技術的不斷發展，產生這一畫面格式和其它特徵信號的信令是在錄製和重放的過程中初始化與這些信號對應的信號處理操作所必需的。歐洲電信標準學會(ETSI)於1994年6月在其標準草案(Final Draft)中規定了這一信令的相關標準(ETSI，prETS 300294電視系統；625行電視，寬屏幕信令(WSS))。狀態位信息項在行23的前半部傳送從而每幀可得到一次。
在PAL+的開發活動中，一個工作小組已經對家用錄像機(例如VHS，S-VHS)中的PAL+信號的錄製進行了關注。這個工作小組已經在一草案(PAL+制VCR標準，1994年10月，PAL+VCR工作小組)中規定狀態位信息項必須在錄製PAL+信號的過程中被再寫入一次。因此169重放設備和錄製設備都必須能夠對WSS信息項解碼而且能夠初始化適當的信號處理操作。如果考慮到169寬屏幕信號的預錄製軟體(例如採用PAL+編碼的預錄製影片磁帶)的市場引入，則需要錄製設備和重放設備能夠解碼和處理至少在第一次錄製的WSS信息項的寬屏幕信號。因此WSS解碼器甚至必須能夠處理容易抖動的信號。
本發明的目的是確定一種用於產生數字數據單元的解碼時鐘的方法，它特別考慮了錄製在錄像機上的WSS信息項信號的處理過程並且能夠合算地應用於家用設備中。通過權利要求1和權利要求4中規定的方法實現這一目的。
本發明的另一個目的是確定一種採用本發明方法的裝置。通過權利要求10規定的裝置實現這一目的。
歐洲電信標準學會的草案規定了狀態位、它們的編碼和它們在行23中的位置。從數字數據單元中提取的時基頻率為5MHz，但沒有提供行偶合(line coupling)的方法。一個數據單元的寬度為6×(1/5MHz)＝1.2μs。數據的編碼採用一種浮動方式的雙相-L碼。從而，值1/1.2μs＝833.33 kHz(精確說是833.333…kHz)就作為數據解碼的時鐘頻率。
規定數據包的位置的容許誤差為±250ns—從該行同步脈衝的下降沿開始測試。
PAL+VCR工作小組的草案允許在輸入信號的數據包和當在家用錄像機(VHS，S-VHS)上錄製該數據包時的錄製信號之間有±1μs的時移，這就導致同步信號下降沿的±1250ns的容差範圍。相似的安排也能用於例如雷射盤等其它記錄介質。
根據ETSI的草案，在接收端，用於解碼時鐘同步的前導(run-in)信息項和起始碼信息項在實際數據位之前。該前導碼包括解碼時鐘頻率833.33kHz的四個周期。由於行23隨幀周期出現，這一前導信息在40ms內僅提供一次。原理上講，PLL電路(鎖相環)能與它同步，從該前導信息中提取一頻率同步和相位同步的解碼時鐘。根據系統指標，甚至從幀到幀的解碼時鐘之間有400ns的相移，這一點由解碼時鐘頻率與幀速率的比值解釋。在使用實際數據之前PLL電路應該能夠校準該相移。在這種情況下還沒有考慮對於在錄製裝置上作記錄的隨機相位的問題。
這樣一種PLL電路只能以很大複雜性去實現並且對家用設備不適用。
一個改進方案是利用行頻同步脈衝通過PLL電路產生5MHz時基頻率。根據現在提供的每行一次的基準，能夠相對容易地生成穩定的5MHz振蕩頻率。然而，由於數據對於同步脈衝的容差，數據包的相位在初始位置上還是隨機的。採用前導信息項的附加相位校正則能夠使解碼時鐘成為正確的時鐘—數據關係。為此要求有相移裝置。
另一個優選的解決方法是使解碼時鐘與行23的數據包偶合。這可採用相對高頻率穩定或晶體穩定的自由時鐘(例如20MHz)來實現，該自由時鐘的頻率比時基頻率(例如5MHz)高並可以是時基頻率的倍數而且通過分頻來生成解碼時鐘。為實現這一意圖所需的分頻器與在實際數據之前的前導信息項偶合，其方法是在第一前導位的第一正向或負向沿初始化斷路之前，自由振蕩晶體振蕩器發出的脈衝不到達分頻器。
於是，在前導信息項出現之前，從行23的檢測電路中提取的一個復位脈衝將實施斷路和使分頻器電路處於規定的初始狀態。
晶體振蕩器的自由振蕩時鐘雖可有對應於第一前導位的正向沿的任意相位，但僅可有一個對應於此前導位的該晶體振蕩器時鐘周期的±1/2的最大誤差。設置該分頻器電路為一規定的初始狀態可將此最大誤差傳遞給解碼時鐘。
如果採用一個例如20MHz的晶體振蕩器，在數據和解碼時鐘之間的最大時移就為±25ns，晶體頻率和解碼時鐘頻率之間的分頻比為24。
在原理上能夠利用一個更高的晶體振蕩器頻率來使在數據和時鐘之間的時間差很小。然而，這會需要一個更高的分頻比。
解碼時鐘與行23的數據包的同步也保證了當WSS信息項被記錄在家用錄像機時數據的解碼。錄像機的易抖動的重放信號仍被正確地處理，這是由於在一行內出現的抖動並沒有超出±1/2解碼時鐘周期的解碼窗口的時間。
本發明的方法用於對電視信號的傳輸和記錄的狀態位信息項(WSS＝Wide Screen Signalling寬屏幕信令)進行解碼和測試。在這種情況下，易抖動的信號能夠加以特別處理，這類信號當在家用錄像機上記錄的信號被重放時出現。另外，本發明的一種測試方法產生於本發明的解碼時鐘恢復過程，該測試方法使得有可能評價解碼被傳輸的和/或被記錄的WSS信號的能力。
目前，WSS信息項在PAL+標準中被採用和傳輸。以前，ETSI草案是針對625行PAL和SECAM系統來開發的。然而，本發明也能夠應用於其它的電視標準。
原理上講，實施包括下面步驟的本發明的方法是為了從數字數據單元中生成解碼時鐘，該數字數據單元包含在一模擬信號內並且其時基頻率不需以鎖相的方式與該模擬信號偶合，該數據單元的時鐘頻率比時基頻率低而且前導數據單元先於該數據單元，所述步驟如下—數據單元的解碼時鐘頻率由分頻一個穩定頻率自由振蕩時鐘的比時基頻率高的頻率來產生；—從一個規定的初始狀態開始，在一規定的—特別是第一—前導數據單元的第一正向或負向沿到來之前，在分頻過程中不計及自由振蕩時鐘的脈衝；—由這樣實施的分頻方法來產生數據單元的解碼時鐘，或—通過利用行頻同步脈衝的PLL來產生時基頻率；—通過相位校正器和利用前導數據單元使時基與前導數據單元成合適的相位關係；
—通過分頻來從相位可控的時基中產生數據單元的解碼時鐘。
本發明的方法的改進之處由相關的從屬權利要求說明。
原理上講，本發明的裝置用於產生數字數據單元的解碼時鐘，該數字數據單元被包含在一模擬信號中並且其時基頻率不需以鎖相的方式與該模擬信號偶合，該數據單元的時鐘頻率比時基頻率低而且前導數據單元位於該數據單元之前，該裝置包括—振蕩器裝置，它在比時基頻率高的一頻率點上產生一個穩定頻率的自由振蕩時鐘；—分頻裝置，它從該自由振蕩時鐘中產生數據單元的解碼時鐘，在每次開始對數據單元判值之前，設置裝置給該分頻裝置產生一個規定的初始狀態；—選通開關裝置，從這一規定的初始狀態開始，直到在一規定的—特別是第一—前導數據單元的第一正向或負向沿到來之前，它使分頻裝置不計及自由振蕩時鐘的脈衝。
本發明的裝置的改進之處由相關的從屬權利要求說明。
以下參考附圖對本發明的優選實施例進行說明，其中
圖1示出行23中狀態位的公知位置；圖2示出狀態位的公知雙相-L編碼；圖3示出一理想的數據/時鐘關係；圖4示出用於記錄在家用錄像機上的行23中數據包位置的公知容差；圖5示出本發明第一實施例的採用PLL和分立相位校正來恢復解碼時鐘的示意圖；圖6示出本發明第二實施例的利用一自由振蕩晶體振蕩器來恢復解碼時鐘的示意圖；圖7示出圖6的詳細電路；圖8示出復位脈衝的時序；圖9示出同步之前和之後解碼時鐘的時序圖；圖10示出WSS解碼器電路；圖11示出讀入數據的過程；圖12示出示波器測試用的觸發信號；圖13示出理想信號波形的矩形容差窗；
圖14示出實際信號的容差窗；圖15示出在示波器上測試數據沿用的觸發信號的產生；圖16示出實際信號的數據沿的測試圖；圖17示出在多幀範圍內對狀態位判值的電路。
圖1示出援引ETSI草案標出容差的狀態位信息項的安放位置。狀態位信息項從水平消隱時段的終端EHBI開始，該水平消隱時段也包含色同步波串CB(color burst)。
圖2A示出了一個用於編碼的雙相-L碼BPHL的例子。實際數據信息項最初在不歸零(NRZ)碼NRZ-L中以它們的二進位形式「0」和「1」出現，並以這樣一種方式記錄，即負向沿(從正區到負區)表示二進位數「1」。如圖2B中所示，正向沿表示二進位數「0」。二進位數「1」或「0」分別為5MHz的時基頻率的六個周期長(Ts＝1/(5MHz)＝200ns，Td＝6×Ts＝1.2μs)。分界沿出現在3×Ts＝600ns後數據的中央。這種編碼的結果是，現在也需要不攜帶任何信息的邊沿變化，如所看到的，例如在[「0」「0」]鏈中。不具任何信息的負向沿現在在一新數據項的初始端出現。
解碼時鐘和數據之間的所需時序關係可從此看出並且在圖3中示出。數據沿DSL的理想位置相應地處於時鐘CL高電平的中央。這導致了±300ns的解碼時間窗口。
圖4示出用於在家用錄像機上記錄的行23中數據包始端的公知容差細節。在輸入信號和記錄信號之間，根據PAL+VCR工作小組的草案，相應地允許一個±1μs的時移。
圖5示出本發明以圖3的正確相位關係恢復解碼時鐘的本發明第一實施例。此方法將行同步信號用於頻率生成和分立的相位校正以獲得準確的數據/時鐘關係，其中分立的相位校正與傳輸的數據信息項有關。
在端51輸入的複合視頻信號最初饋給一箝位電路541然後饋給一分離單元546，該分離單元從複合視頻信號中分離出行頻同步脈衝。這些同步脈衝然後被傳送給將n倍(n為整數)的較高頻率與此行頻振蕩同步的PLL電路548。這一較高頻率可以是，例如，5MHz，這使n＝320。需要能用整數分頻此與行頻同步的高頻以便經分頻器510提供833.33kHz的解碼時鐘。
然後，在相位校正器50中使PLL電路548產生的此頻率的相位與輸入數據同步。為了這一意圖，在最初要求對行23識別並由識別電路547完成它。同步分離單元546和行識別電路547可採用，例如，常用的LM1881同步模塊實現，其進一步的電路可在本申請的應用文獻中找到(行23檢測)。
被箝位的複合視頻信號(輸出箝位單元541)被饋給一放大器542以便使WSS數據的幅值適合利用標準電平(例如TTL或CMOS電平)做進一步的處理。然後，被放大的信號饋給一幅值鑑別器543(例如一施密特觸發電路)，該幅值鑑別器然後以處理所需的電平提供相應於規定的「1」和「0」狀態的數據。一邏輯「與」操作在與門單元544中將此信號和行識別電路547的輸出中的行23的識別脈衝相「與」以便「與門」單元僅輸出行23的數據。然後，這些數據被傳送給一D觸發器545(輸入D)。D觸發器在其時鐘輸入端CLK加時鐘脈衝，該時鐘脈衝的頻率，例如5MHz，已由PLL電路548生成並且其相位已在相移器501中被校正。該相移器501是相位校正器50的一部分，該相位校正器還包括一相位比較器504、一低通濾波器503和具有取樣和保持功能的積分器502。
在每一時鐘輸入CLK的時鐘脈衝下，輸入端D的數據在D觸發器545的Q輸出端Q接收。D觸發器545的輸入端D和輸出端Q分別與相位校正器50的相位比較器504相連。相位比較器504將其輸入信號邊沿的時序相比較並輸出一具有相應佔空比的信號。諸如4046型集成電路可完成此項任務。相位比較器504的輸出信號經濾波器503低通濾波。濾波器503後面接連一個作為積分器的運算放大器，在其前面有一開關。這些單元構成具有取樣和保持功能的積分器502。一脈衝發生器549提供驅動積分器502的脈衝，其中脈衝發生器從行識別電路547的行23識別信號中提取一脈衝，該脈衝觸發積分器502。此脈衝長度可擴展超過行23的被數據佔用的第一半部分，或也可縮短和僅擴展超過例如前導信息的長度。此脈衝的所選長度依賴於相位校正器50的整體電路的校正特性。
然後，積分器502的輸出信號重新調節移相器501的相位以使D觸發器545的輸入信號(D輸入)和輸出信號(Q輸出)之間的相位差為最小。還要考慮到在其輸出端最終提供解碼時鐘的分頻器510也含有諸如一恆定相移的問題以便為端53的輸出信號獲得圖3的數據/時鐘關係。對於5MHz頻率的PLL電路548實施例，分頻比為6。
在原理上，相位校正器50的設計可依據EP-A-0158770中的說明。
圖6中的本發明的另一個實施例基於一自由振蕩晶體振蕩器，通過該晶體穩頻的振蕩器來提供833.33kHz的解碼時鐘。然而，解碼時鐘是與行23的數據包同步的。
一復位脈衝經端64被傳送給RS觸發器662。經出現行23數據包的端65置位該RS觸發器662。與非門663作為RS觸發器662輸出端的一開關。當前導數據的第一位出現在端65時，晶體振蕩器661的脈衝被與非門663與非後傳給分頻電路664。晶體振蕩器661的頻率可為例如20MHz。分頻電路664被一邏輯電路665設置為一規定狀態，該邏輯電路665也受端64的復位脈衝控制。在第一前導位出現之前，該邏輯電路665使分頻電路664的輸出端66被設置為邏輯「高」電平。邏輯電路665的設計依賴於分頻電路664中使用的模塊。
圖7示出圖6的一個實施例，其中分頻電路764(相應與圖6的664)由一同步可編程4位增/減計數器7013和JK觸發器7023構成。如果晶體振蕩器761的時鐘頻率為20MHz，則分頻比必須為24，其中晶體與一例如74HC132型的門電路相連。曾經將4位計數器7013構成如74HCT193的模塊並作為分頻係數12的遞減計數器使用。JK觸發器由74HCT73模塊構成並在觸發器模式下以係數2分頻。2分頻導致了輸出端76(對應於圖6的端66)的解碼時鐘的2∶1的佔空比(50％佔空度)，需要這一佔空比來獲得圖3的數據/時鐘的關係。對於上述分頻器電路764的結構，邏輯電路765(相應於圖6中的665)包括兩個74HCT00型與非門7012和7022，與非門7012的兩個輸入端相連作為反相器使用。與非門7022將端74的復位脈衝和4位計數器7013的輸出(Bo＝借位端)相與非。復位脈衝直接作用於JK觸發器7023的CLEAR(清零)輸入端。作為反相器的與非門7012的輸出作用在4位計數器7013的LOAD(加載)輸入端。藉助端77，JK觸發器7023準備在狀態位期間分頻。在復位脈衝出現後，在端77呈現「低」電平。於是，JK觸發器7023被設為RESET(復位)狀態(J＝0，K＝1)並且在端76上輸出一個「高」電平。如果前導信息項在行23中出現，也就是說在行23中有一數據包，則端77上的電平變為「高」。JK觸發器7023現在被設於觸發器模式並準備好分頻。
RS觸發器762由兩個74HCT00型與非門7011和7021構成。將該RS觸發器設置為一規定狀態的復位脈衝經端74(相應於圖6中的端64)加入。當前導信息的第一位出現在端75(相應於圖6的端65)時，與非門7021轉變成其反相邏輯狀態並釋放了作為一開關、時間選通或窗口函數的另一個與非門763。與非門763現在將晶體振蕩器761的脈衝傳送給分頻電路764。
圖8示出在圖6或圖7中分別饋給端64或74的復位脈衝的各自的波形和時序。在第一前導位出現之前，復位脈衝在行23中出現。利用LM1881同步模塊可從複合視頻信號中提取該脈衝。圖8a示出了行23始端的一複合視頻信號BL23及前導信息的前幾位。LM1881模塊分離該同步信號SYN(圖8b)和產生一個代表複合視頻信號中色同步波串時序的波串標誌信號CBF(圖8c)。復位脈衝RES從該信號中提取，比如利用一單穩觸發器(monoflop)，然後就具有了圖8d中說明的時序和波形。
圖9示出了圖6中實施例的833.33kHz解碼時鐘的同步過程。圖9a示出行23的數據包的第一同步前導位FRI，圖9b至9d說明了同步時間t0之前和之後解碼時鐘頻率CL與該前導位的相位關係。在同步之前，解碼時鐘對行23的數據包的相位是隨機的，如圖9b至9d中所示。在同步時間t0之後，解碼時鐘的第一個下降沿與第一前導位的上升沿FRISL呈固定的相位關係，這一相位關係的最大變化量為產生解碼時鐘的晶體振蕩器頻率周期的±1/2。對于振蕩頻率為20MHz的晶體振蕩器661、761的例子，最大誤差為±25ns。
這就保證了一個穩定的數據/時鐘關係。復位脈衝和邏輯器件665、765這樣選擇，使在前導碼和起始碼之後的攜帶信息的數據沿準確地位於解碼窗口的中央，按照圖3該解碼窗口由解碼時鐘的「高」電平形成。有這種可能是因為攜帶信息數據沿的解碼基準直接從數據包(即從前導信息的第一脈衝沿中)中獲得。由於數據信號基於5MHz的時鐘，根據ETSI草案該時基頻率僅可變化1/10000，這使一個全部數據包的最大時間變化量僅為2.74ns，所以從第一前導位的第一沿起測試的數據沿的時序能夠準確地預定。
圖10示出了解碼裝置的一個實際結構，它利用圖6或圖7產生的解碼時鐘頻率將已傳輸來的狀態位讀入移位寄存器，並以並行方式輸出。
行23的14個狀態位被讀到兩個74HCT164型的8位寄存器109和110。因為僅關心實際的狀態位，將不計前導信息項和起始碼期間的時鐘脈衝以略去前導信息項和起始碼。兩個RS觸發器101和102、兩個門電路103和104還有兩個74HCT193型計數器105和106用於此項工作。電路101到104用例如74HCT00型門電路構成。這兩個計數器藉助端1008的復位脈衝(RES，圖8d)被裝入固定值。計數器105作為一個遞減計數器使用並被裝入初始值9。該初始值對應於從第一前導沿到解碼第一數據沿的第一解碼窗口的位置之間的時鐘周期數。RS觸發器101被端1008的復位脈衝置位，並以出現在端1009的解碼時鐘頻率CL，經一門電路103，傳送脈衝給計數器105。當該計數器負溢出時，RS觸發器101被該計數器的(借位)輸出信號復位，這樣就沒有其它脈衝輸入給計數器105。此(借位)信號在同時將第二RS觸發器102置位，這便經門電路104將解碼時鐘頻率下的脈衝切換給狀態位計數器106。同樣作為遞減計數器使用的計數器106被復位脈衝置位為初始值16。此狀態位計數器106保證了狀態位被讀入和被移位至兩個級聯的移位寄存器109和110的終端。為了這一目的，解碼時鐘脈衝在門電路104後被取出並饋給兩個移位寄存器109和110。狀態位計數器106的溢出信號復位了RS觸發器102，並且在下一個行23之前數據被繼續存儲在這兩個移位寄存器中。
RS觸發器102的Q反相輸出端(Q)兼被用作解碼停止標誌和以「低」電平表示解碼過程正在進行。因此，表明了狀態位在移位寄存器中正在前移因而沒有一明確位置的時間。在此期間沒有狀態位可提供任何進一步的處理。
行23的數據經一個74HCT107型的JK觸發器108被載入移位寄存器109。為此，行23的數據首先要變換到能夠被處理的電平，本情況下為TTL電平。在端1010上出現的行23信號L23首先被放大器111放大，以使一個下遊的74HCT132型幅值鑑別器(施密特觸發器)112能夠檢測TTL電平的規定「0」和「1」狀態。
圖11解釋了將數據讀進移位寄存器109的過程。幅值鑑別器112的輸出端的數據用作JK觸發器108的時鐘信號。該觸發器被由解碼器時鐘CL訪問的脈衝生成器107置位。當解碼器時鐘的一正向沿出現時，JK觸發器108在其輸出端被脈衝生成器107置位為「低」電平。觸發器108工作於觸發器模式並且只要在其時鐘輸入端出現一負向沿時就改變其輸出信號的狀態。當一負向沿出現在加給觸發器108的時鐘輸入端的(圖11a)行23數據中時，如圖11c所示，觸發器改變為「高」狀態。對應於雙相-L碼的「0」的數據的正向沿被觸發器108忽略，原因是它被負向沿觸發工作。然而，按照圖11b和圖11c，隨著解碼時鐘的下一個正向時鐘沿在JK觸發器108的輸出端出現「0」。在也作移位寄存器109和110的時鐘用的解碼時鐘的每一個負向沿出現時，觸發器108的輸出信號被傳送給移位寄存器109。圖11d說明了寫入移位寄存器的過程。
在狀態位計數器106已不計數後，被傳送的數據保持在移位寄存器中，直到當下一個行23出現時全部解碼過程被再初始化為止。在移位寄存器的輸出端可得到14個狀態位(位0到位13)，用於進一步處理。
同數位訊號的眼圖測試相似的測試方法可用於對傳輸數據的解碼能力進行計量測試。然而，僅可表示在相關數據出現時的時間段。圖12示出了適合這種圖示的觸發信號TRS。此信號包括受限於由窗口函數的邏輯『與』操作決定的有關時間段內的解碼時鐘信號，該邏輯『與』操作將在數據D出現的階段輸出例如一「高」信號，從而前導數據RI和起始碼數據SC被屏蔽掉。
本發明的計量測試傳輸數據質量的第一種方案基於李沙育(Lissajous)圖的方法。在圖10中的放大器111之後提取要測試的數據信號，其幅值被放大到比如5V。此數據用於示波器的Y偏轉。圖12的信號用於X偏轉。則數據和時鐘的理想的圖形呈現5V邊長的方塊。由於數據和時鐘的信號波形與理想矩形不同，所以這圖示也將變化。為了規定測試中出現的容差窗，採用的電路結構和模件(如TTL模件)的基本類型應計及在內。對於圖10中的電路結構，這意味著在對數據沿判值之前，時鐘的模擬電平必須達到，比如至少2V。沒有攜帶信息的數據沿僅能在時鐘電平小於比如800mV時出現。
圖13示出了數據信號DS和時鐘信號CLS的理想信號波形和在X-Y軸上形成的容差窗TF。
圖14示出在家用錄像機上記錄的信號的實際測試圖及容差窗TF。
本發明的另一種計量圖形由圖15c和圖15d的示波器X-Y圖示用的觸發信號來實現。圖15a首先示出了數據信號DS，圖15b的解碼時鐘信號CLS具有為該數據信號所需的相移。使得攜帶信息數據沿在解碼時鐘的「高」電平期間出現。如果現在在此「高」電平期間產生圖15c的斜坡信號，並用此斜坡信號作示波器的X偏轉，相關的數據沿(繼續用作Y偏轉的數據)被在示波器上一個疊寫在另一個上。這些沿現在在600ns的解碼窗口中可見，它們被沿X方向寫在示波器上。
圖15d示出了三角型信號「X偏轉兼觸發信號」。
如果圖15d的三角型信號用於X偏轉，可獲得一種相似的圖形。不攜帶信息的沿現在也被包含在數據信號中。與用於信息沿相同的幅值和時序條件可用於這些沿，以使不出現不正確的解碼。原則上講具有180°相移的三角形信號也能用於圖15d的圖形。差別僅在於示波器上寫入下降和上升沿的方向。
圖16示出圖15d的X偏轉下在家用錄像機上記錄的信號的相應測試圖。
為了進一步提高經過解碼的WSS位的可靠性，可以通過存儲器和隨後進行的兩種決定之一來在例如多個(比如M＝3或M＝16個)幀內在解碼器中對每一位進行判值。這兩種決定是相應位的多數決定和零錯誤決定。後一種決定只有在M幀內的相應位都無錯誤或M幀內的所有WSS位都無錯誤時才認為該位有效。
該操作能有利地與傳輸和記錄的圖文數據(非交互視頻數據)特別是VPS(視頻節目系統)數據的相應操作結合在一起。
圖17的電路用於在多個幀內對位0…位13的狀態位進行判值。此電路可接在圖10的狀態位解碼器之後。多個幀的各自輸入狀態位存儲在存儲裝置SM中，例如在移位寄存器或RAM中，並同在電路ML中判值。如上所述，這一點可通過多數決定或零錯誤決定來實現。電路SM和ML由監控單元CM控制。CM可由比如解碼時鐘CL驅動。
本發明能用於，例如，PAL+錄像機、PAL+電視接收機、PAL+測試設備以及其它電視標準的相關設備或視盤。
本發明也同樣能用於圖文數據或其它數位訊號的解碼。
在此情況下，信號可在，例如，地表上或經由衛星或電纜網絡傳輸。測試結果顯示了本發明的解碼的方法和裝置能對低達-22dB的信噪比的信號進行解碼，而這一信噪比的圖像質量實際上已不能接受。
權利要求
1.一種用於產生數字數據單元(D，DS)的解碼時鐘(CL，CLS)的方法，所述數字數據單元包含在一模擬信號內並且其時基頻率(1/Ts)不需以鎖相的方式與該模擬信號偶合，該數據單元的時鐘頻率(1/Td)比時基頻率低而且前導數據單元(RI)位於該數據單元之前，所述方法的特徵在於—該數據單元的解碼時鐘頻率由分頻(664，764)一個穩定頻率自由振蕩時鐘(661，761)的比時基頻率高的頻率來產生；—從一個規定的初始狀態(t0)開始，在一規定的—特別是第一—前導數據單元(FRI)的第一正向或負向沿(FRISL)到來之前，在分頻過程中不計及(663，763)自由振蕩時鐘的脈衝(FRCL)；—由這樣實施的分頻方法來產生該數據單元的解碼時鐘(CL，CLS)。
2.如權利要求1的方法，其中，該模擬信號為視頻信號並且該不需鎖相的偶合與視頻信號的行頻有關。
3.如權利要求2的方法，其中，要確定色同步波串的時序以獲得該規定的初始狀態。
4.一種用於產生數字數據單元(D，DS)的解碼時鐘(CL，CLS)的方法，所述數字數據單元包含在一模擬信號內並且其時基頻率(1/Ts)不需以鎖相的方式與該視頻信號的行頻偶合，該數據單元的時鐘頻率(1/Td)比時基頻率低而且前導數據單元(RI)位於該數據單元之前，所述方法的特徵在於—通過一利用行頻同步脈衝(SYN)的PLL來產生該時基頻率；—通過一相位校正器(50)和採用該前導數據單元使該時基與該前導數據單元成適當的相位關係(圖3)；—通過分頻(510)來從該相位可控的時基中產生該數據單元的解碼時鐘(CL，CLS)。
5.如權利要求1至4之中的一個或一個以上所述的方法，其中，該數據單元(D，DS)以雙相-L碼編碼。
6.如權利要求1至5之中的一個或一個以上所述的方法，其中，一數據單元的周期寬度(Td)相應於時基頻率的周期寬度(Ts)的6倍。
7.如權利要求1至6之中的一個或一個以上所述的方法，其中，在該時基和該規定的前導數據單元(FRI)之間的最大相位誤差為該時基頻率的周期的±1/2。
8.如權利要求1至7之中的一個或一個以上所述的方法，其中，該解碼時鐘(CL，CLS)用於WSS標準數據單元(D，DS)的解碼。
9.如權利要求8的方法，其中，每種情況下被解碼數據單元的邏輯電平在多個幀(ML)內特別地通過多數決定的方法被判值並且最終從該多個幀中確定該電平。
10.一種用於產生數字數據單元(D，DS)的解碼時鐘(CL，CLS)的裝置，所述數字數據單元包含在一模擬信號內並且其時基頻率(1/Ts)不需以鎖相的方式與該模擬信號偶合，該數據單元的時鐘頻率(1/Td)比時基頻率低而且前導數據單元(RI)位於該數據單元之前，所述裝置包括—振蕩器裝置(661，761)，它在比該時基頻率高的一頻率點上產生一個穩定頻率的自由振蕩時鐘；—分頻裝置(664，764)，它利用該自由振蕩時鐘來產生該數據單元的解碼時鐘(CL，CLS)，在開始對該數據單元判值之前，設置裝置(665，765)在每種情況下給該分頻裝置產生一個規定的初始狀態；—選通開關裝置(663，763)，從這一規定的初始狀態開始，直到在一規定的—特別是第一—前導數據單元(FRI)的第一正向或負向沿(FRISL)到來(t0)之前，它使分頻裝置不計及自由振蕩時鐘的脈衝(FRCL)。
全文摘要
一種產生數字數據單元的解碼時鐘的方法和裝置，用於對由寬屏幕信令(WSS)信息項規定其特徵的電視信號記錄和/或重放的狀態位信息項進行解碼和測試。它採用晶體穩定自由振蕩時鐘來解碼狀態位，該時鐘頻率比狀態位數據單元的時基頻率高並且通過分頻該時鐘來生成狀態位解碼時鐘，所需分頻器與在實際數據之前的前導信息項相偶合。該方法和裝置能應用於PAL+等制式的視頻設備中以提高解碼能力。
文檔編號H04N9/804GK1155210SQ9611286
公開日1997年7月23日 申請日期1996年9月24日 優先權日1995年10月20日
發明者普蘭索爾特·馬丁 申請人:湯姆森多媒體公司