誤碼糾錯系統及其發送裝置、接收裝置和誤碼糾錯方法
2023-06-09 19:28:11
專利名稱：：誤碼糾錯系統及其發送裝置、接收裝置和誤碼糾錯方法
技術領域：
：本發明涉及通信領域，更具體地說,涉及一種誤碼糾錯系統及其發送裝置、接收裝置和誤碼糾錯方法。
背景技術：
：為了確保乙太網運行的成本效益，萬兆位乙太網標準引入了新的64b/66b編碼，使傳輸速率接近10Gbps(bitspersecond,比特每秒)。對於10Gbps傳輸速率而言，64B/66B編碼中只有3.125%用於非傳輸數據的消耗，並且能夠在不影響傳輸的時間內完成編碼處理。這種編碼方法已經被IEEE802.310Gbps標準所採納。和8b/10b編碼將8比特數據映射為預定義的10比特編碼不同，64b/66b編碼採用擾碼的方法。每個64比特的數據在自同步擾碼器中進行擾碼處理(擾碼多項式為x、？+l);然後，將兩比特導碼添加到經過擾碼處理的碼字。如果碼字只包含數據字節，那麼導碼為"01";如果碼字既包含了數據字節也包含了控制字節，那麼導碼為"10"(如圖l所示)。導碼"00"和"11"被視為無效碼字，該數據包無效。儘管64b/66b編碼是一種高效編碼機制，並且已經成為高速框間互連、晶片互連和背板互連的一種強力的編碼候選者。但是，64b/66b的擾碼裝置帶來一個不可忽略的問題，就是誤碼傳播問題。當鏈路發生某比特誤碼時，這個誤碼會影響後續到達的第39位和第59位的解碼，導致這兩比特也將產生誤碼，即誤石馬傳播(errorpropagation)另外，由於單個鏈路的通信速率越來越高，為了克服通道衰減引起的碼間串擾問題，許多晶片採用了複雜的信號處理裝置，判決反饋均衡裝置(DFE)就是其中之一。判決反饋均衡裝置是一種非常有效的克服碼間串擾裝置，在10Gbps速率範圍，判決反饋均衡裝置幾乎成為一種必選的裝置。判決反饋均衡裝置的結構如圖2所示。判決反饋均衡裝置的處理公式為請統一同一技術特徵的名稱f(r。)=Fm(r0)-『,*d(r—,)-『2*d(7_2)-a-^*)。同樣，判決反饋均衡裝置其優越的性能背後也存在一個不可忽略的問題，即誤碼傳播問題。判決反饋均衡裝置的輸出是和前N比特信息是相關的。當前N個比特信息中某比特發生了誤碼，那麼將會影響當前比特的判決反饋均衡結果，也就可能產生當前比特的誤判，發生誤碼。而且，這種誤碼傳播特性很可能會產生連續幾個誤碼。為了達到現有10Gbps速率下乙太網互連的誤碼率要求，採用傳統的優化鏈路和信號處理技術已經不能夠完成這樣的要求，需要藉助糾錯編碼技術。現有技術提出了採用CRC(CycleRedundancyCheck,循環冗餘校驗)16糾錯編碼裝置對64b/66b誤碼傳播進行糾錯的方法，其中CRC16的多項式為X'tt+,+x5+〗。CRC16緩衝器格式為兩個64比特碼字作為CRC16糾錯編碼的信源，糾錯編碼將產生16比特的CRC16校驗碼，將8個64比特的CRC校驗碼組合在一起，組成一個64比特的校驗數據。通過在接收端對校驗數據進行CRC校驗並將CRC校驗結果不為零時對比誤碼錶格，該誤碼錶格記錄了64b/66b編碼傳播時出現的各種誤碼狀況。CRC16可以糾正128比特碼字內任意一個比特誤碼，並且可以檢測128比特的任意兩比特誤碼情況。例如當CRC校驗結果與誤碼錶格中的第i行j列的數據一致時，就表明第i個碼字的第j比特產生誤碼。然而，該方案只能將一部分64b/66b編碼傳播時的誤碼特徵數據加入誤碼錶格。如前所述，由於64b/66b擾碼裝置將將發生在前兩個64比特碼字的誤碼傳播到後序的64比特碼字中，從而後序的一個碼字就產生了兩比特的誤碼，CRC16無法糾正該錯誤。並且這種誤碼情況通過誤碼錶格是沒有辦法解決的。對於判決反饋均衡裝置產生的誤碼傳播問題，該方案同樣無法解決。判決反饋均衡裝置產生的連續幾比特的誤碼，再通過64b/66b的誤碼傳播，誤碼範圍將變得更大、更寬，單純依靠CRC16糾錯技術是根本不可能完成這種誤碼的糾錯。
發明內容本發明要解決的技術問題在於，針對上述CRC16校驗無法解決高速傳輸中的誤碼傳播以及判決均衡產生的誤碼傳播問題，提供一種誤碼糾錯系統及其發送裝置、接收裝置和誤碼糾錯方法。本發明實施例解決其技術問題所採用的技術方案是構造一種誤碼糾錯系統的發送裝置，包括有擾碼處理模塊，用於將原始數據進行擾碼處理，生成擾碼數據；交織編碼模塊，用於對所述擾碼數據進行交織編碼生成交織數據，並對所述交織數據進行糾錯編碼，生成校驗碼後，對所述校驗碼進行交織編碼生成校驗數據；導碼添加模塊，用於對所述交織數據和所述校驗數據添加導碼，生成編碼數據。本發明還提供一種誤碼糾錯系統的接收裝置，包括導碼同步模塊，用於對接收的編碼數據使用導碼進行同步，並將所述編碼數據分離為交織數據和校驗數據；糾錯模塊，用於把所述校驗數據恢復為正常順序的校驗碼，並使用所述校驗碼對所述交織數據進行糾錯解碼；解擾處理模塊，用於將所述糾錯解碼後的交織數據做解擾處理，恢復為原始數據。本發明還提供一種誤碼糾錯系統，包括發送裝置和接收裝置；所述發送裝置包括擾碼處理模塊，用於將原始數據進行擾碼處理，生成擾碼數據；交織編碼模塊，用於對所述擾碼數據進行交織編碼生成交織數據，並對所述交織數據進行糾錯編碼，生成校驗碼後，對所述校驗碼進行交織編碼生成校驗數據；導碼添加模塊，用於對所述交織數據和所述校驗數據添加導碼，生成編碼、Wf.m數據；所述接收模塊包括導碼同步模塊，用於對接收的編碼數據使用導碼進行同步，並將所述編碼數據分離為交織數據和校驗數據；糾錯模塊，用於把所述校驗數據恢復為正常順序的校驗碼，並使用所述校驗碼對所述交織數據進行糾錯解碼；解擾處理模塊，用於將所述糾錯解碼後的數據做解擾處理，恢復為原始數據。本發明還提供一種誤碼糾錯方法，包括以下步驟(a)發送裝置接收原始數據，並對所述原始數據進行擾碼處理，生成擾碼數據；(b)對所述擾碼數據進行交織編碼，生成交織數據，並根據所述交織數據進行糾錯編碼，生成校驗數據；(c)為所述交織數據和所述校驗數據添加導碼，生成編碼數據，發送所述編碼數據。由於本發明實施例對數據進行糾錯編碼是在擾碼處理後進行的，改變了以往在擾碼處理之前進行糾錯編碼，從而克服了擾碼處理帶來的誤碼傳播問題。此外，本發明實施例還克服了判決反饋均衡裝置處理產生的誤碼傳播問題。下面將結合附圖及實施例對本發明作進一步說明，附圖中圖1是現有技術64b/66b編碼中編碼數據的結構示意圖2是現有技術高速鏈路中的判決反饋裝置的結構示意圖3是本發明高速傳輸系統中的誤碼糾錯系統一個實施例的邏輯框圖4是圖3中系統進行交織編碼的示意圖5是圖3中系統對校驗碼進行交織編碼的示意圖6是圖3中系統將校驗數據恢復為正常順序校驗碼的示意圖7是本發明高速傳輸系統中的誤碼糾錯方法的一個實施例的流程圖。具體實施例方式如圖3所示，本發明的高速傳輸系統中的誤碼糾錯系統的一個實施例包括發送裝置31和接收裝置32;所述發送裝置31，用於對原始數據進行擾碼處理得到擾碼數據，對所述擾碼數據進行交織編碼生成交織數據和校驗數據，並對所述交織數據和校驗數據添加導碼後生成編碼數據，通過高速傳輸鏈路33發送所述編碼數據給所述接收裝置32;所述接收裝置32，用於使用導碼對所述編碼數據進行同步，將交織數據和校驗數據分開後，對所述交織數據進行糾錯，並對完成糾錯後的交織數據進行解擾處理得到原始數據。其中高速傳輸鏈路33可以是乙太網鏈路、高速框間互連鏈路、晶片互連鏈路以及背板互連鏈路等，而發送裝置31和接收裝置32則可以是這些鏈路中的相關設備。在本實施例中，所述發送裝置31具體包括第一數據處理模塊311、擾碼處理模塊312、交織編碼模塊313、導碼添加模塊314和發送模塊315;所述第一數據處理模塊311，用於接收並處理數據並將處理完的待發送原始數據傳送到擾碼處理模塊312;在具體應用中，該第一數據處理單元311可以是數據接收裝置、數據解碼裝置或處理單元等，而第一數據處理單元311的數據處理可以是數據接收操作、數據解碼或數據轉換等；所述擾碼處理模塊312，用於將經過第一數據處理模塊311處理的待發送原始數據進行擾碼處理生成擾碼數據，例如使用擾碼多項式x58+x39+l進行擾碼處理；所述交織編碼模塊313，用於對所述擾碼數據進行交織編碼生成交織數據，並對所述交織數據進行糾錯編碼，生成校驗碼後，對所述校驗碼進行交織編碼生成校驗數據。所述導碼添加模塊314，用於對所述交織數據和所述校驗數據添加導碼，生成編碼數據。所述發送模塊315，用於發送所述編碼數據。在本實施例中，交織編碼模塊313在生成校驗碼時，可採用CRC16糾錯編碼方式。在具體實現時，交織編碼模塊313可以包括校驗碼生成子模塊，用於將兩個64比特的交織數據作為CRC16糾錯編碼的信源，產生16比特的CRC16校驗碼；校驗數據生成子模塊，用於將4個16比特的CRC16校驗碼組成一個64比特的校驗數據；交織子模塊，用於將擾碼數據組合成碼字並使用4個128比特的緩存(每一緩存中的數據對應一個交織數據)對碼字進行交織編碼，如圖4所示。在本實施例中，兩個64比特的數據組合成一個碼字，4個緩存一共可以存儲64個字節，編號從0安排到63(b0b63)。每個字節的比特按照交織碼的格式安排在緩存中，b0位元組的比特0比特3依次放在緩存0緩存3的0比特位中，b0位元組的比特4比特7也依次放在緩存0緩存3的1比特位。按此次序，放置完所有64個字節b63位元組的比特0比特3依次放在緩存0緩存3的126比特位中，b63位元組的比特4比特7也依次放在緩存0緩存3的127比特位。交織子模塊分別根據128比特的緩存0、緩存1、緩存2和緩存3中的數據生成校驗數據。當然，使用4個128比特的緩存對碼字進行交織編碼，只是本實施例一個優選的實施方式，在實際應用中，交織子模塊可以使用N個128比特的緩存對碼字進行交織編碼，其中N為4或4的證書倍，且N大於1，小於128。相應地，所述導碼添加模塊314根據上述交織數據信息，增加相應的64b/66b編碼的導碼(參考圖1)，從而生成編碼數據。在通過發送模塊315發送編碼數據時，按照編碼數據的正常順序發送，從而不影響數據的擾碼處理。在對128比特的緩存0、緩存l、緩存2和緩存3的數據信息進行糾錯編碼時，產生4個16比特CRC16校驗碼，分別為c0、cl、c2和c3。在進行校驗碼的交織編碼時，使用4個16比特的緩存，編號從0'到3'。每個校驗碼的比特按照交織碼的格式置於緩存中，並且校驗碼之間也相互交織。c0校驗碼的比特0比特3依次放在緩存0，緩存3'的0比特位；cl校驗碼的比特0比特3依次放在緩存0'緩存3'的l比特位；c2校驗碼的比特(T比特3依次放在緩存0'緩存3'的2比特位；c3校驗碼的比特(T比特3依次放在緩存0'緩存3'的3比特位。按照上面的次序，依次放置完4個]6比特的校驗碼；最終，c0校驗碼的比特12比特15依次放在緩存0'緩存3'的12比特位；cl校驗碼的比特12比特15依次放在緩存0'緩存3'的13比特位；c2校驗碼的比特12比特15依次放在緩存0'緩存3，的14比特位；c3校驗碼的比特12比特15依次放在緩存0'緩存3'的15比特位。4個CRC16校驗碼組合成64比特的校驗數據，不做任何擾碼處理，添加導碼為"01"。產生的CRC16校驗數據不需要處理的原因是，經過x"+x"+l擾碼處理的數據，產生的CRC16(x16+x12+x5+l)校驗碼不會出現16個零或1(x58+x39+l多項式並不能被x"+x^+xS+l多項式所整除，因此不能出現長O或長1的情況)。4個CRC16校驗數據組合在一起，更降低了這種情況出現的概率。從而判決反饋均衡裝置的誤碼傳播和擾碼的誤碼傳播問題也不會影響到校驗數據。在完成導碼處理後，校驗數據發送格式也按照緩存中的格式通過發送模塊發送到接收裝置32。在本實施例中，校驗碼生成子模塊在生成CRC16校驗碼時使用待發送的二進位數據t(x)r，除以生成多項式g(x)，將最後的餘數作為CRC校驗碼。其實現步驟如下(1)設待發送的數據塊是m位的二進位多項式t(x);(2)生成多項式為r階的g(x)。在數據塊的末尾添加r個O;(3)數據塊的長度增加到m十r位；(4)對應的二進位多項式為t(X"Xr;(5)用生成多項式g(X)去除；(6)求得餘數為階數為r-l的二進位多項式y(x)。該二進位多項式y(x)就是t(x)經過生成多項式g(x)編碼的CRC校驗碼。在該實施例中，CRC16校驗碼實際上就是r=17，m二128位，g(x)=x16+x12+x5+l。在本實施例中，接收裝置32可以具體包括接收模塊325，用於接收來自發送裝置31的編碼數據；導碼同步模塊324，用於對所述接收模塊325接收的編碼數據使用導碼進行同步，即根據導碼將先後接收的編碼數據恢復為發送模塊發送時的順序，並將所述編碼數據分離為交織數據和校驗數據；糾錯模塊323，用於把所述校驗數據恢復為正常順序的校驗碼，並使用所述校驗碼對所述交織數據進行糾錯解碼；解擾處理模塊322，將所述糾錯解碼後的交織數據做解擾處理(與發送裝置31的擾碼處理模塊312的擾碼處理相反)，恢復為原始數據；第二數據處理模塊321，用於將解擾處理模塊322處理後獲得的原始數據做進一步的處理，例如對原始數據進行編碼、轉換等。在具體應用中，第二數據處理模塊321可以是數據發送裝置、數據編碼裝置、處理單元等。在本實施例中，所述糾錯模塊323可以具體包括順序調整子模塊，用於把所述校驗數據(例如CRC16校驗數據)恢復為正常順序的校驗碼，以用於誤碼糾錯解碼。恢復順序的校驗碼在緩存中的格式如圖6所示。緩存由4組16比特的緩存組成，可以存儲4個16比特校驗碼，編號從0"到3"。每個校驗碼的比特按照正常的格式安排在緩存中。cO校驗碼的比特0比特15依次放在緩存0";cl校驗碼的比特0比特15依次放在bufferl";c2校驗碼的比特0比特15依次放在緩存2";c3校驗碼的比特0比特15依次放在緩存3"。按照上面的次序，依次放置完所有16位元組的校驗碼。糾錯子模塊，用於使用上述恢復順序的校驗碼進行糾錯解碼將接收的編碼數據除以生成多項式g(x)，得到的餘數即為校驗結果。如果校驗結果為0，則表明沒有誤碼。如果校驗結果不為O，則表明編碼數據在傳輸過程中產生了誤碼。將校驗結果和誤碼錶格進行對比進行糾錯。例如當表l所示為多項式為x16+x12+x5+l的CRC16糾錯誤碼錶格，如果校驗結果和表格的i行j列數據-致，那麼說明第i個碼字，第j比特產生了誤碼。通過查找誤碼錶格，完全可以找出對應128+16比特數據中單個比特產生的誤碼，並進行修正。tableseeoriginaldocumentpage12tableseeoriginaldocumentpage13表1:誤碼錶格(多項式為x16+xl2+x5+l的CRC16糾錯誤碼錶格)當然，上述發送裝置31和接收裝置32的通信過程中，在對擾碼數據進行交織編碼時，也可使用其他的交織方法。例如將碼字第0N比特分別編碼為第0N個交織數據的第0比特、將碼字的第N+12N+1比特編碼為第0N個交織數據的第1比特，直到將碼字的第127N+1128N+1比特編碼為第0N個交織數據的第127比特，其中所述N為大於1且小於128的整數。相應地，交織編碼模塊313使用N個128比特的緩存進行交織編碼。如圖7所示，為本發明的高速傳輸系統中的誤碼糾錯方法的一個實施例的流程圖，包括以下步驟步驟S71:發送裝置31將原始數據做擾碼處理生成擾碼數據，例如使用擾碼多項式^8+^9+1。步驟S72:對所述擾碼數據進行交織編碼及糾錯編碼，生成交織數據和校驗數據。在該步驟中，首先對擾碼數據進行交織編碼，生成交織數據；然後根據交織數據生成校驗碼，並對校驗碼進行交織編碼生成校驗數據。在對擾碼數據進行交織編碼時，將擾碼數據組合成碼字並將碼字第0N比特分別編碼為第0N個交織數據的第0比特、將碼字的第N+12N+1比特編碼為第0N個交織數據的第1比特，直到將碼字的第127N+1128N+1比特編碼為第0N個交織數據的第127比特，其中所述N為大於1且小於128的整數。優選地，N為4或4的整數倍。步驟S73:為交織數據和校驗數據添加導碼生成編碼數據，並將所述編碼數據發送到接收裝置。在本實施例中，上述的步驟S72中，使用4個128比特的緩存進行交織編碼，發送裝置31根據緩存中的數據生成4個16比特的校驗碼，並使用4個16比特的緩存對校驗碼進行交織編碼，組合成1個64比特的校驗數據；而在步驟S73中，交織數據和校驗數據直接按照緩存中的順序添加導碼後發送到接收裝置32。所述方法實施例還包括步驟步驟S74:接收裝置32使用導碼完成接收編碼數據的同步後將所述編碼數據分離為交織數據和校驗數據，該同步過程去除了編碼數據中的導碼並實現多個編碼數據的順序編排。步驟S75:將校驗數據恢復為正常順序的校驗碼，並利用所述校驗碼對所述交織數據進行糾錯解碼。該步驟中，將校驗數據恢復為正常順序校驗碼的操作同樣使用4個16比特的緩存。而在糾錯時，首先將經步驟S81處理的編碼數據除以生成多項式g(x)，得到的餘數即為校驗結果。如果校驗結果為0，則表明沒有誤碼；如果校驗結果不為O，則表明編碼數據在傳輸過程中產生了誤碼(可將校驗結果和誤碼錶進行對比進行糾錯)。步驟S76:將糾錯解碼後的交織數據做解擾處理，恢復為原始數據。以上所述，僅為本發明較佳的具體實施方式，但本發明的保護範圍並不局限於此，任何熟悉本
技術領域：
的技術人員在本發明揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應該以權利要求的保護範圍為準。權利要求1、一種誤碼糾錯系統的發送裝置，其特徵在於，包括擾碼處理模塊，用於將原始數據進行擾碼處理，生成擾碼數據；交織編碼模塊，用於對所述擾碼數據進行交織編碼生成交織數據，並對所述交織數據進行糾錯編碼，生成校驗碼後，對所述校驗碼進行交織編碼生成校驗數據；導碼添加模塊，用於對所述交織數據和所述校驗數據添加導碼，生成編碼數據。2、根據權利要求1所述的發送裝置，其特徵在於，所述交織編碼模塊包括交織子模塊，用於將擾碼數據組合成碼字，並使用N個128比特的緩存對碼字進行交織編碼，生成交織數據。3、根據權利要求2所述的發送裝置，其特徵在於，所述交織編碼模塊還包括校驗碼生成子模塊，用於將交織數據生成16比特的校驗碼。4、根據權利要求3所述的發送裝置，其特徵在於，所述交織編碼模塊還包括校驗數據生成子模塊，用於使用16比特的緩存對每個校驗碼進行交織編碼，生成校驗數據。5、根據權利要求24中任一項所述的發送裝置，其特徵在於，所述交織數據的個數為N，並且N為4或4的整數倍，且大於l，小於128。6、一種誤碼糾錯系統的接收裝置，其特徵在於，包括導碼同步模塊，用於對接收的編碼數據使用導碼進行同步，並將所述編碼數據分離為交織數據和校驗數據；糾錯模塊，用於把所述校驗數據恢復為正常順序的校驗碼，並使用所述校驗碼對所述交織數據進行糾錯解碼；解擾處理模塊，用於將所述糾錯解碼後的交織數據做解擾處理，恢復為原始數據。7、一種誤碼糾錯系統，其特徵在於，包括發送裝置和接收裝置；所述發送裝置包括擾碼處理模塊，用於將原始數據進行擾碼處理，生成擾碼數據；交織編碼模塊，用於對所述擾碼數據進行交織編碼生成交織數據，並對所述交織數據進行糾錯編碼，生成校驗碼後，對所述校驗碼進行交織編碼生成校驗數據；導碼添加模塊，用於對所述交織數據和所述校驗數據添加導碼，生成編碼數據；所述接收模塊包括導碼同步模塊，用於對接收的編碼數據使用導碼進行同步，並將所述編碼數據分離為交織數據和校驗數據；糾錯模塊，用於把所述校驗數據恢復為正常順序的校驗碼，並使用所述校驗碼對所述交織數據進行糾錯解碼；解擾處理模塊，用於將所述糾錯解碼後的數據做解擾處理，恢復為原始數據。8、根據權利要求7所述的誤碼糾錯系統，其特徵在於，所述發送裝置和接收裝置間通過64b/66b編碼進行通信。9、一種誤碼糾錯方法，其特徵在於，包括以下步驟(a)發送裝置接收原始數據，並對所述原始數據進行擾碼處理，生成擾碼數據；(b)對所述擾碼數據進行交織編碼，生成交織數據，並根據所述交織數據進行糾錯編碼，生成校驗數據；(C)為所述交織數據和所述校驗數據添加導碼，生成編碼數據，發送所述編碼數據。10、根據權利要求9所述的誤碼糾錯方法，其特徵在於，還包括以下步驟:(d)接收裝置接收所述編碼數據後使用導碼對所述編碼數據進行同步，並將所述編碼數據分離為交織數據和校驗數據；(e)將校驗數據恢復為正常順序的校驗碼，並利用所述校驗碼對所述交織數據進行糾錯解碼；(f)將所述糾錯解碼後的交織數據做解擾處理，恢復為原始數據。11、根據權利要求9所述的誤碼糾錯方法，其特徵在於，所述步驟(b)具體包括步驟(bl)對所述擾碼數據進行交織編碼，生成交織數據；(b2)對所述交織數據進行糾錯編碼，生成校驗碼；(b3)對多個校驗碼進行交織編碼，組成一個校驗數據。12、根據權利要求ll所述的誤碼糾錯方法，其特徵在於，所述步驟(bl)具體為所述交織數據為N個，將擾碼數據組合成碼字，並使用4個128比特的緩存將碼字第0N比特分別編碼為第0N個交織數據的第0比特、將碼字的第N+12N+1比特編碼為第0N個交織數據的第1比特，直到將碼字的第127N+1128N+1比特編碼為第0N個交織數據的第127比特，其中所述N為大於1且小於128的整數。13、根據權利要求12所述的誤碼糾錯方法，其特徵在於，所述N為4或4的整數倍，且大於l，小於128。全文摘要本發明涉及一種誤碼糾錯系統的發送裝置，包括有擾碼處理模塊，用於將原始數據進行擾碼處理，生成擾碼數據；交織編碼模塊，用於對所述擾碼數據進行交織編碼生成交織數據，並對所述交織數據進行糾錯編碼，生成校驗碼後，對所述校驗碼進行交織編碼生成校驗數據；導碼添加模塊，用於對所述交織數據和所述校驗數據添加導碼，生成編碼數據。本發明還提供一種對應的接收裝置、誤碼糾錯系統及誤碼糾錯方法。本發明通過在擾碼處理後對數據進行糾錯編碼，從而克服了擾碼處理帶來的誤碼傳播。文檔編號H04L1/00GK101174914SQ20061006339公開日2008年5月7日申請日期2006年10月30日優先權日2006年10月30日發明者傅小明,倫汪,雲王,賈功賢,黃春行申請人:華為技術有限公司